JP2004521519A - 低電圧閾値ダイナミックバイアス - Google Patents
低電圧閾値ダイナミックバイアス Download PDFInfo
- Publication number
- JP2004521519A JP2004521519A JP2003513044A JP2003513044A JP2004521519A JP 2004521519 A JP2004521519 A JP 2004521519A JP 2003513044 A JP2003513044 A JP 2003513044A JP 2003513044 A JP2003513044 A JP 2003513044A JP 2004521519 A JP2004521519 A JP 2004521519A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- well
- component
- circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 5
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 abstract description 8
- 230000003068 static effect Effects 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】第一半導体コンポーネントと第二半導体コンポーネントとが、各々、ダイナミック閾値金属酸化物半導体トランジスタを有することを特徴とする、低電圧閾値半導体回路を提供すること。
【解決手段】第一半導体コンポーネント（６）と、第二半導体コンポーネント（７）と、ウェル（１）と、を有する低電圧閾値半導体回路であって、ウェル（１）が、第一コンポーネント（６）と第二コンポーネント（７）との間に接続され、かつ、第一コンポーネント（６）が、ウェル（１）と第一電圧（３）との間のダイオードとして接続され、かつ、第二コンポーネント（７）が、ウェル（１）と第二電圧（５）との間でダイオードとして接続されているために、第一電圧（６）が第二電圧（５）より高くなると、第一コンポーネントが自動的に導通し、かつ、第二電圧（５）が第一電圧（３）より高くなると、第二コンポーネント（７）が自動的に導通する、低電圧閾値半導体回路において、第一半導体コンポーネント（６）と第二半導体コンポーネント（７）とが、ダイナミック閾値金属酸化物半導体トランジスタ（ＤＴＭＯＳＴ（Ｄｙｎａｍｉｃ Ｔｈｒｅｓｈｏｌｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｒａｎｓｉｓｔｏｒ）を有することを特徴とする、低電圧閾値半導体回路。ウェル（１）は、外部回路の電源に接続可能であり、かつ、その低電圧側がｎ型−ウェルであることが好ましく、かつ、そのゲートがそのドレインとウェル（１）に接続されている各ＤＴＭＯＳＴのカソードに接続されており、かつ、第一ＤＴＭＯＳＴのソースは、第一電圧（３）に接続されており、かつ、第二ＤＴＭＯＳＴのソースは、第二電圧に接続されている。このようなＭＯＳ回路を有する電力スイッチは、寄生電流を除去することによって静的電流の消費を減らすため、携帯電話、クロックチップ、およびＧＰＳレシーバチップにおける主電源と予備電源とのスイッチングに適用可能である。
【選択図】図１
【解決手段】第一半導体コンポーネント（６）と、第二半導体コンポーネント（７）と、ウェル（１）と、を有する低電圧閾値半導体回路であって、ウェル（１）が、第一コンポーネント（６）と第二コンポーネント（７）との間に接続され、かつ、第一コンポーネント（６）が、ウェル（１）と第一電圧（３）との間のダイオードとして接続され、かつ、第二コンポーネント（７）が、ウェル（１）と第二電圧（５）との間でダイオードとして接続されているために、第一電圧（６）が第二電圧（５）より高くなると、第一コンポーネントが自動的に導通し、かつ、第二電圧（５）が第一電圧（３）より高くなると、第二コンポーネント（７）が自動的に導通する、低電圧閾値半導体回路において、第一半導体コンポーネント（６）と第二半導体コンポーネント（７）とが、ダイナミック閾値金属酸化物半導体トランジスタ（ＤＴＭＯＳＴ（Ｄｙｎａｍｉｃ Ｔｈｒｅｓｈｏｌｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｒａｎｓｉｓｔｏｒ）を有することを特徴とする、低電圧閾値半導体回路。ウェル（１）は、外部回路の電源に接続可能であり、かつ、その低電圧側がｎ型−ウェルであることが好ましく、かつ、そのゲートがそのドレインとウェル（１）に接続されている各ＤＴＭＯＳＴのカソードに接続されており、かつ、第一ＤＴＭＯＳＴのソースは、第一電圧（３）に接続されており、かつ、第二ＤＴＭＯＳＴのソースは、第二電圧に接続されている。このようなＭＯＳ回路を有する電力スイッチは、寄生電流を除去することによって静的電流の消費を減らすため、携帯電話、クロックチップ、およびＧＰＳレシーバチップにおける主電源と予備電源とのスイッチングに適用可能である。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、低電圧閾値半導体回路に関し、特に、半導体技術におけるダイナミックバイアス（特に、ウェルバイアス（ｗｅｌｌ ｂｉａｓｉｎｇ））に関する。
【０００２】
【従来の技術】
半導体ダイオードは、活性領域と隣接するウェル（例えば、ｐ＋活性領域とｎ−ウェル）とによって形成される。ダイオードは、活性領域に印加された電圧がダイオード閾値より高くなると導通し、次いで、回路動作を悪化させかつ電力消費を増加させる寄生電流が流れる。
【０００３】
この寄生電流を防止するためには、活性領域の電圧がダイオード閾値より高くなるとダイオードが導通してしまうことを防止するために、ウェルに接続される電圧は、それに隣接する活性領域のそれより高くまたは等しくしなければならない。
【０００４】
活性領域に接続されるべき電圧が未知の場合は、問題である。この電圧の測定には、電圧比較器を使用することが可能であるが、この回路は、複雑かつ高価であり、かつ半導体基板上を占有するそのダイ領域は、大きい。
【０００５】
これに代えて、寄生ダイオードによって、ウェルにバイアスをかけ、かつ例えば、（ダイオード閾値電圧分低い）最高電位のバイアスがウェルにかかるように、２つの独立した活性領域を未知の電圧に接続することも可能である。しかしながら、この場合、このウェル電圧を他の回路への供給電圧として使用するときには、電源電圧が小さくなり過ぎてダイオードの閾値電圧によっては、トランジスタをスイッチオフさせることが出来なくなる。
【０００６】
【課題を解決するための手段】
本発明の第一態様によると、第一半導体コンポーネントと、第二半導体コンポーネントと、ウェルとを有する低電圧閾値半導体回路であって、前記ウェルが、前記第一コンポーネントと前記第二コンポーネントとの間に接続されていて、かつ、前記第一コンポーネントが、前記ウェルと第一電圧との間のダイオードとして接続されていて、かつ、前記第二コンポーネントが、前記ウェルと第二電圧との間のダイオードとして接続されているので、前記第一電圧が前記第二電圧より高くなると、前記第一コンポーネントが自動的に導通し、かつ、前記第二電圧が前記第一電圧より高くなると、前記第二コンポーネントが自動的に導通する、低電圧閾値半導体回路において、前記第一半導体コンポーネントと前記第二半導体コンポーネントとが、ダイナミック閾値金属酸化物半導体トランジスタ（ＤＴＭＯＳＴ）を有することを特徴とする、低電圧閾値半導体回路が、提供される。
【０００７】
ＤＴＭＯＳＴ（Ｄｙｎａｍｉｃ Ｔｈｒｅｓｈｏｌｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｒａｎｓｉｓｔｏｒ）は、ゲートとバックゲートとが接続されているＭＯＳＦＥＴ、すなわち、ゲートとバックゲートとが相互に接続されているＰＨＯＳＴである。
【０００８】
本発明の好例な実施例によると、ウェルは、ｎ型−ウェルであり、かつ、回路の電源、または信号処理回路の低電圧側に接続されている。
【０００９】
ＤＴＭＯＳＴのカソードは、このｎ型−ウェルに接続されていて、かつアノードが、未知のソースに接続されていることが好ましい。
【００１０】
ＤＴＭＯＳＴは、一般的に通常のＭＯＳＴよりかなり低い閾値を有し、従って、この構成では、ｎ型−ウェルの電圧は、最大印加電圧に近い。この側のＤＴＭＯＳＴダイオードが導通することがないため、電流が、低い電圧ソースに流れ込むことが全く出来ないので、寄生電流は防止される。
【００１１】
本発明の第二態様により、第一態様による回路を有する電力スイッチが提供される。
【００１２】
この回路は、特に、例えば、携帯電話、クロックチップ、およびＧＰＳレシーバチップの主電源と予備電源とをスイッチングするためのスイッチに使用することが可能であり、かつ、静的電流の消費を防止すべきＤＣ選択回路に使用することも可能である。
【００１３】
次に、本発明をより良く理解し、かつ、本発明を実施するための方法を示すために、添付の図面を例として参照する。
【００１４】
図示されている例では、ｎ−ウェルとｐ＋活性領域とが使用されているが、本発明を逆の導電型に適用することができることは明らかであろう。
【００１５】
【発明を実施するための形態】
図１は、一方の側２が低電圧源３に接続され、かつ、他方の側４が高電圧源５に接続されているＭＯＳ回路のｎ型−ウェル１を示す線図である。ＤＴＭＯＳＴ ６とＤＴＭＯＳＴ ７は、各々の側で、ｎ型−ウェルと、各々の電圧源３と電圧源５との間にダイオードとして接続されている。各ＤＴＭＯＳＴは、アノードが、電圧源に接続され、かつ、ｎ型−ウェルが、カソードに接続されている。ｎ型−ウェルは、８で外部回路に接続されている。
【００１６】
ｎ型−ウェル１は、通常、高電圧源５に接続されているＤＴＭＯＳＴダイオード７により、バイアスされるであろう。しかしながら、「低電圧」電源３が、「高電圧」電源５より高くなると、ｎ型−ウェルは、低電圧源３に接続されているＤＴＭＯＳＴダイオード６によりバイアスされる。この方法により、最高電圧を、回路に対する電源ソースとして常用すること、すなわち、この回路を、「最高電圧セレクタ」として動作させることが可能になる。これは、電力スイッチとセレクタのような多くの回路に適用可能であり、かつ、最小の適合化で多くの回路に組み込むことが可能であるため、設計時間を節約することが出来る。
【００１７】
ＤＴＭＯＳＴの数を、未知の電圧源の数に合わせて増やすことが出来、しかもこれらはわずかなダイ領域しか必要としない。この回路を、ダイナミックバイアスに使用すると、静的電流は全く流れなくなる。
【００１８】
図２に、図１の発明回路が組み込まれている電力スイッチ１０を、ブロック図形式で示す。電力スイッチ１０は、選択ピンＰＷＲＦＡＩＬと制御論理回路１２とを介して選択される、２つの未知の電源電圧ＶＤＤとＶＢＡＴとに接続されているｎ型−ウェルスイッチ１１を有する。出力ＶＯＵＴは、負荷を供給するために接続されている。本発明のｎ型−ウェルバイアス技術を使用することにより、このスイッチ１０を、その構造を小型にし、特にその電力消費を低くし、最高電圧が、ピンＶＤＤまたはピンＶＢＡＴにあるか否かに関わらず機能し、かつ更に、電源電圧に接続されている電圧源が選択されない限り、これらに電流が全く流れないように構成することが可能になる。この後者の機能は、この機能がなければ電流が流れ込んだ場合に爆発する傾向があるリチウムイオン電池によって電力を供給する場合、特に重要である。
【００１９】
図３に、図２の電力スイッチ１０をより詳細に示す。ｎ型−ウェルスイッチ１１は、未知入力ＶＤＤと、未知入力ＶＢＡＴと、出力ＶＯＵＴとによって示されている。ｎ型−ウェルスイッチ１１は、端子Ａと、端子Ｂと、端子ＮＷＥＬＬとを介して、制御論理セレクタ回路１２に接続されている。セレクタ回路１２は、ｅｓｄ保護を有するアナログパッドとすることが可能な、セレクタピンＰＷＲＦＡＩＬに接続されている。主電源ＶＳＳが、セレクタ回路１２とｎ型−ウェルスイッチ回路１１の両方に接続されていることも、図示されている。図に示されている接続は、当業者には明らかであろう。
【００２０】
図４に、スイッチ回路１１をより詳細に示す。未知入力電圧ＶＤＤとＶＢＡＴは、各々、ＰＭＯＳトランジスタＭＰ０とＭＰ１に印加され、かつ、セレクタ回路１２から供給される入力制御信号電圧ＡとＢに応じて、出力ＶＯＵＴをＶＤＤとＶＢＡＴとの間でスイッチする。
【００２１】
各々の制御信号電圧ＡまたはＢが低い場合、トランジスタＭＰＯまたはＭＰ１がスイッチオンする。制御信号電圧ＡとＢは、反転され、かつ、いかなる時点でも、トランジスタＭＰＯまたはＭＰ１の一方しか、スイッチオンされない。
【００２２】
入力電圧ＶＤＤとＶＢＡＴは、ＤＴＭＯＳＴダイオードとして構成されているＮＭＯＳＴトランジスタＭＰ７とＭＰ６にも印加され、かつスイッチ１１のＮＷＥＬＬをＶＤＤまたはＶＢＡＴの内の最高電位にバイアスする。これにより、ＮＷＥＬＬによる寄生電流が防止される。制御信号電圧は、ＤＴＭＯＳＴダイオードＭＰ７とＭＰ６とを介して供給され、その後、それが最高電位によって供給されるので、選択されていない電圧源に電流が流れ込むことは、実質上全くない。また、最高制御信号電圧を有することにより、トランジスタを完全にオンまたはオフにすることも可能になる。
【００２３】
図５は、セレクタ回路１２をより詳細に示す。
【００２４】
トランジスタＭＮ１を駆動するため、トランジスタＭＮＯを駆動するＰＷＲＦＡＩＬ信号も、インバータＭＰＯとＭＮ２によって反転される。
【００２５】
トランジスタＭＮＯ、ＭＮ１、ＭＰ９、およびＭＰ１０は、０（ＶＳＳ電位）とＩ（ＮＷＥＬＬ電位）との間でスイッチングを行う出力Ａと出力Ｂとを有するラッチを形成する。このラッチにより、出力Ａと出力Ｂとは、常に確実に相互に反転する。
【００２６】
トランジスタＭＰ２は、インバータのトリップレベルを下げるためのインバータ内のレベルシフタとして、使用され、ラッチをＰＷＲＦＡＩＬ信号の低い値でスイッチングさせる。この回路は、トランジスタＭＮ３によって減結合される。
【００２７】
この回路は、静的電流を全く消費せず、かつ特に、トランジスタを１２個しか必要としないために、小型の、超低電力回路である。
【図面の簡単な説明】
【図１】本発明の一態様による半導体回路の構成を示す線図である。
【図２】図１の回路を組み込んだ電力スイッチのブロック回路図である。
【図３】図２の電力スイッチのより詳細な線図である。
【図４】図２と図３の電力スイッチのスイッチ部分の詳細な線図である。
【図５】本発明を組み込んだ図２と図３の電力スイッチのセレクタ部分の詳細な線図である。
【符号の説明】
１…ウェル
２…一方の側
３…第一電圧源
４…他方の側
５…第二電圧源
６…第一半導体コンポーネント
７…第二半導体コンポーネント
８…外部回路
１０…電力スイッチ
１１…ｎ型−ウェルスイッチ
１２…制御論理回路
【発明の属する技術分野】
本発明は、低電圧閾値半導体回路に関し、特に、半導体技術におけるダイナミックバイアス（特に、ウェルバイアス（ｗｅｌｌ ｂｉａｓｉｎｇ））に関する。
【０００２】
【従来の技術】
半導体ダイオードは、活性領域と隣接するウェル（例えば、ｐ＋活性領域とｎ−ウェル）とによって形成される。ダイオードは、活性領域に印加された電圧がダイオード閾値より高くなると導通し、次いで、回路動作を悪化させかつ電力消費を増加させる寄生電流が流れる。
【０００３】
この寄生電流を防止するためには、活性領域の電圧がダイオード閾値より高くなるとダイオードが導通してしまうことを防止するために、ウェルに接続される電圧は、それに隣接する活性領域のそれより高くまたは等しくしなければならない。
【０００４】
活性領域に接続されるべき電圧が未知の場合は、問題である。この電圧の測定には、電圧比較器を使用することが可能であるが、この回路は、複雑かつ高価であり、かつ半導体基板上を占有するそのダイ領域は、大きい。
【０００５】
これに代えて、寄生ダイオードによって、ウェルにバイアスをかけ、かつ例えば、（ダイオード閾値電圧分低い）最高電位のバイアスがウェルにかかるように、２つの独立した活性領域を未知の電圧に接続することも可能である。しかしながら、この場合、このウェル電圧を他の回路への供給電圧として使用するときには、電源電圧が小さくなり過ぎてダイオードの閾値電圧によっては、トランジスタをスイッチオフさせることが出来なくなる。
【０００６】
【課題を解決するための手段】
本発明の第一態様によると、第一半導体コンポーネントと、第二半導体コンポーネントと、ウェルとを有する低電圧閾値半導体回路であって、前記ウェルが、前記第一コンポーネントと前記第二コンポーネントとの間に接続されていて、かつ、前記第一コンポーネントが、前記ウェルと第一電圧との間のダイオードとして接続されていて、かつ、前記第二コンポーネントが、前記ウェルと第二電圧との間のダイオードとして接続されているので、前記第一電圧が前記第二電圧より高くなると、前記第一コンポーネントが自動的に導通し、かつ、前記第二電圧が前記第一電圧より高くなると、前記第二コンポーネントが自動的に導通する、低電圧閾値半導体回路において、前記第一半導体コンポーネントと前記第二半導体コンポーネントとが、ダイナミック閾値金属酸化物半導体トランジスタ（ＤＴＭＯＳＴ）を有することを特徴とする、低電圧閾値半導体回路が、提供される。
【０００７】
ＤＴＭＯＳＴ（Ｄｙｎａｍｉｃ Ｔｈｒｅｓｈｏｌｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｒａｎｓｉｓｔｏｒ）は、ゲートとバックゲートとが接続されているＭＯＳＦＥＴ、すなわち、ゲートとバックゲートとが相互に接続されているＰＨＯＳＴである。
【０００８】
本発明の好例な実施例によると、ウェルは、ｎ型−ウェルであり、かつ、回路の電源、または信号処理回路の低電圧側に接続されている。
【０００９】
ＤＴＭＯＳＴのカソードは、このｎ型−ウェルに接続されていて、かつアノードが、未知のソースに接続されていることが好ましい。
【００１０】
ＤＴＭＯＳＴは、一般的に通常のＭＯＳＴよりかなり低い閾値を有し、従って、この構成では、ｎ型−ウェルの電圧は、最大印加電圧に近い。この側のＤＴＭＯＳＴダイオードが導通することがないため、電流が、低い電圧ソースに流れ込むことが全く出来ないので、寄生電流は防止される。
【００１１】
本発明の第二態様により、第一態様による回路を有する電力スイッチが提供される。
【００１２】
この回路は、特に、例えば、携帯電話、クロックチップ、およびＧＰＳレシーバチップの主電源と予備電源とをスイッチングするためのスイッチに使用することが可能であり、かつ、静的電流の消費を防止すべきＤＣ選択回路に使用することも可能である。
【００１３】
次に、本発明をより良く理解し、かつ、本発明を実施するための方法を示すために、添付の図面を例として参照する。
【００１４】
図示されている例では、ｎ−ウェルとｐ＋活性領域とが使用されているが、本発明を逆の導電型に適用することができることは明らかであろう。
【００１５】
【発明を実施するための形態】
図１は、一方の側２が低電圧源３に接続され、かつ、他方の側４が高電圧源５に接続されているＭＯＳ回路のｎ型−ウェル１を示す線図である。ＤＴＭＯＳＴ ６とＤＴＭＯＳＴ ７は、各々の側で、ｎ型−ウェルと、各々の電圧源３と電圧源５との間にダイオードとして接続されている。各ＤＴＭＯＳＴは、アノードが、電圧源に接続され、かつ、ｎ型−ウェルが、カソードに接続されている。ｎ型−ウェルは、８で外部回路に接続されている。
【００１６】
ｎ型−ウェル１は、通常、高電圧源５に接続されているＤＴＭＯＳＴダイオード７により、バイアスされるであろう。しかしながら、「低電圧」電源３が、「高電圧」電源５より高くなると、ｎ型−ウェルは、低電圧源３に接続されているＤＴＭＯＳＴダイオード６によりバイアスされる。この方法により、最高電圧を、回路に対する電源ソースとして常用すること、すなわち、この回路を、「最高電圧セレクタ」として動作させることが可能になる。これは、電力スイッチとセレクタのような多くの回路に適用可能であり、かつ、最小の適合化で多くの回路に組み込むことが可能であるため、設計時間を節約することが出来る。
【００１７】
ＤＴＭＯＳＴの数を、未知の電圧源の数に合わせて増やすことが出来、しかもこれらはわずかなダイ領域しか必要としない。この回路を、ダイナミックバイアスに使用すると、静的電流は全く流れなくなる。
【００１８】
図２に、図１の発明回路が組み込まれている電力スイッチ１０を、ブロック図形式で示す。電力スイッチ１０は、選択ピンＰＷＲＦＡＩＬと制御論理回路１２とを介して選択される、２つの未知の電源電圧ＶＤＤとＶＢＡＴとに接続されているｎ型−ウェルスイッチ１１を有する。出力ＶＯＵＴは、負荷を供給するために接続されている。本発明のｎ型−ウェルバイアス技術を使用することにより、このスイッチ１０を、その構造を小型にし、特にその電力消費を低くし、最高電圧が、ピンＶＤＤまたはピンＶＢＡＴにあるか否かに関わらず機能し、かつ更に、電源電圧に接続されている電圧源が選択されない限り、これらに電流が全く流れないように構成することが可能になる。この後者の機能は、この機能がなければ電流が流れ込んだ場合に爆発する傾向があるリチウムイオン電池によって電力を供給する場合、特に重要である。
【００１９】
図３に、図２の電力スイッチ１０をより詳細に示す。ｎ型−ウェルスイッチ１１は、未知入力ＶＤＤと、未知入力ＶＢＡＴと、出力ＶＯＵＴとによって示されている。ｎ型−ウェルスイッチ１１は、端子Ａと、端子Ｂと、端子ＮＷＥＬＬとを介して、制御論理セレクタ回路１２に接続されている。セレクタ回路１２は、ｅｓｄ保護を有するアナログパッドとすることが可能な、セレクタピンＰＷＲＦＡＩＬに接続されている。主電源ＶＳＳが、セレクタ回路１２とｎ型−ウェルスイッチ回路１１の両方に接続されていることも、図示されている。図に示されている接続は、当業者には明らかであろう。
【００２０】
図４に、スイッチ回路１１をより詳細に示す。未知入力電圧ＶＤＤとＶＢＡＴは、各々、ＰＭＯＳトランジスタＭＰ０とＭＰ１に印加され、かつ、セレクタ回路１２から供給される入力制御信号電圧ＡとＢに応じて、出力ＶＯＵＴをＶＤＤとＶＢＡＴとの間でスイッチする。
【００２１】
各々の制御信号電圧ＡまたはＢが低い場合、トランジスタＭＰＯまたはＭＰ１がスイッチオンする。制御信号電圧ＡとＢは、反転され、かつ、いかなる時点でも、トランジスタＭＰＯまたはＭＰ１の一方しか、スイッチオンされない。
【００２２】
入力電圧ＶＤＤとＶＢＡＴは、ＤＴＭＯＳＴダイオードとして構成されているＮＭＯＳＴトランジスタＭＰ７とＭＰ６にも印加され、かつスイッチ１１のＮＷＥＬＬをＶＤＤまたはＶＢＡＴの内の最高電位にバイアスする。これにより、ＮＷＥＬＬによる寄生電流が防止される。制御信号電圧は、ＤＴＭＯＳＴダイオードＭＰ７とＭＰ６とを介して供給され、その後、それが最高電位によって供給されるので、選択されていない電圧源に電流が流れ込むことは、実質上全くない。また、最高制御信号電圧を有することにより、トランジスタを完全にオンまたはオフにすることも可能になる。
【００２３】
図５は、セレクタ回路１２をより詳細に示す。
【００２４】
トランジスタＭＮ１を駆動するため、トランジスタＭＮＯを駆動するＰＷＲＦＡＩＬ信号も、インバータＭＰＯとＭＮ２によって反転される。
【００２５】
トランジスタＭＮＯ、ＭＮ１、ＭＰ９、およびＭＰ１０は、０（ＶＳＳ電位）とＩ（ＮＷＥＬＬ電位）との間でスイッチングを行う出力Ａと出力Ｂとを有するラッチを形成する。このラッチにより、出力Ａと出力Ｂとは、常に確実に相互に反転する。
【００２６】
トランジスタＭＰ２は、インバータのトリップレベルを下げるためのインバータ内のレベルシフタとして、使用され、ラッチをＰＷＲＦＡＩＬ信号の低い値でスイッチングさせる。この回路は、トランジスタＭＮ３によって減結合される。
【００２７】
この回路は、静的電流を全く消費せず、かつ特に、トランジスタを１２個しか必要としないために、小型の、超低電力回路である。
【図面の簡単な説明】
【図１】本発明の一態様による半導体回路の構成を示す線図である。
【図２】図１の回路を組み込んだ電力スイッチのブロック回路図である。
【図３】図２の電力スイッチのより詳細な線図である。
【図４】図２と図３の電力スイッチのスイッチ部分の詳細な線図である。
【図５】本発明を組み込んだ図２と図３の電力スイッチのセレクタ部分の詳細な線図である。
【符号の説明】
１…ウェル
２…一方の側
３…第一電圧源
４…他方の側
５…第二電圧源
６…第一半導体コンポーネント
７…第二半導体コンポーネント
８…外部回路
１０…電力スイッチ
１１…ｎ型−ウェルスイッチ
１２…制御論理回路
Claims (9)
- 第一半導体コンポーネントと、第二半導体コンポーネントと、ウェルとを有する低電圧閾値半導体回路であって、前記ウェルが、前記第一コンポーネントと前記第二コンポーネントとの間に接続されていて、かつ、前記第一コンポーネントが、前記ウェルと第一電圧との間のダイオードとして接続されていて、かつ、前記第二コンポーネントが、前記ウェルと第二電圧との間のダイオードとして接続されているので、前記第一電圧が前記第二電圧より高くなると、前記第一コンポーネントが自動的に導通し、かつ、前記第二電圧が前記第一電圧より高くなると、前記第二コンポーネントが自動的に導通する、低電圧閾値半導体回路において、
前記第一半導体コンポーネントと前記第二半導体コンポーネントとが、ダイナミック閾値金属酸化物半導体トランジスタ（ＤＴＭＯＳＴ）を有することを特徴とする、低電圧閾値半導体回路。 - 前記ウェルが、外部回路に接続されている、請求項１に記載の回路。
- 各ＤＴＭＯＳＴが、そのドレインと前記ウェルとに接続されているそのゲートを有する、請求項１または２に記載の回路。
- 前記第一ＤＴＭＯＳＴのソースが、前記第一電圧に接続されていて、かつ、前記第二ＤＴＭＯＳＴのソースが、前記第二電圧に接続されている、請求項３に記載の回路。
- 前記ウェルがｎ型−ウェルである、前記請求項の何れかに記載の回路。
- 請求項１〜５の何れかに記載の回路を有する電力スイッチ。
- 携帯電話における主電源と予備電源とのスイッチングに使用するための、請求項６に記載の電力スイッチを有する携帯電話。
- 請求項６に記載の電力スイッチを有する半導体クロックチップ。
- 請求項６に記載の電力スイッチを有するＧＰＳレシーバチップ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01202629 | 2001-07-09 | ||
| PCT/IB2002/002476 WO2003007381A2 (en) | 2001-07-09 | 2002-06-20 | Low voltage threshold dynamic biasing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004521519A true JP2004521519A (ja) | 2004-07-15 |
Family
ID=8180618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003513044A Withdrawn JP2004521519A (ja) | 2001-07-09 | 2002-06-20 | 低電圧閾値ダイナミックバイアス |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2004521519A (ja) |
| KR (1) | KR20030033048A (ja) |
| WO (1) | WO2003007381A2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112014719B (zh) * | 2020-08-24 | 2023-07-11 | 南京盛科通信有限公司 | 量产芯片的筛选方法及装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341034A (en) * | 1993-02-11 | 1994-08-23 | Benchmarq Microelectronics, Inc. | Backup battery power controller having channel regions of transistors being biased by power supply or battery |
| JPH07147381A (ja) * | 1993-11-24 | 1995-06-06 | Matsushita Electric Ind Co Ltd | 静電破壊保護回路 |
| US5517153A (en) * | 1995-06-07 | 1996-05-14 | Sgs-Thomson Microelectronics, Inc. | Power supply isolation and switching circuit |
| US5811857A (en) * | 1996-10-22 | 1998-09-22 | International Business Machines Corporation | Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications |
| JP3239867B2 (ja) * | 1998-12-17 | 2001-12-17 | 日本電気株式会社 | 半導体装置 |
-
2002
- 2002-06-20 WO PCT/IB2002/002476 patent/WO2003007381A2/en active Application Filing
- 2002-06-20 JP JP2003513044A patent/JP2004521519A/ja not_active Withdrawn
- 2002-06-20 KR KR10-2003-7003362A patent/KR20030033048A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003007381A3 (en) | 2003-06-05 |
| KR20030033048A (ko) | 2003-04-26 |
| WO2003007381A2 (en) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6469568B2 (en) | Metal oxide semiconductor transistor circuit and semiconductor integrated circuit using the same | |
| US6559708B2 (en) | Virtual and backgate supply line circuit | |
| EP0739097B1 (en) | MOSFET circuit and CMOS logic circuit using the same | |
| US5157291A (en) | Switching circuit for selecting an output signal from plural input signals | |
| US7768308B2 (en) | Level shift circuit | |
| KR101156341B1 (ko) | 자기 바이패스 전압 레벨 변환기 회로 및 그 집적 회로 | |
| US6710625B2 (en) | Semiconductor integrated circuit having a gate array structure | |
| US6040729A (en) | Digital output buffer for multiple voltage system | |
| JP2007027676A (ja) | レベルシフタｅｓｄプロテクション回路 | |
| KR20000057070A (ko) | 아날로그 스위치용 백 게이트 전압제어기를 가지는 반도체장치 | |
| US7184354B2 (en) | Memory device reduced power consumption in power down mode | |
| US5635745A (en) | Analog multiplexer cell for mixed digital and analog signal inputs | |
| US6759873B2 (en) | Reverse biasing logic circuit | |
| US5686752A (en) | Semiconductor device having a CMOS element as a buffer | |
| JP2002335626A (ja) | 逆電流防止回路 | |
| JP3875285B2 (ja) | 半導体集積回路の中間電圧発生回路 | |
| US6476641B2 (en) | Low power consuming circuit | |
| US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
| US7288964B2 (en) | Voltage selective circuit of power source | |
| US5923212A (en) | Bias generator for a low current divider | |
| JP2004521519A (ja) | 低電圧閾値ダイナミックバイアス | |
| JP3827457B2 (ja) | 供給電圧切換え回路 | |
| JPH10257671A (ja) | 電子回路装置 | |
| JP4499251B2 (ja) | 電源回路およびバックアップ電池を有する携帯用電子機器 | |
| US6288586B1 (en) | Circuit for standby current reduction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |