KR20030029247A - Ｉｓ-95ｃ 이중 모드 단말기에서의 루프 필터 회로 - Google Patents

Ｉｓ-95ｃ 이중 모드 단말기에서의 루프 필터 회로 Download PDF

Info

Publication number
KR20030029247A
KR20030029247A KR1020010061509A KR20010061509A KR20030029247A KR 20030029247 A KR20030029247 A KR 20030029247A KR 1020010061509 A KR1020010061509 A KR 1020010061509A KR 20010061509 A KR20010061509 A KR 20010061509A KR 20030029247 A KR20030029247 A KR 20030029247A
Authority
KR
South Korea
Prior art keywords
local oscillator
mode
capacitor
loop filter
grounded
Prior art date
Application number
KR1020010061509A
Other languages
English (en)
Inventor
조정현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010061509A priority Critical patent/KR20030029247A/ko
Publication of KR20030029247A publication Critical patent/KR20030029247A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Superheterodyne Receivers (AREA)

Abstract

본 발명은 IS-95C 이중 모드 단말기에 관한 것으로, 특히 종래 기술에서는 고속 페이징 채널을 확보하기 위해 국부 발진기의 빠른 록킹 타임을 유지하여야 하는데, 이는 국부 발진기의 위상 잡음을 증가시키는 원인이 되어 선택도 및 상호 혼변조 등의 AMPS 수신기의 성능을 열화시키는 문제점이 있었다. 따라서, 본 발명은 PCS 또는 CDMA 모드일 경우에는 빠른 록킹 타임을 유지하고, AMPS 모드일 경우에는 록킹 타임이 길어지도록 루프 필터를 설계하여 위상 잡음으로 인한 AMPS 수신기의 수신 성능 열화를 막을 수 있는 효과가 있다.

Description

ＩＳ-95Ｃ 이중 모드 단말기에서의 루프 필터 회로{LOOP FILTER CIRCUIT IN IS-95C DUAL MODE TERMINAL}
본 발명은 IS-95C 이중 모드 단말기에 관한 것으로, 모드별로 시정수가 달라지도록 구현되어 선택도 및 상호 혼변조 등의 AMPS 모드의 수신 성능이 열화되는 것을 방지하는 루프 필터 회로에 관한 것이다.
도 1은 이중 모드 단말기 수신단의 블록 구성도이다.
도 1을 참조하면, 안테나로부터 수신된 신호를 주파수 대역에 따라 선택적으로 처리하여 중간 주파수 신호로 변환하여 출력하는 두 개의 수신부(10, 20)와, 상기 두 개의 수신부(10, 20)에 국부 발진 신호를 출력하는 국부 발진 신호 발생부(30), 상기 두 개의 수신부(10, 20)로부터 출력되는 중간 주파수 신호를 입력받아 처리하는 기저 대역 처리부(40, Base Band Processor)를 포함하여 구성된다.
상기 수신부(10, 20)는 도 1에 도시된 것과 같이, AMPS 모드와 CDMA 모드가 존재하는 단일 대역 이중 모드일 경우에는 하나만 존재하고, AMPS 모드와 PCS 모드가 존재하는 이중 대역 이중 모드일 경우에는 두 개 존재한다.
상기 수신부(10, 20)는 각각 수신 저잡음 증폭기(11, 21, LNA)와; 상기 수신 저잡음 증폭기(11, 21)로부터 출력된 신호를 필터링하는 제 1 필터(12, 22)와; 상기 제 1 필터(12, 22)로부터 출력된 신호에 국부 발진 신호로 다운 컨버젼하여 중간 주파수를 발생시키는 주파수 변환기(13, 23, Down Mixer)와; 상기 중간 주파수를 다시 필터링하여 출력하는 제 2 필터(14, 24)로 구성된다.
상기 국부 발진 신호 발생부(30)는 국부 발진기(31)와, 루프 필터(32)와, PLL부(32)를 포함하여 구성된다.
단일 대역의 경우에는 하나의 국부 발진 신호를 발생시키는 국부 발진기를 사용하고, 이중 대역의 경우에는 2개의 국부 발진 신호를 발생시키는 국부 발진기를 사용한다.
상기 루프 필터(32)는 도 2에 도시된 것과 같이, 일측이 국부 발진기(31)의 입력단과 연결되고, 타측이 접지되는 제 1 커패시터(C1)와; 일측이 국부 발진기(31)의 입력과 연결되는 제 1 저항(R1)과; 일측이 상기 제 1 저항(R1)의 타측과 연결되고, 타측이 접지되는 제 2 커패시터(C2)로 구성되는데, 대역이나 모드에 상관없이 하나만 사용된다.
상기 PLL부(33)는 상기 국부 발진기(31)의 입력 신호와 출력 신호의 위상차를 검출하고, 이것에 비례한 전압에 의해 국부 발진기(31)의 위상을 제어하면 출력 신호의 위상과 입력 신호의 위상을 같게 하는 회로로서, 위상 비교기, 저역 통과 필터, 오류 증폭기 및 전압 제어 발진기로 구성되는 자동 위상 제어 루프이다.
PLL부(33)에서 루프 필터(32)를 거쳐 국부 발진기(31)에 튜닝 전압이 인가되고, 국부 발진기(31)에서 나온 국부 발진 신호는 다시 PLL부(33)로 피드백되어 위상 비교 동작이 수행된다.
위상 비교를 계속하여 원하는 위상과 같을 때까지의 시간인 록타임은 루프 필터(32)의 시정수에 따라 원하는 시간을 설정할 수 있는데, 록 타임은 국부 발진신호의 품질인 위상 잡음과 직접적인 관계를 가진다.
즉, 록 타임을 빠르게 하면 위상 잡음이 나빠지고 타임을 느리게 하면 위상 잡음이 좋아진다.
IS-95C 단말기는 CDMA/PCS 모드에서 빠른 페이징 채널을 획득하기 위하여 빠른 록 타임이 요구된다. 그러나, AMPS 모드일 경우는 빠른 록 타임보다는 좋은 품질의 국부 발진 신호가 요구된다.
그러므로, 상기에서와 같이 종래의 기술에 있어서, 빠른 록 타임은 국부 발진기의 품질 지표인 위상 잡음을 나빠지게 하는 원인이 되어 빠른 록 타임이 필요없는 AMPS 모드에서 선택도 및 상호 혼변조 성능과 같은 수신 성능을 열화시키는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, PCS 또는 CDMA 모드일 경우에는 빠른 록킹 타임을 유지하고, AMPS 모드일 경우에는 록킹 타임이 길어지도록 설계된 IS-95C 이중 모드 단말기에서의 루프 필터 회로를 제공함에 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은, IS-95C 이중 모드 단말기에서 수신 신호를 중간 주파수로 변환시키기 위해 국부 발진 신호를 출력하는 국부 발진기와 상기 국부 발진기에 튜닝 전압을 인가하는 PLL부 사이에 개재되는 루프 필터 회로에 있어서, 일측이 국부 발진기의 입력단과 연결되고, 타측이 접지되는 제 1 커패시터와; 일측이 국부 발진기의 입력단과 연결되는 제 1 저항과; 일측이 상기제 1 저항의 타측에 연결되고, 타측이 접지되는 제 2 커패시터와; 일측이 국부 발진기의 입력단과 연결되는 제 3 커패시터와; 일측이 상기 제 3 커패시터의 타측에 연결되고, 타측이 접지되어 외부로부터 입력되는 모드 선택 신호에 따라 AMPS 모드일 경우에 턴 온되고, PCS 또는 CDMA 모드일 경우 턴 오프되는 스위치로 구성된 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 다른 실시 예는, IS-95C 이중 모드 단말기에서 수신 신호를 중간 주파수로 변환시키기 위해 국부 발진 신호를 출력하는 국부 발진기와 상기 국부 발진기에 튜닝 전압을 인가하는 PLL부 사이에 개재되는 루프 필터 회로에 있어서, 일측이 국부 발진기의 입력단과 연결되고, 타측이 접지되는 제 1 커패시터와; 일측이 국부 발진기의 입력단과 연결되는 제 2 커패시터와; 일측이 상기 제 2 커패시터의 타측에 연결되고, 타측이 접지되는 제 1 저항과; 일측이 상기 제 2 커패시터의 타측에 연결되어 외부로부터의 모드 선택 신호 입력에 따라 AMPS 모드일 경우 턴 오프되고, CDMA 또는 PCS 모드일 경우 턴 온되는 스위치와; 일측이 상기 스위치의 타측에 연결되고, 타측이 접지되는 제 2 저항으로 구성된 것을 특징으로 한다.
도 1은 이중 모드 단말기 수신단의 블록 구성도.
도 2는 종래 기술에 따른 루프 필터의 내부 회로도.
도 3은 본 발명의 일 실시 예에 따른 루프 필터의 내부 회로도.
도 4는 본 발명의 다른 실시 예에 따른 루프 필터의 내부 회로도.
** 도면의 주요 부분에 대한 부호의 설명 **
10 : AMPS/CDMA 수신부 20 : PCS 수신부
11, 21 : 수신 저잡음 증폭기 12, 22, 14, 24 : 필터
13, 23 : 주파수 변환기 30 : 국부 발진 신호 발생부
31 : 국부 발진기 32 : 루프 필터
33 : PLL부 40 : 기저 대역 처리부
이하, 본 발명에 따른 일 실시 예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명은 도 1에 도시된 기저 대역 처리부(40)로부터 모드 선택 신호를 입력받아, CDMA/PCS 모드일 경우 빠른 록 타임을 가지도록 설계되고, AMPS 모드일 경우, 록 타임을 길게 하여 위상 잡음을 줄이도록 설계되는 루프 필터 회로로서, 상술한 바와 같이 설계된 루프 필터 회로에는 다음 두 가지 실시 예가 있을 수 있다.
도 3은 본 발명의 일 실시 예에 따른 루프 필터의 내부 회로도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 루프 필터는 일측이 국부 발진기(31)의 입력단과 연결되고, 타측이 접지되는 제 1 커패시터(C1)와; 일측이 국부 발진기(31)의 입력단과 연결되는 제 1 저항(R1)과; 일측이 상기 제 1 저항(R1)의 타측에 연결되고, 타측이 접지되는 제 2 커패시터(C2)와; 일측이 국부 발진기(31)의 입력단과 연결되는 제 3 커패시터(C3)와; 일측이 상기 제 3 커패시터(C3)의 타측에 연결되고, 타측이 접지되어 기저 대역 프로세서(40)로부터의 모드 선택 신호를 입력받아, AMPS 모드일 경우 턴 온되고, PCS 또는 CDMA 모드일 경우 턴 오프되는 스위치부(SW1)로 구성된다.
상술한 바와 같이 구성된 상태에서의 작용 및 효과는 다음과 같다.
AMPS 모드일 경우, 기저 대역 처리부(40)로부터 제어 신호가 인가되어, 스위치(SW1)가 턴 온되면, 상기 제 3 커패시터(C3)가 동작하게 되어 커패시터의 용량을 크게 한다.
커패시터의 용량이 커지면, 루프 필터의 시정수가 증가하고, 록 타임은 느려지게 되어, 위상 잡음을 작게 하므로, 선택도와 상호 혼변조의 특성을 개선시킬 수 있도록 한다.
반면, CDMA나 PCS 모드의 경우는 스위치를 오프하여 빠른 록 타임을 실현할 수 있도록 하고 있다.
도 4는 본 발명의 다른 실시 예에 따른 루프 필터의 내부 회로도이다.
도 4를 참조하면, 본 발명의 다른 실시 예에 따른 루프 필터는 일측이 국부 발진기(31)의 입력단과 연결되고, 타측이 접지되는 제 1 커패시터(C1)와, 일측이 국부 발진기(31)의 입력단과 연결되는 제 2 커패시터(C2)와, 일측이 상기 제 2 커패시터(C2)의 타측에 연결되고, 타측이 접지되는 제 1 저항(R1)과, 일측이 상기 제 2 커패시터(C2)의 타측에 연결되어 기저 대역 처리부(40)로부터의 제어 신호에 따라 CDMA 또는 PCS 모드일 경우 턴 온되는 스위치(SW2)와, 일측이 상기 스위치(SW2)의 타측에 연결되고, 타측이 접지되는 제 2 저항(R2)로 구성된다.
CDMA 또는 PCS 모드일 경우, 스위치(SW2)가 온 되어 두 저항(R1, R2)이 병렬로 연결된다.
저항값과 록타임은 비례하므로, 저항이 병렬로 연결될 경우, 저항 값이 작아져 빠른 록 타임을 구현할 수 있다.
반대로 AMPS 모드일 경우, 스위치를 오프시켜 저항 값을 크게 되므로, 록 타임이 느려짐에 따라 위상 잡음을 줄여 수신 성능을 개선시킬 수 있다.
이상의 본 발명은 상기에 기술된 실시 예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
이상에서 설명한 바와 같이 본 발명은 AMPS 모드에서의 수신 성능 열화 현상을 제거하는 효과가 있다.

Claims (3)

  1. IS-95C 이중 모드 단말기에서 수신 신호를 중간 주파수로 변환시키기 위해 국부 발진 신호를 출력하는 국부 발진기와 상기 국부 발진기에 튜닝 전압을 인가하는 PLL부 사이에 개재되는 루프 필터 회로에 있어서,
    일측이 국부 발진기의 입력단과 연결되고, 타측이 접지되는 제 1 커패시터와;
    일측이 국부 발진기의 입력단과 연결되는 제 1 저항과;
    일측이 상기 제 1 저항의 타측에 연결되고, 타측이 접지되는 제 2 커패시터와;
    일측이 국부 발진기의 입력단과 연결되는 제 3 커패시터와;
    일측이 상기 제 3 커패시터의 타측에 연결되고, 타측이 접지되어 외부로부터 입력되는 모드 선택 신호에 따라 AMPS 모드일 경우에 턴 온되고, PCS 또는 CDMA 모드일 경우 턴 오프되는 스위치로 구성된 것을 특징으로 하는 IS-95C 이중 모드 단말기에서의 루프 필터 회로.
  2. IS-95C가 적용되는 이중 모드 단말기에서 수신 신호를 중간 주파수로 변환시키기 위해 국부 발진 신호를 출력하는 국부 발진기와 상기 국부 발진기에 튜닝 전압을 인가하는 PLL부 사이에 개재되는 루프 필터 회로에 있어서,
    일측이 국부 발진기의 입력단과 연결되고, 타측이 접지되는 제 1 커패시터와;
    일측이 국부 발진기의 입력단과 연결되는 제 2 커패시터와;
    일측이 상기 제 2 커패시터의 타측에 연결되고, 타측이 접지되는 제 1 저항과;
    일측이 상기 제 2 커패시터의 타측에 연결되어 외부로부터의 모드 선택 신호 입력에 따라 AMPS 모드일 경우 턴 오프되고, CDMA 또는 PCS 모드일 경우 턴 온되는 스위치와;
    일측이 상기 스위치의 타측에 연결되고, 타측이 접지되는 제 2 저항으로 구성된 것을 특징으로 하는 IS-95C 이중 모드 단말기에서의 루프 필터 회로.
  3. 제 1항 또는 제 2항에 있어서, 상기 모드 선택 신호는
    상기 중간 주파수 신호를 입력받아 처리하는 기저 대역 처리부로부터 출력되는 것을 특징으로 하는 IS-95C 이중 모드 단말기에서의 루프 필터 회로.
KR1020010061509A 2001-10-05 2001-10-05 Ｉｓ-95ｃ 이중 모드 단말기에서의 루프 필터 회로 KR20030029247A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010061509A KR20030029247A (ko) 2001-10-05 2001-10-05 Ｉｓ-95ｃ 이중 모드 단말기에서의 루프 필터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010061509A KR20030029247A (ko) 2001-10-05 2001-10-05 Ｉｓ-95ｃ 이중 모드 단말기에서의 루프 필터 회로

Publications (1)

Publication Number Publication Date
KR20030029247A true KR20030029247A (ko) 2003-04-14

Family

ID=29563436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010061509A KR20030029247A (ko) 2001-10-05 2001-10-05 Ｉｓ-95ｃ 이중 모드 단말기에서의 루프 필터 회로

Country Status (1)

Country Link
KR (1) KR20030029247A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103414465A (zh) * 2013-06-03 2013-11-27 上海华力微电子有限公司 一种应用于电荷泵锁相环中的动态二阶低通滤波器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254955A (en) * 1989-08-25 1993-10-19 Anritsu Corporation Advanced phase locked loop circuit
JPH07288471A (ja) * 1994-02-28 1995-10-31 Nec Yamagata Ltd Ｐｌｌ回路
JPH09284168A (ja) * 1996-04-17 1997-10-31 Sanyo Electric Co Ltd マイクロ波集積回路及びこのマイクロ波集積回路を 用いた通信システム用端末装置
KR19990027844A (ko) * 1997-09-30 1999-04-15 윤종용 반도체장비의 공기유입장치 및 이를 이용한 화학물 오염 제거방법
KR19990066514A (ko) * 1998-01-30 1999-08-16 전주범 디지탈 궤환시스템에 있어서 루프필터의 계수변경제어장치
KR20010065365A (ko) * 1999-12-29 2001-07-11 윤종용 다중모드 이동통신 단말기의 동작모드 제어장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254955A (en) * 1989-08-25 1993-10-19 Anritsu Corporation Advanced phase locked loop circuit
JPH07288471A (ja) * 1994-02-28 1995-10-31 Nec Yamagata Ltd Ｐｌｌ回路
JPH09284168A (ja) * 1996-04-17 1997-10-31 Sanyo Electric Co Ltd マイクロ波集積回路及びこのマイクロ波集積回路を 用いた通信システム用端末装置
KR19990027844A (ko) * 1997-09-30 1999-04-15 윤종용 반도체장비의 공기유입장치 및 이를 이용한 화학물 오염 제거방법
KR19990066514A (ko) * 1998-01-30 1999-08-16 전주범 디지탈 궤환시스템에 있어서 루프필터의 계수변경제어장치
KR20010065365A (ko) * 1999-12-29 2001-07-11 윤종용 다중모드 이동통신 단말기의 동작모드 제어장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103414465A (zh) * 2013-06-03 2013-11-27 上海华力微电子有限公司 一种应用于电荷泵锁相环中的动态二阶低通滤波器

Similar Documents

Publication Publication Date Title
US6373907B1 (en) Wireless terminal device
JP3690889B2 (ja) 受信回路
US6978125B2 (en) Methods and apparatus for tuning pre-selection filters in radio receivers
JP3700933B2 (ja) 受信機および通信端末
US8159619B2 (en) Multi-standard integrated television receiver
KR100299866B1 (ko) Uhf및vhf공용튜너
US20040014450A1 (en) Signal receiving apparatus and gain control method using analog control AGC and step control AGC
US7127268B2 (en) Radio transmission apparatus and radio transmission method
JP2002027341A (ja) テレビジョンチューナ
JPH11112462A (ja) デジタル放送の受信機
JP2002305457A (ja) 広帯域チューナ
JP4524460B2 (ja) Ｒｆ通信用半導体集積回路
KR20030029247A (ko) Ｉｓ-95ｃ 이중 모드 단말기에서의 루프 필터 회로
KR20010019963A (ko) 디지털 위성방송 수신용 튜너
US20040041598A1 (en) Frequency conversion apparatus
CN117394875B (zh) 一种多频段接收机的多混频器电路
US6590431B1 (en) Maintaining substantially constant trans-conductance without substantially changing power consumption
US20230029747A1 (en) Radio Frequency Receiving Link and Radio Frequency Transceiving Device
JP2984399B2 (ja) チューナ
JP2000165277A (ja) 局部発振回路
JPH04192977A (ja) テレビジョンチューナの受信回路
KR20000031609A (ko) 위상동기루프 에프엠/에이엠 튜너의 약전계 보상장치
KR19980078134A (ko) 튜너의 동조 방법
JPH0451722A (ja) チューナ回路
JP2002185349A (ja) 高周波信号受信装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application