KR20030019239A - 포켓 주입 mosfet의 임계 전압 계산 방법, 주입포켓 내 불순물 농도 프로파일 해석 방법 및 회로시뮬레이션 방법 - Google Patents

포켓 주입 mosfet의 임계 전압 계산 방법, 주입포켓 내 불순물 농도 프로파일 해석 방법 및 회로시뮬레이션 방법 Download PDF

Info

Publication number
KR20030019239A
KR20030019239A KR1020020051840A KR20020051840A KR20030019239A KR 20030019239 A KR20030019239 A KR 20030019239A KR 1020020051840 A KR1020020051840 A KR 1020020051840A KR 20020051840 A KR20020051840 A KR 20020051840A KR 20030019239 A KR20030019239 A KR 20030019239A
Authority
KR
South Korea
Prior art keywords
threshold voltage
impurity concentration
pocket
profile
channel
Prior art date
Application number
KR1020020051840A
Other languages
English (en)
Other versions
KR100492715B1 (ko
Inventor
기타마루다이스케
미우라미치코
Original Assignee
가부시키가이샤 한도다이 리코가쿠 겐큐 센터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도다이 리코가쿠 겐큐 센터 filed Critical 가부시키가이샤 한도다이 리코가쿠 겐큐 센터
Publication of KR20030019239A publication Critical patent/KR20030019239A/ko
Application granted granted Critical
Publication of KR100492715B1 publication Critical patent/KR100492715B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

포켓 주입 MOSFET에서 채널 방향의 불순물 농도 프로파일을 고려한 임계 전압 모델을 제공한다.
채널 방향의 주입 포켓의 침투 길이와 주입 포켓의 최대 불순물 농도를 물리 파라미터로 이용하여 채널 방향의 프로파일을 선형 근사함으로써 임계 전압 모델을 제공한다. 불균일한 프로파일을 고려한 새로운 임계값 조건을 이용하여, 모델을 해석적으로 푸는 것에 의해, 임계 전압을 정확히 구할 수 있다. 이 모델에 근거하여 임계 전압을 예측할 수 있고, 회로 설계에 사용할 수 있다.

Description

포켓 주입 MOSFET의 임계 전압 계산 방법, 주입 포켓 내 불순물 농도 프로파일 해석 방법 및 회로 시뮬레이션 방법{METHOD FOR CALCULATING THRESHOLD VOLTAGE OF POCKET IMPLANT MOSFET}
본 발명은, 포켓 주입 MOSFET의 임계 전압 모델과 그 응용에 관한 것이다.
MOSFET의 미세화를 도모하는 데에 있어서, 단 채널 효과를 유효히 억제하는 것이 불가결하며, 그를 위해 포켓 주입 기술이 널리 이용되고 있다. 이 포켓 주입은 게이트를 마스크로 기판 불순물과 동일한 타입의 불순물을 주입함으로써, 채널의 소스단, 드레인단의 하방의 깊은 장소에 피크(peak)를 갖는 농도 프로파일을 생성한다. 이와 같이, 채널의 소스단, 드레인단에 생성된 불순물 농도가 높은 영역은 채널 방향의 전계를 흡수한 후에 게이트 길이의 감소에 따라 임계 전압이 상승하기 때문에 임계 전압의 감소를 억제할 수 있다. 또한, 농도 피크가 깊은 장소에 있기 때문에, 불순물이 균일한 고농도의 기판을 이용하는 것보다 캐리어의 이동도의 저하를 적게 할 수 있다고 하는 이점도 있다.
상기한 바와 같이 포켓 주입은 MOSFET의 미세화를 위한 열쇠가 되는 기술이지만, 주입된 불순물의 농도 프로파일을 용이하게 해석하는 방법이 없었다. 그때문에, 포켓 주입 MOSFET에서는, 드레인 전압이나 채널 길이 등에 대한 임계 전압의 의존도가 명확히 예측할 수 없어 회로 설계상의 애로가 되고 있다.
현재, MOSFET 모델로서 BSIM3, 4(Berkeley Short IGFET Model, Version-3, 4)가 제안되어, 업계 사용자의 이용에 제공되고 있다. 이 BSIM3, 4에서는 포켓 주입 MOSFET에 적용하기 위해서, 물리적 의미가 분명하지 않은 파라미터를 도입함으로써 실측성을 재현하는 것이 시도되고 있다. 그러나 이 모델은 기본적으로는 기판 불순물 농도가 균일하다고 가정하며, 또한 반전층 내 반전 전하 밀도를 영으로 가정하고 있어, 채널 방향으로 불균일한 불순물 농도 분포를 갖는 포켓 주입 MOSFET에 적용하는데에는 본질적으로 무리가 있다.
본 발명은, 따라서 포켓 주입 MOSFET에서 불균일인 농도 분포를 고려한 MOSFET 모델을 제공하고, 이 모델을 이용함으로써, 임계 전압과 포켓 프로파일의 관계를 명확히하는 것을 기본적인 목적으로 하고있다.
본 발명의 다른 목적은, 명확한 물리량을 이용하여 정의할 수 있고, 비교적 용이하게 실측 임계 전압에 충분히 가까운 임계 전압을 부여할 수 있는 임계 전압 모델을 제공하는 것이다.
본 발명의 또 다른 목적은, 본 임계 전압 모델에서는 채널 방향으로 불순물 농도 프로파일이 균일하지 않기 때문에, 모델의 해석에 필요한 임계 전압 조건을새롭게 정의하는 것이다.
본 발명의 또 다른 목적은, 본 발명에 따른 임계 전압 모델을 보다 간단히 함으로써, 회로 시뮬레이션에 적용 가능한 임계 전압 모델을 제공하는 것이다.
본 발명의 또 다른 목적은, 본 발명에 따른 임계 전압 모델을 이용하여 얻어진 임계 전압과 실측 임계 전압과의 관계로부터, 기판의 깊이 방향의 포켓 프로파일을 추정하는 방법을 제공하는 것이다.
도 1은 포켓 주입 MOSFET의 구조를 나타내는 단면 설명도,
도 2는 본 발명에 따른 임계 전압 모델을 나타내는 불순물 농도 프로파일,
도 3은 포켓 주입의 유무에 의한 표면 포텐셜 øs의 차이를 도시하는 도면,
도 4는 øs와 Qs의 관계를 나타내는 그래프,
도 5는 nx와 Vgs의 관계를 나타내는 그래프,
도 6은 기판 깊이 방향의 농도 프로파일을 나타내는 그래프,
도 7은 Vth의 관계를 나타내는 그래프,
도 8은 시뮬레이션에 의해서 얻어진 Vth를 본 발명에 따른 임계 전압 모델에 의해서 재현할 수 있는 것을 도시하는 도면,
도 9는 본 모델을 이용하여 얻어진 프로파일과 시뮬레이션에 이용한 프로파일의 비교를 도시하는 도면이다.
도면의 주요 부분에 대한 부호의 설명
1 : 기판2 : 소스
3 : 드레인 4 : 채널
5 : 전극6 : 게이트 산화막
7 : 포켓 주입 영역
본 발명에 따른 포켓 주입 MOSFET의 임계 전압 모델은, 주입 포켓의 채널 방향의 침투 길이와 포켓 내의 최대 불순물 농도를 파라미터로 이용해서, 채널 방향의 기판 내 불순물 농도 프로파일을 선형 근사한다.
이 임계 전압 모델을 해석 할 때에는, 기판의 깊이 방향의 의존성은 없는 것으로 일단 가정하지만, 얻어진 임계 전압을 이용함으로써 깊이 방향의 불순물 농도프로파일을 추정할 수 있다.
또한, 종래 알려져 있는 임계값 조건은, 채널 방향의 농도가 일정하다고 하여 얻어지는 것이기 때문에, 임계 전압 모델의 해석적 해법을 위해서는 새로운 임계값 조건을 정의할 필요가 있다. 이 때문에, 본 발명에서는 임계 전압을 반전층 전하 밀도가 기 설정된 임계값에 달했을 때의 게이트 전압으로 하고, 반전층 전하 밀도를 채널 전역에 걸쳐 적분한 값이 임계 전압을 제공한다는 임계 조건을 정의한다.
이 임계 조건을 이용하여 임계 전압 모델을 해석적으로 푸는 것으로 임계 전압을 구할 수 있다. 구한 임계 전압은 실측 임계 전압에 충분히 근사하다.
해석적으로 얻어진 임계 전압은, 상당히 복잡한 식으로 표시되기 때문에 회로 시뮬레이션에 적용하기 적당하지 않다. 그러나 이 문제는 해석할 때에 몇개의 조건을 가정함으로써 해결할 수 있다. 예컨대, 본 발명의 다른 임계 전압 모델에서는, 포켓 내의 농도 프로파일로부터 얻어지는 농도의 평균치를 이용한다. 이 평균치를 이용함으로써 대폭적인 간략화가 가능해져, 회로 시뮬레이션에 적당하게 된다.
기판 깊이 방향의 농도 프로파일은, 임계 전압과 실측 임계 전압으로 얻어지는, 수개의 파라미터를 이용한 파라미터 피팅(fitting)에 의해 얻을 수 있다.
그 결과, 주입 포켓의 농도 프로파일은 채널 방향 및 깊이 방향으로도 추정할 수 있게 된다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
이하, 바람직한 실시예에 대하여 설명한다.
(1) 임계 전압모델
도 1에 포켓 주입 n형 MOSFET의 구조를 도시한다. MOSFET는 소스(2),드레인(3), 소스(2)와 드레인(3)사이에 형성된 채널(4), 채널(4)을 제어하는 게이트 전극(5), 채널(4)과 게이트 전극(5)과의 사이에 형성된 게이트 산화막(6)을 구비하며, 이들은 각각 기판(1) 상에 형성된다. MOSFET는 포켓 주입 영역(7)을 구비하며, 이 영역(7)은 소스(2), 드레인(3)에 주입된 것과 동형의 불순물을 게이트 전극(5)의 소스(2)측, 드레인(3)으로부터 경사 방향으로 주입함으로써 채널(4)의 아래쪽에 형성된다.
도 2의 실선으로 도시하는 바와 같이, 상기의 포켓 주입 MOSFET의 채널(4) 아래쪽의 불순물 농도 프로파일을 직선 근사하여, 이것을 임계 전압 모델로 한다. 도 2에서 Lch는 채널 길이, Lp는 포켓 주입 영역(7)의 채널 방향의 침투 길이, Nsubc는 비포켓 주입 영역의 불순물 농도 즉 기판(1)의 불순물 농도, Nsubp는 포켓 주입 영역(7)의 불순물 농도의 피크값이다. 즉, 이 임계 전압 모델은 균일한 불순물 농도 (Nsubc)의 중앙 영역(비포켓 주입 영역)의 양단으로부터 각기 채널단까지 직선적으로 증가하여 각각 피크값(Nsubp)에 도달하는 다각 형상의 농도 프로파일이다. 바꾸어 말하면, 본 임계 전압 모델에서는 포켓 주입 영역에서의 불순물 농도 프로파일을 침투 길이 Lp와 농도 피크값 Nsubp라는 2개의 물리량으로 기술된다.
도 2에서, 점선은 실측 임계값을 재현하도록 2차원 프로세스 시뮬레이션으로부터 얻어진 불순물 농도 프로파일을 나타내고 있고, 본 임계값 모델은, 뒤의 검증과 같이 양호하게 근사된다.
(2)임계값 조건
도 3은 포켓 주입 유(실선)과 포켓 주입 무(점선)의 각 경우에서 기판과 채널 표면에서의 포텐셜 차이인 채널 내 øs변화를 나타낸다. 포켓 주입 무의 경우는, øs는 거의 일정한 것으로 되어있는데 반하여 포켓 주입 유의 경우는, 채널의 양단 근방에서 최소값을 가져, øs는 일정하지 않고 이에 따라 채널 내의 전하 밀도도 일정하지 않다.
øs가 일정한 경우(포켓 주입 무)에는, 반도체측에 쌓이는 단위 면적당의 전하 Qs와 øs의 관계는 채널 방향의 분포를 무시할 수 있기 때문에 도 4에 도시하는 바와 같이 해석적으로 구할 수 있다. 0<øs<2øB의 영역에서는 반도체의 표면 부근이 공핍(空乏)화하고, 그 때문, 주로 공핍층 폭과 불순물 농도에 의해 Qs가 결정된다. øs> 2øB에서는, 채널 표면의 전자 농도가 불순물 농도보다 높아져, 전자가 주로 Qs를 결정한다.
이 2개의 영역의 경계를 부여하는 조건
가 임계값 조건으로서 일반적으로 널리 이용되고 있다. 여기서, øB는 (1/β)ln(Nsub/ni)를 나타내는 것으로 이것은 진성 페르미(Fermi) 준위와 페르미 준위와의 차이이다 (ni는 진성 캐리어 밀도이다.).
이 임계값 조건과 몇개의 가정을 이용하여 임계 전압 Vth를 구하면, 이하와 같다.
여기서, εsi는 반도체의 유전율, Cox는 게이트 산화막 캐패시턴스이다.
이상과 같이, øs는 일정, 즉, 밀도 프로파일이 일정한 경우에는, 수학식 1의 임계값 조건으로부터 임계 전압 Vth를 비교적 용이하게 구할 수 있다.
그러나, 본 발명과 같이, 농도 프로파일을 도 1과 같이 설정한 경우에는, 상기의 임계값 조건을 그대로 이용할 수 없다. 결국, 하나 이상의 임계값 조건을 새롭게 정의해야 한다.
여기서는, 전류 밀도 방정식으로부터 새로운 임계값 조건을 정의한다. 전류 밀도 방정식을 이용하는 이유는, 임계 전압 Vth는 Ids- Vgs특성에 근거하여 결정되어야 하기 때문이다.
이제, 채널 방향, 즉 y 방향의 전류 밀도 방정식은 n-채널에 대하여 이하의 수학식 3으로 나타낼 수 있다.
이 방정식은 아인스타인의 관계식을 이용하여 다음과 같이 의사 페르미 준위 øn으로 표현된다.
수학식 3, 수학식 4에서, jn은 단위 면적당의 전자 전류 밀도, μn은 전자의 이동도, n은 반도체 표면에서의 단위 부피당의 전자 농도, ø는 벌크로부터의 포텐셜 차이, Dn은 전자의 확산 상수이다.
수학식 4를 깊이 방향(x 방향), 채널 폭 방향(z 방향), 채널 길이 방향(y 방향)으로 적분하고, 정공 전류의 드레인 전류로의 영향을 무시하고, øf(Lch) - øf(0)= Vds의 관계를 이용하면, 드레인 전류 Ids는 이하의 수학식으로 표시된다.
여기서 nx는 n을 깊이 방향으로 적분한 값으로, 단위 면적당의 전자 밀도이다. 이 식에서는 nx가 Vgs에 크게 의존하는 량이기때문에 수학식 5로부터 nx에 관계되는 부분을 뽑아 내어, 아래와 같이 정의되는 nxav로 칭한다.
nxav는 반전층 전자의 역수의 채널내의 평균값의 역수로, 채널 반전 상태를 나타내고 있다. 본 발명에서는, nxav를 이용하여 임계값 상태를 결정하는 것으로 하여,
를 임계값 조건으로 정의한다. 이 nxth라는 량은 임계값을 부여하는 전자 밀도로, 포켓 주입 무의 경우의 임계값 조건 øs= 2øB(수학식 1)을 적용함으로써 얻어진다. 즉, 포켓 주입 무의 경우의 일정한 전자 밀도 nx= nxc에 대치하여, nxav라는 평균치를 이용하는 것으로 얻어지는 임계 전압 Vth의 값은 변화되지만, 임계 전압 Vth를 부여하는 조건 그 자체는 변경되지 않는다고 생각되기 때문이다.
도 5에 그 설명이 도시되어 있다. nxc는 비포켓 주입 영역의 nx, nxp는 포켓 주입 영역의 가장 농도가 높은 장소의 nx이다. 포켓 주입이 없는 디바이스는, 채널 내에서 일정한 nxc를 가지기 때문에 nxav는 nxc에 일치한다. 한편, 포켓 주입한 디바이스에서는 동일한 Vgs에서 nxp가 nxc보다도 적기 때문, nxav는 nxc보다도 적어진다. 그리고 nxav= nxth를 만족하기 위해서 필요한 Vgs도 커져, 이것이 Vth의 상승으로 된다.
(3)모델화
도 2로 나타낸 본 발명의 프로파일 모델을 이용하여 임계 전압 Vth를 유도하기 위해서 3개의 단계가 실행된다.
제 1 단계 : nxav를 게이트 전압 Vgs의 함수로서 나타냄.
제 2 단계 : nxav를 부여하는 Vgs를 구함.
제 3 단계 : nxav= nxth를 적용한 새로운 임계 전압식을 유도함.
제 1 단계
nxav는 수학식 6에 의해 정의되지만, 비포켓 주입 영역에서 nx를 nxc로 근사하면, nxav
로 표시된다. 여기서 n'xp
이다. 수학식 8에서 알 수 있는 바와 같이 n'xp와 nxc를 Vgs로 나타내는 것에 의해, nxav를 Vgs로 나타낼 수 있다. 그래서, 먼저, n'xp와 nxc를 Vgs로 나타낸다.
Qinv를 반전층 전자의 단위 면적당의 전하 밀도라고 하면,
Qinv
로 표시 된다. 여기서, Qs는 벌크측에 쌓이는 단위 면적당의 전하, Qdep는 단위 면적당의 전자 밀도(즉, 공핍층 내의 억셉터 밀도)이다. 벌크의 불순물 농도가 일정하다고 가정한 경우, Qdep를 해석적으로 구할 수 있다. 구한 값을 수학식 9에 대입하는 것에 의해, nx
로 표시된다. 여기서, Nsub는 균일한 기판 불순물 농도이다. 임계값 조건하에서,
라고 생각되기 때문에 이들의 항을 생략했다. 수학식 11에 의해 알 수 있는 바와 같이 øs가 얻어지면, nx가 산출된다. Vgs가 Vth부근이므로,
으로 하여, øs= øs1의 주위에서 1차항까지 테일러 전개하면, øs에 관해서, 음함수이던 수학식 11은 수학식 12와 같이 일의적으로 기술할 수 있다.
여기서, øs1는, 임계 전압을 부여하는 포텐셜을 나타낸다. 포켓 주입 유의 경우, Vth는 Nsubc가 균일한 디바이스의 것과 Nsubp가 균일한 디바이스의 것과의 사이에 오게된다. 따라서, 우선, 2개의 균일한 Nsub를 가정한다. nxc는 수학식 12의 Nsub를 Nsubc로, øs를 øsc, øs1를 øs1c로 치환하여 얻어지고,
를 얻는다. 여기서, øsc, øs1c는 각각 비 포켓 주입 영역의 øs, øs1c이다. nxp도 마찬가지로 Nsub를 Nsubp로, øs를 øsp, øs1을 øs1c로 치환하여 얻어지고,
를 얻는다. 여기서, øsp, øs1p는 각각 포켓 주입 영역의 가장 기판 농도가 높은 장소의 øs, øs1에 대응한다.
øs는 게이트 산화막의 전극측에 모이는 전하와, øs로 결정되는 반도체 내의 Qs가 동일하다는 사실로부터 유도되는 다음의 수학식 15에 의하여 산출된다.
수학식 15에 대하여 øs를 해석적으로 풀 수 없기 때문, 근사를 이용하여 øs는 근사적으로 표시된다.
우선, 임계값 부근에 대하여 근사 적용하기 위해서,
로 가정한다. 또한, 식중의 평방근의 부분을 øs1의 주위의 1차항까지 테일러 전개하여, 정리하면,
이다. 여기서, A는,
이다. øsc는, Nsub를 Nsubc로 치환하여,
에 의해 얻어진다. 여기서 Ac
이 된다. øsc도 마찬가지로, Nsub를 Nsubc로 치환하여,
이 된다. Ap
이다. 또한, 채널 길이가 긴 경우의 임계값을 기준값으로 하기 때문에, øs1은, Nsub가 Nsubc이고 균일한 디바이스에 수1를 적용할 Vgs이다.
를 이용하여,
로 된다. 여기서,
이다. 수학식 20에 의해 øs1c, øs1p는 각각,
로 표시된다.
여기까지에서 nxc,와 nxp가 얻어진다. 다음에, nxav에 대한 n`xp를 얻는다. nxav에 이용하는 것은 nxp이기 때문에 이것도 구하여 놓는다. nx가 Nsub에 대하여 가장 강하게 의존하는 항은 Nsub -2이기 때문에, nx가 Nsub -2에 비례한다고 하고, nx(y=0)= nxp, nx(y=LP)= nxc을 경계 조건으로서, Nx -1를 0≤y≤Lp로 적분하여 Lp로 나누어, 그 역수를 취하면 n'xp
로 표시된다. 여기까지, nxav를 Vgs의 함수로서 나타낼 수 있었다.
제 2 단계
다음에 nxav에 대한 Vgs를 구하는 식을 유도한다. 처음에, 도 5에 도시된 바와 같이, 로그를 취하면 nxp와 nxc는 Vthc부근에서 거의 평행하게 된다. 이 때문에,
p는 정수로서 취급된다. 수8의 nxav를 식 변형하면,
로 된다.
수학식 13을 øsc에 대해서 풀어, 수학식 24를 대입하면
를 얻는다.
마찬가지로 수학식 17를 Vgs에 대하여 풀어,
를 얻는다.
제3단계
마지막으로, nxav= nxth로 함으로써 Vth를 얻을 수 있고, Vth및 øth는,
로 표시된. 여기서, øth,는 임계값 조건을 부여하는 표면 포텐셜이다. P-채널에 관해서도 같은 식이 얻어진다. 단지 이 경우는 임계 전압의 절대값을 부여한다.
(4)모델의 간략화
상기 모델에서는, 포켓의 침투 길이 Lp, 포켓의 최대 농도 Nsubp를 이용했지만, 해석적으로 구한 Vth는 복잡한 식으로 되어 있어, 회로 시뮬레이션에는 적당하지 않다. 그래서, 모델의 간략화가 요구된다.
여기서는, 채널 방향으로 평균화한 농도 Nsub를 도입하여, 채널 방향으로 일정한 농도 프로파일이 상정된다. 따라서, 이 경우 Lch= Lp, nxc= n'xp가 설정된다.
그 결과 수학식 28은 이하와 같이 간략화된다.
최대 약10%의 오차를 허용하여 위 식을 근사하면
로 된다.
또한,
을 이용하여, Vth를 구하면,
로 되어, 충분히 간략화 된다.
(5) 깊이 방향 프로파일의 재현
임계 전압 모델은, 깊이 방향으로는 균일이다. 결국, 깊이 방향으로는 프로파일이 변화하지 않는 것을 가정하고 있다. 얻어진 임계 전압이 실측값을 잘 재현하고 있지만, 실제로는 깊이 방향으로, 이하의 처리에 의해 깊이 방향의 프로파일이 얻어진다.
제 1 단계
실측 Vth,- Lgate특성에 있어서, Lgate가 비교적 클 때의 하나 이상의 값을 근거로 기판 농도 Nsubc가 결정된다.
제 2 단계
실측 Vth- Lgate특성에 있어서, Lgate가 중간일 때의 하나 이상의 값을 이용하여, 포켓의 최대 농도 Nsubp와 침투 길이 Lp를 결정한다. 이것은 임의적으로 결정할 수 없기 때문에, 실측 Vth에 맞는 Nsubp와 Lp의 최적값을 선택한다.
제 3 단계
실측 Vth- Lgate특성에 있어서, Lgate가 상대적으로 작을 때의 하나 이상의 값을 이용하여, 단 채널 파라미터(다수개 있음)를 결정한다. 이 단 채널 파라미터는, 논문 M. Miura-Mattausch et. al. IEEE Trans. CAD/ICAS, vol. 15, p. 1-7, 1996 및 논문 M. Suetake et. al. Proc. SISPAD, p. 207, 1999에서 도입된 파라미터이며, 소위 단 채널 효과를 고려한 임계 전압 모델의 모델화에 사용되고 있다.
제 4 단계
일관된 결과가 얻어질 때까지, 제1단계로부터 제3단계를 되풀이한다.
또, 제1∼제4단계는 Vbs(벌크 전압) = 0으로 실행한다.
제 5 단계
Vbs≠ 0일 때의 Vth- Lgate특성을 이용하여, SISPAD99의 방법에 따라서 깊이 방향의 프로파일을 알 수 있다.
상기 논문은 본 명세서에서 인용되어 구체화되었으므로 그 방법에 대한 상세한 설명을 생략하였으나 원리적으로 간략하게 이하와 같이 설명된다.
도 6에 나타내는 것 같은 4종류의 프로파일이 깊이 방향의 농도 프로파일로 선택된 경우,
특성을 2D 디바이스 시뮬레이터를 이용하여 구하면, 도 7에 나타내는 특성이 얻어진다. 여기서, 2øB는 임계값 조건을 부여하는 포텐셜, Vbs는 기판 전압이다. 도면에 도시하는 바와 같이, 농도가 일정한 경우에는, 프로파일은 완전한 직선이 되지만, 프로파일 농도가 경사를 갖는 경우에는, 프로파일이 직선으로 외삽한 때에, Vbs= 0 또는 그 이 이하의 영역에서 직선으로부터 어긋난다. 따라서, (2øB-Vbs)= 0에서 절편의 어긋남이 얻어지면, 이 어긋남을 이용하여 깊이 방향의 프로파일을 결정할 수 있게 된다.
또, 프로파일이 2차 곡선으로 표현되는 경우에는 상술한 설명은 2차로 확장될 수 있다.
(6)검증
<실측값의 재현>
여기서는 제 4 단계까지의 결과를 검증한다. 우선, 2차원 디바이스 시뮬레이션으로 구한 Vth에 맞게 모델을 조절(fitting)하였으며, 이것을 도 8에 나타내었다. 이 시뮬레이션에서는 실측 임계 전압을 재현하였다. 2차원 프로세스 시뮬레이션으로 구한 프로파일을 이용하였다. 또, 단 채널 효과를 구현하기 위해서, 단 채널 효과의 모델을 모델의 계산값에 가산된다. 이 조절 동작에서 Vds를 파라미터로서 사용하는 이유는 단 채널 효과의 파라미터를 조정하기 위해서이다.
<프로파일의 재현>
전 단락에서 조절에 의해 얻어진 파라미터 Lp, Nsubp로부터 표현되는 프로파일과 디바이스 시뮬레이션에 이용한 프로파일의 비교를 도 9에 나타낸다. 조절에 의해 얻어진 프로파일은, 시뮬레이션에 이용한 프로파일의 깊이 40nm의 것과 잘 일치하고 있다.
이들의 도면에 보여지는 바와 같이, Vth가 일치하면 프로파일도 일치하고 있어, 양호하게 모델화 되어 있음을 알 수 있다.
본 발명은 채널 방향의 주입 포켓의 침투 길이와 주입 포켓의 최대 불순물 농도를 물리 파라미터로서 이용하여 채널 방향의 프로파일을 선형 근사함으로써 임계 전압 모델을 제공한다. 불균일한 프로파일을 고려한 새로운 임계값 조건을 이용하여, 모델을 해석적으로 푸는 것에 의해, 임계 전압을 정확히 구할 수 있다. 이 모델에 근거하여 임계 전압을 예측할 수 있고, 회로 설계에 사용할 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (17)

  1. 반도체 장치에서 포켓 주입 MOSFET의 임계 전압 계산 방법에 있어서,
    기판 내로 침투하는 포켓의 채널 방향의 침투 길이와, 상기 포켓 내의 최대 불순물 농도를 파라미터로서 이용하여, 채널 방향의 기판 내 불순물 농도 프로파일을 선형 근사함으로써 근사 프로파일을 얻는 단계와,
    상기 근사 프로파일에 근거하여, 임계 전압을 예측하는 단계
    를 포함하는 포켓 주입 MOSFET의 임계 전압 계산 방법.
  2. 제 1 항에 있어서,
    반전층 전하 밀도가 임계값에 달했을 때, 상기 반전층 전하 밀도를 채널 전역에 걸쳐 적분하여 상기 임계 전압을 얻는 조건하에서 상기 임계 전압 모델을 해석적으로 풀어 임계 전압을 구하는 단계를 더 포함하는 포켓 주입 MOSFET의 임계 전압 계산 방법.
  3. 제 1 항에 있어서,
    채널 길이를 Lch, 상기 침투 길이를 2Lp, 상기 최대 불순물 농도를 Nsubp, 상기 기판의 불순물 농도를 Nsubc로 했을 때에, 상기 근사 프로파일은 상기 불순물 농도가 소스측단으로부터 채널 방향으로 Lp의 제 1 종단(end) 범위에서, Nsubp로부터 Nsubc까지 직선으로 하강하고, Lch- 2Lp의 중앙 범위에서는 일정 농도 Nsubc를 유지하며, 드레인 측단으로부터 Lp의 제 2 종단 범위에서 Nsubc로부터 Nsubp까지 직선으로 상승하는 불순물 농도 프로파일인
    포켓 주입 MOSFET의 임계 전압 계산 방법.
  4. 제 2 항에 있어서,
    채널 길이를 Lch, 상기 침투 길이를 2Lp, 상기 최대 불순물 농도를 Nsubp, 상기 기판의 불순물 농도를 Nsubc로 했을 때에, 상기 근사 프로파일은 상기 불순물 농도가 소스측단으로부터 채널 방향으로 Lp의 제 1 종단(end) 범위에서, Nsubp로부터 Nsubc까지 직선으로 하강하고, Lch- 2Lp의 중앙 범위에서는 일정 농도 Nsubc를 유지하며, 드레인 측단으로부터 Lp의 제 2 종단 범위에서 Nsubc로부터 Nsubp까지 직선으로 상승하는 불순물 농도 프로파일인
    포켓 주입 MOSFET의 임계 전압 계산 방법.
  5. 주입 포켓 내 불순물 농도 프로파일 해석 방법에 있어서,
    기판 내로 침투하는 포켓의 채널 방향의 침투 길이와, 상기 포켓 내의 최대 불순물 농도를 파라미터로서 이용하여 채널 방향의 기판 내 불순물 농도 프로파일을 선형 근사함으로써 근사 프로파일을 얻는 단계와,
    상기 얻어진 근사 파일에 근거하여 임계 전압을 예측하는 단계와,
    반전층 전하 밀도가 임계값에 달했을 때 상기 반전층 전하 밀도를 채널 전역에 걸쳐 적분하여 임계 전압을 얻는 조건하에서 상기 임계 전압 모델을 해석적으로 푸는 단계와,
    상기 얻어진 임계 전압 및 실측 임계 전압을 이용하여 상기 기판의 깊이 방향의 주입 포켓 내의 불순물 농도 프로파일을 제공하기 위한 파라미터들을 조절(fitting)하는 단계와,
    상기 실측 임계 전압에 따라 최적으로 조절된 파라미터들에 근거하여 깊이 방향의 주입 포켓 내 불순물 농도 프로파일을 측정하는 단계
    를 포함하는 주입 포켓 내 불순물 농도 프로파일 해석 방법
  6. 제 5 항에 있어서,
    B를 임계값 조건을 규정하는 포텐셜, Vbs를 기판 전압으로 했을 때에, 상기 임계 전압의특성을 2D 디바이스 시뮬레이터 및 측정치 세트를 이용하여 구하는 단계와,
    에서의 절편의 어긋남에 근거하여 깊이 방향의 상기 불순물 농도 프로파일을 구하는 단계
    를 포함하는 주입 포켓내 불순물 농도 프로파일 해석 방법.
  7. 포켓 주입 MOSFET의 임계 전압을 제공하는 회로 시뮬레이션 방법에 있어서,
    기판 내로 침투하는 포켓의 채널 방향의 침투 길이와, 채널 방향의 불순물 농도 프로파일의 평균치를 파라미터로서 이용하여, 채널 방향의 기판내 불순물 농도 프로파일을 근사함으로써 근사 프로파일을 얻는 단계와,
    상기 근사 프로파일에 근거하여 임계 전압을 예측하는 단계
    를 포함하는 회로 시뮬레이션 방법.
  8. 제 7 항에 있어서,
    반전층 전하 밀도가 임계값에 달했을 때, 상기 반전층 전하 밀도를 채널 전역에 걸쳐 적분하여 임계 전압을 얻는 조건하에서 임계 전압 모델을 해석적으로 풀어 상기 임계 전압을 얻는 단계를 더 포함하는 회로 시뮬레이션 방법.
  9. 반도체 장치에서 포켓 주입 MOSFET의 임계 전압을 계산하는 방법에 있어서,
    채널 방향으로 불균일한 기판 불순물 농도의 프로파일을 갖는 임계 전압 모델을 제공하는 단계와,
    반전층 전하 밀도가 임계값에 달했을 때 상기 반전층 전하 밀도를 채널 전역에 걸쳐 적분하여 임계 전압을 얻는 조건하에서 상기 임계 전압 모델을 해석적으로 풀어 상기 임계 전압을 얻는 단계
    를 포함하는 포켓 주입 MOSFET의 임계 전압 계산 방법.
  10. 제 9 항에 있어서,
    기판 내로 침투하는 포켓의 채널 방향의 침투 길이와, 포켓 내의 최대 불순물 농도를 파라미터로서 이용하여 상기 임계 전압 모델을 규정하는 단계를 더 포함하는 포켓 주입 MOSFET의 임계 전압 계산 방법.
  11. 제 9 항에 있어서,
    기판 내로 침투하는 포켓의 채널 방향의 침투 길이와 포켓 내의 최대 불순물 농도를 파라미터로서 이용하여 불균일한 불순물 농도 프로파일을 선형 근사하는 단계를 더 구비하는 포켓 주입 MOSFET의 임계 전압 계산 방법.
  12. 제 9 항에 있어서,
    기판 내로 침투하는 포켓의 채널 방향의 침투 길이와, 포켓 내의 최대 불순물 농도를 파라미터로서 이용하여 불균일한 불순물 농도의 프로파일을 직선 근사하는 단계를 더 포함하는 포켓 주입 MOSFET의 임계 전압 계산 방법.
  13. 제 10 항에 있어서,
    채널 길이를 Lch, 상기 침투 길이를 2Lp, 상기 최대 불순물 농도를 Nsubp, 상기 기판의 불순물 농도를 Nsubc로 했을 때에, 상기 임계 전압 모델은 상기 불순물 농도가 소스측단으로부터 채널 방향으로 Lp의 제 1 종단(end) 범위에서, Nsubp로부터 Nsubc까지 직선으로 하강하고, Lch- 2Lp의 중앙 범위에서는 일정 농도 Nsubc를 유지하며, 드레인 측단으로부터 Lp의 제 2 종단 범위 내에서 Nsubc로부터 Nsubp까지 직선으로 상승하는 불순물 농도 프로파일을 갖는 포켓 주입 MOSFET의 임계 전압 계산 방법.
  14. 반도체 장치에서 기설정된 모델을 이용하여 포켓 주입 MOSFET의 임계 전압을 계산하는 방법에 있어서,
    기판 내로 침투하는 포켓의 채널 방향의 침투 길이와 상기 포켓 내의 최대 불순물 농도를 파라미터로서 이용하여, 상기 채널 방향의 기판 내 불순물 농도 프로파일을 선형 근사함으로써 불순물 농도 프로파일을 얻는 단계와,
    상기 선형 근사된 불순물 농도 프로파일을 상기 기설정된 모델로서 채택하는 단계
    를 포함하는 포켓 주입 MOSFET의 임계 전압 계산 방법.
  15. 제 14 항에 있어서,
    상기 파라미터를 이용하여, 채널 방향의 기판 내 불순물 농도 프로 파일을 직선 근사하는 단계를 더 포함하는 포켓 주입 MOSFET의 임계 전압 계산 방법.
  16. 제 14 항에 있어서,
    반전층 전하 밀도가 기설정된 임계값에 도달했을 때 상기 반전층 전하 밀도를 채널 전역에 걸쳐 적분하여 임계 전압을 얻는 조건하에서 상기 임계 전압을 얻는 단계를 더 포함하는 포켓 주입 MOSFET의 임계 전압 계산 방법.
  17. 제 15 항에 있어서,
    상기 반전층 전하 밀도가 임계값에 도달했을 때 상기 반전층 전하 밀도를 채널 전역에 걸쳐 적분하여 임계값을 얻는 조건하에서 상기 임계 전압을 구하는 단계를 더 포함하는 포켓 주입 MOSFET의 임계 전압 계산 방법.
KR10-2002-0051840A 2001-08-31 2002-08-30 포켓 주입 mosfet의 임계값 전압 계산 방법, 주입 포켓 내 불순물 농도 프로파일 해석 방법 및 회로 시뮬레이션 방법 KR100492715B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00263752 2001-08-31
JP2001263752A JP3653485B2 (ja) 2001-08-31 2001-08-31 ポケット注入mosfetのしきい値電圧の計算方法

Publications (2)

Publication Number Publication Date
KR20030019239A true KR20030019239A (ko) 2003-03-06
KR100492715B1 KR100492715B1 (ko) 2005-06-07

Family

ID=19090462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0051840A KR100492715B1 (ko) 2001-08-31 2002-08-30 포켓 주입 mosfet의 임계값 전압 계산 방법, 주입 포켓 내 불순물 농도 프로파일 해석 방법 및 회로 시뮬레이션 방법

Country Status (5)

Country Link
US (2) US6909976B2 (ko)
JP (1) JP3653485B2 (ko)
KR (1) KR100492715B1 (ko)
CN (1) CN1222023C (ko)
TW (1) TW563252B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3653485B2 (ja) * 2001-08-31 2005-05-25 株式会社半導体理工学研究センター ポケット注入mosfetのしきい値電圧の計算方法
JP4408613B2 (ja) * 2002-09-25 2010-02-03 Necエレクトロニクス株式会社 トランジスタの拡散層長依存性を組み込んだ回路シミュレーション装置およびトランジスタモデル作成方法
CN100392837C (zh) * 2003-05-23 2008-06-04 上海宏力半导体制造有限公司 用以测试穴袋植入结果的测试结构
JP4312527B2 (ja) 2003-07-16 2009-08-12 シャープ株式会社 トランジスタのシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体
JP2005093802A (ja) * 2003-09-18 2005-04-07 Oki Electric Ind Co Ltd Esd保護素子のモデル化方法,esdシミュレーション方法
CN100389484C (zh) * 2004-12-30 2008-05-21 鸿富锦精密工业(深圳)有限公司 金属氧化物半导体场效应管的参数萃取系统及方法
TWI288482B (en) * 2005-04-21 2007-10-11 Powerchip Semiconductor Corp Transistor Vth auto feedback by local implant
US20060279531A1 (en) * 2005-05-25 2006-12-14 Jung Edward K Physical interaction-responsive user interface
US20060279530A1 (en) * 2005-05-25 2006-12-14 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Physical interaction-sensitive user interface
JP5242114B2 (ja) * 2007-10-04 2013-07-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010287614A (ja) * 2009-06-09 2010-12-24 Renesas Electronics Corp 半導体装置の解析方法、設計方法、設計支援プログラム、及び設計支援装置
US9627524B2 (en) * 2010-03-02 2017-04-18 Richtek Technology Corporation, R.O.C. High voltage metal oxide semiconductor device and method for making same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506436A (en) * 1981-12-21 1985-03-26 International Business Machines Corporation Method for increasing the radiation resistance of charge storage semiconductor devices
JPH1022502A (ja) 1996-07-05 1998-01-23 Toshiba Corp 不純物分布評価方法及びその装置並びに半導体製造方法及びその装置
JPH1041365A (ja) * 1996-07-25 1998-02-13 Ricoh Co Ltd 高精度不純物濃度プロファイル測定方法および測定システム
JPH1187686A (ja) * 1997-09-08 1999-03-30 Fujitsu Ltd 半導体素子形成プロセス評価方法
JP3660137B2 (ja) * 1998-09-25 2005-06-15 株式会社東芝 シミュレーション方法、シミュレータ、シミュレーションプログラムを記録した記録媒体および半導体装置の製造方法
JP3409841B2 (ja) * 1998-10-07 2003-05-26 沖電気工業株式会社 プロファイル抽出方法
JP2000195814A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd 半導体装置の製造方法
KR20000073363A (ko) * 1999-05-10 2000-12-05 윤종용 인듐 불순물의 이온주입 및 확산에 대한 시뮬레이션 방법
US6697771B1 (en) * 1999-06-30 2004-02-24 Kabushiki Kaisha Toshiba Semiconductor device manufacturing system and the method thereof
JP2001267260A (ja) * 2000-03-22 2001-09-28 Oki Electric Ind Co Ltd 半導体モデリング方法
JP2002076332A (ja) * 2000-08-24 2002-03-15 Hitachi Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP3982218B2 (ja) * 2001-02-07 2007-09-26 ソニー株式会社 半導体装置およびその製造方法
JP3653485B2 (ja) * 2001-08-31 2005-05-25 株式会社半導体理工学研究センター ポケット注入mosfetのしきい値電圧の計算方法

Also Published As

Publication number Publication date
TW563252B (en) 2003-11-21
CN1404119A (zh) 2003-03-19
US20050086014A1 (en) 2005-04-21
US7096129B2 (en) 2006-08-22
US20030082839A1 (en) 2003-05-01
JP3653485B2 (ja) 2005-05-25
US6909976B2 (en) 2005-06-21
CN1222023C (zh) 2005-10-05
KR100492715B1 (ko) 2005-06-07
JP2003077934A (ja) 2003-03-14

Similar Documents

Publication Publication Date Title
KR100492715B1 (ko) 포켓 주입 mosfet의 임계값 전압 계산 방법, 주입 포켓 내 불순물 농도 프로파일 해석 방법 및 회로 시뮬레이션 방법
Rios et al. An analytic polysilicon depletion effect model for MOSFETs
Laux Accuracy of an effective channel length/external resistance extraction algorithm for MOSFET's
Lee et al. Two-dimensional doping profile characterization of MOSFETs by inverse modeling using IV characteristics in the subthreshold region
Riddet et al. Simulation of “ab initio” quantum confinement scattering in UTB MOSFETs using three-dimensional ensemble Monte Carlo
Mezzomo et al. Modeling local electrical fluctuations in 45 nm heavily pocket-implanted bulk MOSFET
US6327555B1 (en) Semiconductor simulation method
US20050203719A1 (en) Method for simulating reliability of semiconductor device
US20080027700A1 (en) Simulation model of BT instability of transistor
Skotnicki et al. A new approach to threshold voltage modelling of short-channel MOSFETS
Chen et al. Modeling of hot-carrier-stressed characteristics of nMOSFETs
Wang et al. Threshold voltage characteristics of double-boron-implanted enhancement-mode MOSFETs
Skotnicki et al. New physical model of multiplication-induced breakdown in MOSFETs
Selmi et al. Parameter extraction from IV characteristics of single MOSFETs
Watling et al. Quantum corrections in 3-D drift diffusion simulations of decanano MOSFETs using an effective potential
Dejenfelt An analytical model for the internal electric field in submicrometer MOSFETs
Masuda et al. MOSTSM: A physically based charge conservative MOSFET model
Perng et al. A new methodology for developing a fast two-dimensional MOSFET device simulator
Mattausch et al. Simple nondestructive extraction of the vertical channel-impurity profile of small-size metal–oxide–semiconductor field-effect transistors
Tang et al. Modeling of on-state MOSFET operation and derivation of maximum channel field
JP2005311210A (ja) Spiceパラメータの物理抽出方法
Prijić et al. Simple method for the extraction of power VDMOS transistor parameters
Yu et al. ACCURATE CV CHARACTERIZATION OF QUARTER-MICRON MOS DEVICES USING QUANTUM MECHANICAL CORRECTIONS AND AC SIMULATION
Wu et al. A new method for extracting the channel-length reduction and the gate-voltage-dependent series resistance of counter-implanted p-MOSFETs
CN115392174A (zh) 场板型半导体器件的电容拟合方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090406

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee