KR20030017211A - Jig wafer and method of adjusting position of shadow ring to wafer with using the same in operating semiconductor device manufacturing apparatus. - Google Patents

Jig wafer and method of adjusting position of shadow ring to wafer with using the same in operating semiconductor device manufacturing apparatus. Download PDF

Info

Publication number
KR20030017211A
KR20030017211A KR1020010051408A KR20010051408A KR20030017211A KR 20030017211 A KR20030017211 A KR 20030017211A KR 1020010051408 A KR1020010051408 A KR 1020010051408A KR 20010051408 A KR20010051408 A KR 20010051408A KR 20030017211 A KR20030017211 A KR 20030017211A
Authority
KR
South Korea
Prior art keywords
wafer
shadow ring
jig
semiconductor
semiconductor device
Prior art date
Application number
KR1020010051408A
Other languages
Korean (ko)
Inventor
최성석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010051408A priority Critical patent/KR20030017211A/en
Publication of KR20030017211A publication Critical patent/KR20030017211A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Abstract

PURPOSE: A jig wafer and a method of adjusting the position of a shadow ring to a wafer with using the same in operating semiconductor device manufacturing apparatus are provided to prevent the generation of an etch processing error by handling and setting up the position of a shadow ring on an edge part of a semiconductor wafer. CONSTITUTION: A jig wafer(100) is composed of a metal material of stainless steel in order to prevent deformation due to electricity and temperature. A mark is formed on a surface of an edge portion of the jig wafer(100). The mark is formed with a plurality of scales(101) in order to perform numerical control. An interval between scales is about 0.2mm. The scales(101) are used for providing a relative position of the shadow ring for clamping an edge portion of the semiconductor wafer. A sliding prevention hole(105) is formed at the center portion of the jig wafer(100).

Description

반도체 소자 제조용 장비에서의 웨이퍼에 대한 새도우 링의 위치를 조정하는 데 이용되는 지그 웨이퍼 및 이를 이용한 새도우 링 위치 조정 방법{Jig wafer and method of adjusting position of shadow ring to wafer with using the same in operating semiconductor device manufacturing apparatus.}Jig wafer and method of adjusting position of shadow ring to wafer with using the same in operating semiconductor device manufacturing apparatus.}

본 발명은 반도체 소자 제조용 장비의 유지 관리에 이용되는 장치에 관한 것으로, 특히, 반도체 소자 제조용 장비에 장착되는 웨이퍼에 대한 새도우 링(shadow ring)의 위치를 조정하는 데 이용되는 지그 웨이퍼(jig wafer) 및 이를 이용하여 반도체 소자 제조용 장비에서의 웨이퍼에 대한 새도우 링의 위치를 조정하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to apparatus used for the maintenance of equipment for manufacturing semiconductor devices, and more particularly, to jig wafers used to adjust the position of shadow rings relative to wafers mounted on equipment for manufacturing semiconductor devices. And a method of adjusting the position of a shadow ring relative to a wafer in a device for manufacturing a semiconductor device using the same.

반도체 소자 제조용 장비에 공정이 수행될 웨이퍼를 장착할 때, 웨이퍼가 장차되는 위치 또는 이러한 웨이퍼를 장착하는 데 부가되는 부품들의 위치에 따라 웨이퍼 상에 공정 불량이 발생하거나 또는 발생되지 않을 수 있다. 예를 들어, 미국 AMAT사의 CENTURA DPS+ 설비와 같은 식각 장비에 웨이퍼를 장착할 때, 장착되는 웨이퍼의 가장 자리부를 클램프(clamp)하는 새도우 링이 도입된다.When mounting a wafer on which a process is to be performed in a device for manufacturing a semiconductor device, process defects may or may not occur on the wafer depending on the position at which the wafer is to be mounted or the position of the components added to mounting the wafer. For example, when mounting a wafer on an etching equipment such as CENTURA DPS + facility from AMAT of the United States, a shadow ring is introduced to clamp the edge of the wafer to be mounted.

도 1은 새도우 링을 설명하기 위해서 개략적으로 도시한 도면이다. 도 1에 도시된 바와 같은 새도우 링은, 공정이 수행되기 위해서 식각 장비의 주 공정실 내에 장착되는 반도체 웨이퍼의 가장 자리 부위를 클램프(clamp)하는 역할을 한다. 이때, 새도우 링의 웨이퍼에 대한 상대적인 위치가 불량할 경우에 웨이퍼의 가장 자리 부위에 공정 불량이 발생할 수 있다.1 is a diagram schematically illustrating a shadow ring. The shadow ring as shown in FIG. 1 serves to clamp the edge of the semiconductor wafer mounted in the main process chamber of the etching equipment for the process to be performed. In this case, when the relative position of the shadow ring relative to the wafer is poor, a process defect may occur at the edge of the wafer.

도 2는 새도우 링의 웨이퍼에 대한 상대적인 위치가 불량할 상태를 설명하기 위해서 개략적으로 도시한 도면이다.FIG. 2 is a diagram schematically illustrating a state in which the relative position of the shadow ring relative to the wafer is poor.

구체적으로, 식각 장비의 척(chuck;도시되지 않음) 등에 장착되는웨이퍼(10)를 클램프해주는 새도우 링(20)의 위치가 어느 한 쪽으로 치우치는 위치 불량이 발생할 수 있다. 이와 같은 새도우 링(20)의 위치 불량이 발생할 경우에 새도우 링(20)에 의해서 가려져야 할 웨이퍼(10) 부분이 식각 공정에 노출되거나 또는 노출되어야 할 부분이 가려지게 된다. 이에 따라, 웨이퍼(10)의 가장 자리 부위에서 웨이퍼(10) 상에 존재하는 막질이 뜨는 불량이나 또는 파티클(particle) 등이 유발될 수 있다. 또한, 식각 불량이 이러한 웨이퍼(10)의 가장 자리 부위에서 발생할 수 있다. 예를 들어, 커패시터(capacitor)의 하부 전극으로 이용되는 폴리 실리콘(polysilicon) 기둥이 무너지는 불량이 발생할 수 있다. 이러한 식각 공정 상의 불량 발생은 전체 품질 불량을 유발하거나 생산성 저하를 유발하게 된다.Specifically, a positional failure may occur in which the position of the shadow ring 20 clamping the wafer 10 mounted on a chuck (not shown) of the etching equipment is biased to either side. In the case where such a poor position of the shadow ring 20 occurs, the portion of the wafer 10 to be covered by the shadow ring 20 is exposed to the etching process or the portion to be exposed. As a result, defects in the quality of the film existing on the wafer 10 or particles or the like may be caused at the edges of the wafer 10. In addition, an etching failure may occur at the edge of the wafer 10. For example, a failure may occur in which a polysilicon pillar used as a lower electrode of a capacitor collapses. The occurrence of defects in the etching process may result in a total quality defect or a decrease in productivity.

본 발명이 이루고자 하는 기술적 과제는, 반도체 제조용 장비에 제조 공정이 수행될 반도체 웨이퍼를 장착할 때 이러한 반도체 웨이퍼와 이러한 반도체 웨이퍼를 클램프하는 새도우 링의 상호 간의 위치를 양호하게 조정하는 데 이용되는 지그 웨이퍼를 제공하는 데 있다.SUMMARY OF THE INVENTION The technical problem to be solved by the present invention is a jig wafer which is used to properly adjust the position of the semiconductor wafer and the shadow ring clamping the semiconductor wafer when mounting the semiconductor wafer to be subjected to the manufacturing process in the semiconductor manufacturing equipment. To provide.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기한 지그 웨이퍼를 이용하여 반도체 제조용 장비에 제조 공정이 수행될 반도체 웨이퍼를 장착할 때 이러한 반도체 웨이퍼와 이러한 반도체 웨이퍼를 클램프하는 새도우 링의 상호 간의 위치를 양호하게 조정하는 방법을 제공하는 데 있다.In addition, another technical problem to be achieved by the present invention is to position the semiconductor wafer and the shadow ring clamping the semiconductor wafer when mounting the semiconductor wafer to be subjected to the manufacturing process in the semiconductor manufacturing equipment using the jig wafer described above. It is to provide a method of making a good adjustment.

도 1은 새도우 링(shadow ring)을 설명하기 위해서 개략적으로 도시한 도면이다.1 is a diagram schematically illustrating a shadow ring.

도 2는 새도우 링의 웨이퍼에 대한 상대적인 위치가 불량할 상태를 설명하기 위해서 개략적으로 도시한 도면이다.FIG. 2 is a diagram schematically illustrating a state in which the relative position of the shadow ring relative to the wafer is poor.

도 3은 본 발명의 실시예에 의한 반도체 소자 제조용 장비에서의 웨이퍼에 대한 새도우 링의 위치를 조정하는 데 이용되는 지그 웨이퍼(jig wafer)를 설명하기 위해서 개략적으로 도시한 도면이다.FIG. 3 is a schematic view illustrating a jig wafer used to adjust the position of a shadow ring with respect to a wafer in a semiconductor device manufacturing apparatus according to an embodiment of the present invention.

도 4는 반도체 웨이퍼와 새도우 링 간의 위치가 양호한 상태를 설명하기 위해서 개략적으로 도시한 도면이다.4 is a diagram schematically illustrating a state in which a position between the semiconductor wafer and the shadow ring is good.

<도면의 주요 부호에 대한 간략한 설명><Brief description of the major symbols in the drawings>

100: 지그 웨이퍼,101: 눈금,100: jig wafer, 101: graduation,

105: 미끄럼 방지용 홀(hole).105: non-slip hole.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 웨이퍼형상을 가지며 가장 자리 표면 부위에 표식을 가지며 상기 표식으로 상기 가장 자리 부위를 클램프(clamp)하는 새도우 링의 상대적인 위치를 제공하는 지그 웨이퍼를 제공한다.One aspect of the present invention for achieving the above technical problem is a jig having a semiconductor wafer shape and having a mark on the edge surface portion and providing a relative position of the shadow ring to clamp the edge portion with the mark. Provide a wafer.

상기 표식은 상기 지그 웨이퍼의 가장 자리를 따라 형성된 다수의 눈금들일 수 있으며, 상기 눈금들은 상호 간에 대략 0.2㎜의 간격을 가질 수 있다.The mark may be a plurality of scales formed along the edge of the jig wafer, and the scales may have a distance of approximately 0.2 mm from each other.

상기 지그 웨이퍼는 중심부에 미끄럼 방지를 위해 형성된 홀을 더 포함할 수 있다.The jig wafer may further include a hole formed in the center to prevent slipping.

상기의 기술적 과제를 달성하기 위한 본 발명의 다른 일 관점은, 반도체 소자를 제조용 장비의 웨이퍼가 장착될 부위에 반도체 웨이퍼 형상을 가지며 가장 자리 표면 부위에 표식을 가지는 지그 웨이퍼를 도입하고, 상기 지그 웨이퍼 상에 상기 지그 웨이퍼의 가장 자리 부위를 클램프하는 새도우 링을 도입하여, 상기 표식을 기준으로 삼아 상기 새도우 링의 상기 지그 웨이퍼에 대한 위치를 조정한다.Another aspect of the present invention for achieving the above technical problem is to introduce a jig wafer having a semiconductor wafer shape on the site where the wafer of the equipment for manufacturing equipment is to be mounted and having a mark on the edge surface area, the jig wafer A shadow ring is clamped onto the edge of the jig wafer to adjust the position of the shadow ring relative to the jig wafer, based on the marking.

본 발명에 따르면, 반도체 제조용 장비에 제조 공정이 수행될 반도체 웨이퍼를 장착할 때 이러한 반도체 웨이퍼와 이러한 반도체 웨이퍼를 클램프하는 새도우 링의 상호 간의 위치를 양호하게 조정 설정할 수 있다.According to the present invention, when mounting a semiconductor wafer to be subjected to a manufacturing process in a semiconductor manufacturing equipment, the position of the semiconductor wafer and the shadow ring clamping the semiconductor wafer can be well adjusted and set.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements.

본 발명의 실시예에서는 반도체 소자 제조용 장비에서 반도체 웨이퍼와 이러한 반도체 웨이퍼를 클램프하는 새도우 링 간의 상호 위치를 양호하게 조정하는 데 이용되는 지그 웨이퍼를 제공한다. 이러한 지그 웨이퍼에는 새도우 링의 위치를 파악할 수 있도록 가장 자리 부위에 눈금들이 다수 형성되어, 새도우 링의 위치를 용이하고 정확하게 조정할 수 있게 유도한다.Embodiments of the present invention provide jig wafers that are used to better coordinate the mutual position between semiconductor wafers and shadow rings for clamping such semiconductor wafers in equipment for semiconductor device manufacturing. The jig wafer has a plurality of graduations formed at the edges of the shadow ring to determine the position of the shadow ring, thereby inducing easy and accurate adjustment of the shadow ring position.

도 3은 본 발명의 실시예에 의한 반도체 소자 제조용 장비에서의 웨이퍼에 대한 새도우 링의 위치를 조정하는 데 이용되는 지그 웨이퍼(100)를 설명하기 위해서 개략적으로 도시한 도면이다. 도 4는 반도체 웨이퍼(300)와 새도우 링(200) 간의 위치가 양호한 상태를 설명하기 위해서 개략적으로 도시한 도면이다.3 is a schematic diagram illustrating a jig wafer 100 used to adjust the position of a shadow ring relative to a wafer in a semiconductor device manufacturing apparatus according to an embodiment of the present invention. 4 is a diagram schematically illustrating a state in which a position between the semiconductor wafer 300 and the shadow ring 200 is good.

도 3을 참조하면, 본 발명의 실시예에 의한 지그 웨이퍼(100)는, 반도체 소자 제조용 장비, 예를 들어, 식각 장비에서 공정이 수행될 반도체 웨이퍼와 동일한 형상을 가지는 것이 바람직하다. 이러한 지그 웨이퍼(100)는 금속 재질로 이루어질 수 있으며, 이때, 정전기 또는 온도에 의해서 변형이 배제될 수 있는 재질 특성을 가지는 것이 바람직하다. 예를 들어, 스테인레스 스틸(stainless steel) 등으로 이러한 지그 웨이퍼(100)는 형성될 수 있다.Referring to FIG. 3, the jig wafer 100 according to an embodiment of the present invention preferably has the same shape as a semiconductor wafer to be processed in a device for manufacturing a semiconductor device, for example, an etching device. The jig wafer 100 may be made of a metal material, and in this case, it is preferable that the jig wafer 100 has a material property in which deformation may be excluded by static electricity or temperature. For example, the jig wafer 100 may be formed of stainless steel or the like.

지그 웨이퍼(100)의 가장 자리 표면 부위에는 표식을 가질 수 있다. 이러한 표식은 수치 제어가 가는 하도록 다수의 눈금(101)들로 이루어지는 것이 바람직하다. 이러한 눈금(101)들은 상호간에 대략 0.2㎜의 간격을 가지는 것이 바람직하다.이러한 눈금(101)들은 반도체 웨이퍼의 가장 자리 부위를 클램프하는 작용을 하는 새도우 링의 상대적인 위치를 제공하는 데 이용된다.An edge surface portion of the jig wafer 100 may have a mark. This marking is preferably made up of a plurality of scales 101 so that the numerical control is fine. These scales 101 are preferably spaced approximately 0.2 mm apart from each other. These scales 101 are used to provide relative positions of shadow rings that serve to clamp the edges of the semiconductor wafer.

도 4에 도시된 바와 같이 반도체 제조용 장비에 장착되는 반도체 웨이퍼(300)는, 반도체 소자 제조 공정, 예컨대, 식각 공정의 불량을 방지하기 위해서는, 새도우 링(200)과 일정 간격 균일하게 이격된 상태로 위치하여야 한다. 예를 들어, 반도체 웨이퍼(300)와 새도우 링(200) 간의 간격은 대략 2.0㎜ 내지 1.5㎜ 정도 확보되어야 한다. 이러한 좁은 간격을 균일하게 유지하며 새도우 링(200)의 위치를 정확하게 조정하기는 어렵다.As illustrated in FIG. 4, the semiconductor wafer 300 mounted in the semiconductor manufacturing equipment is spaced at a uniform interval from the shadow ring 200 in order to prevent a defect in a semiconductor device manufacturing process, for example, an etching process. It must be located. For example, the distance between the semiconductor wafer 300 and the shadow ring 200 should be secured by about 2.0 mm to 1.5 mm. It is difficult to precisely adjust the position of the shadow ring 200 while maintaining this narrow spacing uniformly.

그러나, 본 발명의 실시예에서의 지그 웨이퍼(도 3의 100)에는 가장 자리 부위에 표식, 즉, 눈금(101)들이 준비되어 있으므로, 이러한 눈금(101)들을 기준으로 새도우 링(200)의 위치를 조정하면, 새도우 링(200)의 웨이퍼에 대한 위치를 정확하게 설정할 수 있다. 특히, 상기한 눈금(101)들이 0.2㎜ 정도 단위로 형성되어 있으므로, 새도우 링(200)의 위치를 적어도 0.2㎜ 단위로 정확하게 조정하는 것이 가능하다.However, since the jig wafer (100 in FIG. 3) is provided with markers, i.e., scales 101, in the embodiment of the present invention, the position of the shadow ring 200 with respect to these scales 101 is provided. By adjusting, the position of the shadow ring 200 with respect to the wafer can be set accurately. In particular, since the scales 101 are formed in units of about 0.2 mm, it is possible to accurately adjust the position of the shadow ring 200 in units of at least 0.2 mm.

이와 같은 지그 웨이퍼(100)를 이용하여 새도우 링(200)의 위치를 정확히 조정하여 설정한 후, 반도체 제조용 장비, 예컨대, 식각 장비내에 실제 반도체 웨이퍼(300)를 장착하면 반도체 웨이퍼(300)와 새도우 링(200) 간의 위치는 양호하게 유지되게 된다. 예를 들어, 반도체 소자 제조용 장비의 반도체 웨이퍼(300)가 장착될 부위에 반도체 웨이퍼(300)를 장착하기 이전 단계에서 지그 웨이퍼(100)를 도입한다. 이후에, 지그 웨이퍼(100) 상에 새도우 링(200)을 도입하고, 표식, 즉,눈금(101)들을 기준으로 삼아 새도우 링(200)의 지그 웨이퍼(100)에 대한 위치를 조정한다. 이때, 이러한 위치 조정은 새도우 링(200)에 대한 지그 웨이퍼(100)의 이미지(image)를 이용하여 수행한다. 이와 같이 하여 새도우 링(200)의 반도체 웨이퍼(300) 가장 자리 부위에서의 이미지 위치를 정확하게 조정 설정할 수 있다.After precisely adjusting and setting the position of the shadow ring 200 using the jig wafer 100, the semiconductor wafer 300 and the shadow are mounted when the actual semiconductor wafer 300 is mounted in a semiconductor manufacturing apparatus, for example, an etching apparatus. The position between the rings 200 will remain good. For example, the jig wafer 100 is introduced in a step prior to the mounting of the semiconductor wafer 300 on the portion where the semiconductor wafer 300 of the semiconductor device manufacturing equipment is to be mounted. Thereafter, the shadow ring 200 is introduced onto the jig wafer 100, and the position of the shadow ring 200 relative to the jig wafer 100 is adjusted based on the mark, that is, the scales 101. At this time, this position adjustment is performed using an image of the jig wafer 100 with respect to the shadow ring 200. In this way, the image position at the edge of the semiconductor wafer 300 of the shadow ring 200 can be accurately adjusted and set.

한편, 이와 같이 새도우 링(200)의 위치 조정 및 설정을 위해서 반도체 제조용 장비에 장착된 지그 웨이퍼(100)는, 새도우 링(200)의 위치 설정 이후에 이탈된다. 이때, 지그 웨이퍼(100)가 미끄러지는 등의 취급 불량이 발생할 수 있다. 이를 방지하게 위해서 지그 웨이퍼(100)의 중심부에는 미끄럼 방지를 위한 홀(hole:105)이 형성된다.On the other hand, the jig wafer 100 mounted in the semiconductor manufacturing equipment for the position adjustment and setting of the shadow ring 200 is separated after the positioning of the shadow ring 200. At this time, handling failures such as the jig wafer 100 may slip may occur. In order to prevent this, a hole 105 for preventing slippage is formed in the center of the jig wafer 100.

이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.

상술한 본 발명에 따르면, 반도체 소자 제조용 장비에 반도체 웨이퍼를 장착하여 공정을 수행하고자 할 때, 반도체 웨이퍼의 가장 자리 부위에서의 새도우 링의 위치를 정확하게 조정 및 설정할 수 있다. 이에 따라, 식각 공정 불량 등이 반도체 웨이퍼의 가장 자리 부위에서 발생하는 것을 방지할 수 있다. 또한, 지그 웨이퍼를 이용하여 새도우 링의 위치를 용이하게 조정할 수 있어, 식각 장비 등과 같은 제조 장비의 유지 관리를 보다 용이하고 신속하게 수행할 수 있다. 이에 따라, 생산성을 향상을 제고할 수 있다.According to the present invention described above, when the semiconductor wafer is mounted on the semiconductor device manufacturing equipment to perform the process, the position of the shadow ring at the edge of the semiconductor wafer can be accurately adjusted and set. Accordingly, it is possible to prevent the etching process defect and the like from occurring at the edge of the semiconductor wafer. In addition, since the position of the shadow ring can be easily adjusted using the jig wafer, maintenance of manufacturing equipment such as etching equipment can be performed more easily and quickly. As a result, productivity can be improved.

Claims (8)

반도체 웨이퍼 형상을 가지며 가장 자리 표면 부위에 표식을 가지며 상기 표식으로 상기 가장 자리 부위를 클램프(clamp)하는 새도우 링의 상대적인 위치를 제공하는 것을 특징으로 하는 웨이퍼에 대한 새도우 링의 위치를 조정하는 데 이용되는 지그 웨이퍼.Used to adjust the position of the shadow ring relative to the wafer, characterized in that it has a semiconductor wafer shape and has a mark on the edge surface portion and provides the relative position of the shadow ring to clamp the edge portion with the mark. Jig wafers. 제1항에 있어서, 상기 표식은The method of claim 1, wherein the marker is 상기 지그 웨이퍼의 가장 자리를 따라 형성된 다수의 눈금들인 것을 특징으로 하는 웨이퍼에 대한 새도우 링의 위치를 조정하는 데 이용되는 지그 웨이퍼.A jig wafer, used to adjust the position of the shadow ring relative to the wafer, characterized in that it is a plurality of scales formed along the edge of the jig wafer. 제2항에 있어서, 상기 눈금들은The method of claim 2, wherein the scales 상호 간에 대략 0.2㎜의 간격을 가지는 것을 특징으로 하는 웨이퍼에 대한 새도우 링의 위치를 조정하는 데 이용되는 지그 웨이퍼.A jig wafer used to adjust the position of the shadow ring relative to the wafer, characterized by having a spacing of approximately 0.2 mm between each other. 제1항에 있어서, 중심부에 미끄럼 방지를 위한 홀을 더 포함하는 것을 특징으로 하는 웨이퍼에 대한 새도우 링의 위치를 조정하는 데 이용되는 지그 웨이퍼.10. The jig wafer of claim 1, further comprising a non-slip hole in the center portion thereof. 반도체 소자를 제조용 장비의 웨이퍼가 장착될 부위에 반도체 웨이퍼 형상을 가지며 가장 자리 표면 부위에 표식을 가지는 지그 웨이퍼를 도입하는 단계;Introducing a jig wafer having a semiconductor wafer shape at a site where the wafer of the equipment for manufacturing the semiconductor device is to be mounted and having a mark at the edge surface area; 상기 지그 웨이퍼 상에 상기 지그 웨이퍼의 가장 자리 부위를 클램프하는 새도우 링을 도입하는 단계; 및Introducing a shadow ring on the jig wafer to clamp an edge of the jig wafer; And 상기 표식을 기준으로 삼아 상기 새도우 링의 상기 지그 웨이퍼에 대한 위치를 조정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조용 장비에서의 새도우 링 위치 조정 방법.And adjusting the position of the shadow ring with respect to the jig wafer based on the mark. 제5항에 있어서, 상기 표식은The method of claim 5, wherein the marker is 상기 지그 웨이퍼의 가장 자리를 따라 형성된 다수의 눈금들이고A plurality of scales formed along the edge of the jig wafer 상기 새도우 링의 위치는 상기 눈금을 기준으로 조정되는 것을 특징으로 하는 반도체 소자 제조용 장비에서의 새도우 링 위치 조정 방법.The shadow ring position adjusting method of the semiconductor device manufacturing equipment, characterized in that the position of the shadow ring is adjusted based on the scale. 제6항에 있어서, 상기 눈금들은The method of claim 6, wherein the scales 상호 간에 대략 0.2㎜의 간격을 가지는 것을 특징으로 하는 반도체 소자 제조용 장비에서의 새도우 링 위치 조정 방법.Method of adjusting the shadow ring position in a device for manufacturing a semiconductor device, characterized in that the space between each other approximately 0.2mm. 제5항에 있어서, 상기 지그 웨이퍼는The method of claim 5, wherein the jig wafer 중심부에 미끄럼 방지를 위한 홀을 더 포함하는 것을 특징으로 하는 반도체 소자 제조용 장비에서의 새도우 링 위치 조정 방법.Method for adjusting the shadow ring position in the device for manufacturing a semiconductor device, characterized in that it further comprises a hole for preventing slip in the center.
KR1020010051408A 2001-08-24 2001-08-24 Jig wafer and method of adjusting position of shadow ring to wafer with using the same in operating semiconductor device manufacturing apparatus. KR20030017211A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010051408A KR20030017211A (en) 2001-08-24 2001-08-24 Jig wafer and method of adjusting position of shadow ring to wafer with using the same in operating semiconductor device manufacturing apparatus.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010051408A KR20030017211A (en) 2001-08-24 2001-08-24 Jig wafer and method of adjusting position of shadow ring to wafer with using the same in operating semiconductor device manufacturing apparatus.

Publications (1)

Publication Number Publication Date
KR20030017211A true KR20030017211A (en) 2003-03-03

Family

ID=27720781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010051408A KR20030017211A (en) 2001-08-24 2001-08-24 Jig wafer and method of adjusting position of shadow ring to wafer with using the same in operating semiconductor device manufacturing apparatus.

Country Status (1)

Country Link
KR (1) KR20030017211A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864071A (en) * 2021-01-18 2021-05-28 长鑫存储技术有限公司 Tool and method for correcting wafer position in semiconductor manufacturing machine
CN114823419A (en) * 2022-04-02 2022-07-29 济南法诺商贸有限公司 Semiconductor chip intelligent manufacturing system with high adaptability

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864071A (en) * 2021-01-18 2021-05-28 长鑫存储技术有限公司 Tool and method for correcting wafer position in semiconductor manufacturing machine
CN112864071B (en) * 2021-01-18 2022-04-01 长鑫存储技术有限公司 Tool and method for correcting wafer position in semiconductor manufacturing machine
CN114823419A (en) * 2022-04-02 2022-07-29 济南法诺商贸有限公司 Semiconductor chip intelligent manufacturing system with high adaptability
CN114823419B (en) * 2022-04-02 2022-11-22 法诺信息产业有限公司 Semiconductor chip intelligent manufacturing system with high adaptability

Similar Documents

Publication Publication Date Title
US6218200B1 (en) Multi-layer registration control for photolithography processes
US20100304280A1 (en) Method of forming a template, and method of manufacturing a semiconductor device using the template
US20160033878A1 (en) Overlay sampling methodology
EP0552966B1 (en) Apparatus for providing consistent registration of semiconductor wafers
EP1286389A3 (en) Method and apparatus for testing semiconductor wafers
KR970018320A (en) Manufacturing method of semiconductor device
KR20030017211A (en) Jig wafer and method of adjusting position of shadow ring to wafer with using the same in operating semiconductor device manufacturing apparatus.
US20220126454A1 (en) Substrate location detection and adjustment
CN112731778B (en) Control method for semiconductor alignment precision and laminated mark
US20220406636A1 (en) Monitor wafer measuring method and measuring apparatus
US3564568A (en) Method of locating and holding semiconductor wafer
KR20060114846A (en) Wafer carved pre alignment mark and method for forming the same
US6139251A (en) Stepper alignment method and apparatus
CN110865519B (en) Method for aligning wafer in photoetching process
KR100605786B1 (en) Method for exposure of semiconductor device
JPH05136034A (en) Drift amount measuring method in electron beam exposure
US10599043B2 (en) Critical methodology in vacuum chambers to determine gap and leveling between wafer and hardware components
KR19990039601A (en) Semiconductor Wafer Alignment Method
KR20040037958A (en) apparatus for controlling of cutting angle and method for manufacturing Transmission Electron Microscope of Specimen
KR20040059251A (en) Overlay mark with multiple box-type marks on one layer
CN116577968A (en) Overlay accuracy correction method based on bearing table
KR20020046038A (en) Aligning method for semiconductor wafer
JPH04277654A (en) Method for laser marking and accuracy management
JPH0697026A (en) Semiconductor photoetching method
KR20010038378A (en) Method for forming align mark of semiconductor wafer

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination