KR20030003255A - 디지털 회로의 게이트 발진기용 방법 및 장치 - Google Patents

Abstract

게이트 발진기(100)는 디지털 회로용으로 배치된다. 게이트 발진기는 반데르 폴(Van der Pol) 발진기의 동작점을 제어하는 신규한 이용에 의하여 달성된다. 발진은 반데르 폴 자가 발진 동작으로 달성된다. 그 결과는 여러 디지털 회로에 응용되는 매우 단순한 게이트 발진기 회로이다.

Description

디지털 회로의 게이트 발진기용 방법 및 장치 {METHOD AND APPARATUS FOR A GATED OSCILLATOR IN DIGITAL CIRCUITS}

발진기는 광범위하게 사용되는데, 예를 들면, 마이크로프로세서의 동작은 발진기가 제공하는 주기 타이밍 신호에 의하여 동기된다. 자동차의 디지털 타코미터(tachometer)와 디지털 속도계(speedmeter)는 정확한 판독을 제공하도록 정확한 기준기를 요구한다. 맥박 조정기(pacemaker)와 같은 의료 장비는 심장의 적절한 박자의 자극을 확보하도록 정확한 펄스 발생기를 요구한다.

게이트 발진기는 인에이블 신호(enable signal)에 의하여 발진을 시작 또는 중지하는 발진기이다. 미국 특허 제4,365,212호에 기재된 종래의 게이트 발진기에서, 발진기가 인에이블된 경우, 제1 및 제2 전압 레벨 사이의 커패시터의 충방전을 주기적으로 되풀이함으로써 발진을 생성한다. 디스에이블된 경우, 발진기는 커패시터가 주기적으로 충방전되는 것을 방지하여 발진을 중지한다.

제1 전압 레벨은 제2 전압 레벨 이하라고 하자. 커패시터에 관련된 다른 회로가 없는 경우, 커패시터는 방전이 중지된 경우에 제1 전압 레벨을 지나 더 낮은 전원 전압으로 방전을 계속한다. 발진기가 인에이블된 경우, 더 낮은 전원 전압에서 발진이 시작되는 제1 전압 레벨을 거쳐 제2 전압 레벨로 충전하는 데에는 어느 정도의 시간이 필요하다. 낮은 전원 전압에서 제1 레벨 전압으로 커패시터를 충전할 때의 지연은 펄스열의 제1 펄스를 나머지 펄스보다 폭을 커지게 한다. 이러한 에러는 예측 가능한 펄스폭을 요구하고 예상하는 응용에 있어서는 바람직하지 못하다. 제1 전압을 지나 방전하지 못하게 하는 다른 회로를 추가한다면 그러한 에러는 적절하게 보정될 수 있다. 물론, 이로 인해 게이트 발진기 회로의 복잡도는 증가한다.

게이트 발진기는 디지털 회로에 많이 이용된다. 1995년 3월 16일 발행된 EDN 매거진의 "gated oscillator emulates a flip-flop"라는 제하의 논문에서, 게이트 발진기 회로는 플립 플롭 구성에 기재되었다. 1998년 12월 3일 발행된 "발진기는 세 가지 요건을 만족시킨다"는 다른 제하에서, 게이트 발진기는 디지털 응용에서 클록원(clocking source)으로 클록 회로에 사용되는 것으로 기재되었다.

간단한 게이트 발진기는 AND 논리 게이트를 이용하여 구성될 수 있다. 인에이블(enable) 신호는 그 단자 중 하나에 인가되고 타단에는 제어 없이 동작하는 지속 발진기(continuous free running oscillator)가 연결된다. 출력은 원하는 게이트 발진을 생성한다. 이러한 종래의 게이트 발진기는 외부의 무제어 지속 동작 발진기를 필요로 한다. 이러한 설계의 문제는 무제어 지속 동작 발진기와 동기시키는 인에이블 신호를 무용화시켜 부정확한 동작을 초래한다. 다른 문제는 무제어 동작 발진은 게이트 발진기 출력 주파수와 듀티 사이클(duty cycle)을 고정시킨다는 것이다. 또한 인에이블 신호가 제거되어도 계속 동작한다는 것이다. 결과적으로, 불필요한 전력을 소비한다.

따라서, 감소된 지원 회로를 요구하는 게이트 발진기를 사용하는 디지털 회로를 설계할 필요가 있다. 에너지 효율적인 설계를 제공하는 것이 바람직하다. 동조 가능한(tunable) 발진 주파수를 제공할 수 있는 설계가 필요하다. 또한, 동조 가능한 발진 듀티 사이클을 제공할 수 있는 설계가 필요하다. 발진 동작 개시와 인에이블 신호를 동기시킬 수 있는 설계가 필요하다.

본 발명은 발진기에 관한 것으로서, 특히 게이트 발진기에 관한 것이다.

도 1a 내지 도 1c는 본 발명이 종래의 클록 디지털 회로 설계에서 클록에 대한 필요를 없애는 방법을 나타낸다.

도 2는 도 1b 및 도 1c에 이용되는 전달 함수를 도시한다.

도 3은 안정과 불안정 영역 사이에 동작점을 이동시키기 위한 회로 배치를개략적으로 도시한다.

도 4 내지 도 6은 본 발명에 따른 회로 구성 예이다.

도 7은 본 발명에 따라 구성되는 회로에서 측정한 것을 나타낸다.

디지털 회로에서 펄스를 발생시키는 방법은 다양한 동작점을 갖는 회로를 구비하는 단계를 포함한다. 회로는 제1 안정 동작 영역과 제2 안정 동작 영역의 경계 영역에 불안정 동작 영역으로 특징되는 전달 함수로 정의된다. 회로는 그 동작점이 불안정 영역으로 이동할 때 발진 출력을 생성한다. 회로는 동작점이 제1 및 제2 안정 영역에 위치할 때는 비발진 출력을 생성한다. 방법은 또한 발진 출력을 생성하도록 동작점을 강제로 불안정 영역으로 이동시키는 단계를 포함한다. 또한, 발진을 종결시키도록 안정 영역 중 하나로 동작점을 강제로 이동시키는 단계를 포함한다.

본 발명에 따른 게이트 발진기 회로는 제1 안정 동작 영역과 제2 안정 동작 영역의 경계 영역에 불안정 동작 영역으로 정의되는 전달 함수를 갖는 회로를 포함한다. 전달 함수는 한 세트의 동작점을 정의한다. 회로는 불안정 영역에 동작점이 위치할 때 발진 출력을 생성한다. 또한, 회로는 동작점이 제1 및 제2 안정 영역 중 하나에 위치할 때 비발진 출력을 생성한다. 제1 및 제2 출력 레벨 출력을생성하는 함수 발생기(function generator)는 입력 신호로서 회로에 연결된다. 감수 발생기 출력이 제1 레벨인 경우에 동작점은 불안정 영역으로 강제 이동된다. 이 레벨을 인에이블 신호라 한다. 함수 발생기 출력이 제2 출력 레벨인 경우에 동작점은 안정 영역 중 하나로 강제 이동된다. 이 레벨을 디스에이블 신호라 한다.

따라서, 본 발명은 발진을 가능하게 하는 인에이블 신호와 발진을 종결시키는 디스에이블 신호의 적용만을 필요로 한다. 회로는 발진기의 발진 시작과 중지는 실질적으로 동시에 이루어진다는 점에서 이점이 있다. 발진기의 온(ON)과 오프(OFF) 상태 사이에 과도기가 없다. 또 다른 이점은 온 상태에서 발진 제1 사이클의 주기가 후속 사이클과 동일하다는 점이다. 커패시터에 대기 레벨(standby level)을 유지하기 위한 추가 지원 회로 요소나 특수 회로가 필요하지 않다. 회로는 인에이블 신호에 의하여 트리거되는(triggered) 그 자신의 발진을 생성한다. 회로는 인에이블 신호와 자연적으로 동기된다. 회로 구성을 변경시키는 것이 아니라 회로 파라미터를 조정하여 발진 듀티 사이클과 주파수를 변화시킬 수 있다. 회로 출력에서의 게이트 발진기는 인에이블 신호와 중첩되지 않으므로, 이들을 분리시키기 위한 추가 회로는 필요하지 않다.

도 1a를 참조하면, 이중 기울기(dual slope) 아날로그 디지털 변환기와 같은 통상의 디지털 회로를 도시하며, V_R은 기준 전압이고 V_A는 디지털 표현으로 변환될 아날로그 전압이다. 적분기(110)의 출력은 V_R에 대한 V_A의 진폭 정보를 포함하는 아날로그 파형이다. 아날로그 파형을 인에이블 신호로 변환시키는 비교기와 외부의 클록 신호를 수신하는 AND 게이트는 함께 카운터(counter)를 구동시키는 게이트 발진 출력(114)을 생성한다.

도 1b는 본 발명에 따른 게이트 발진기(100)가 종래의 디지털 회로의 게이트 클록 발생 회로(112)를 어떻게 대체하는데 사용될 수 있는지를 나타낸다. 도 1c에 도시한 바와 같이, 대부분의 종래 디지털 회로의 클록 입력은 본 발명의 게이트 발진기 회로에 의하여 구동될 수 있다. 이하의 설명은 본 발명의 발진기에 관한 것이다. 디지털 회로는 광범위하게 이용됨을 알 것이다. 따라서, 본 발명은 특정한 어느 하나의 회로에 한정되지 않는다. 오히려, 본 발명은 이하에서 기재하는 회로로 제공되는 클록/발진 생성 기능을 갖는 디지털 회로에 관한 것이다.

도 2를 참조하면, 본 발명에 따른 게이트 발진기 회로는 통상 N 모양의 전달 함수 곡선을 나타낸다. 본 발명의 목적을 위하여, 회로의 "전달 함수"란 그 회로의 임의의 2개 상태 변수 사이의 관계를 말한다. 예를 들면, 전자 회로는 통상적으로 I-V 곡선으로 특정되며, 2개의 상태 변수는 전류(I)와 전압(V)이다. 이러한 곡선은 하나의 상태 변수(예를 들면, 전류 I)가 다른 상태(전압 V)가 변할 때 어떻게 변화하는지를 나타낸다. 도 2에서 알 수 있는 바와 같이, 전달 함수 곡선(202)은 여기서는 "불안정(unstable)" 영역이라 부르는 영역(204) 내에 있는 부분을 포함한다. 불안정 영역은 영역들(206, 208)과 경계를 이루며, 그 영역들은 여기서는 "안정(stable)" 영역이라 한다. 도 2에 도시한 바와 같이, 전달 함수 곡선(202)의 일부분은 또한 안정 영역에 위치한다.

본 발명에 따른 회로는 전달 함수(202) 상의 위치로 정의되는 대응 "동작점(operating point)"을 갖는다. 도 2는 세 개의 동작점(210, 210', 210")을 갖는다. 회로 출력의 특성은 전달 함수에 따른 동작점 위치에 의존한다. 동작점이 영역(204) 내에 위치한 전달 함수 부분(214)을 따라 위치한 경우, 회로의 출력은 발진 동작을 나타낸다. 따라서, 전달 함수 부분이 발견되는 이 영역(204)을 불안정 영역이라 한다. 동작점이 영역들(206, 208) 중 하나에 위치하는 전달 함수 부분(216, 218)을 따라 위치한 경우, 회로의 출력은 시변(time-varying)이지만 비발진 특성을 나타낸다. 이러한 이유로, 영역들(206, 208)은 안정 영역이라 한다.

도 2 및 도 3을 참조하면, 회로의 동작점을 변화시키는 일반적인 구성을 도시한다. 도면은 단자(303, 305)로 정의되는 입력을 갖는 회로(302)를 나타낸다. 유도성 소자(304)는 단자(305)에 연결된다. 함수 발생기(310)는 유도성 소자(304)의 타단(305)과 회로(302)의 단자(303) 사이에 연결되어, 회로를 완성시킨다. 본발명에 따르면, 회로(302)는 N 모양의 전달 함수를 갖는다. 또한, 본 발명에 따르면, 회로(302)는 함수 발생기(310)의 출력(Vs) 레벨에 따라 불안정 영역(204)의 내외로 동작점을 이동시키는 특징을 갖는다. 이러한 동작은 회로의 출력(V_out)에서의 발진 동작 개시와 중지를 제어한다. 불안정 영역에 위치한 전달 함수 부분으로 동작점을 강제 이동시키는 것은 발진 동작을 일으킨다. 안정 영역 중의 하나에서 발견되는 전달 함수에 위치하는 부분으로 동작점을 강제 이동시키는 것은 비발진 동작을 일으킨다.

N 형상의 전달 함수를 나타내는 회로의 일례는 출력과 비반전 입력 사이에 궤환(feedback) 저항을 갖는 연산 증폭기이다. 도 4는 그러한 회로(400)를 도시한다. 연산 증폭기(402)는 연산 증폭기의 출력(V_out)이 저항(R_f)를 갖는 궤환 저항(408)을 통하여 비반전 입력으로 궤환되는 양(+)의 궤환 경로를 포함한다. 연산 증폭기(402)의 출력 전압의 일부는 반전 입력 단자에 제공된다. 도 4는 각각 저항값(R₁, R₂)을 갖는 저항(404, 406)을 포함하여 연산 증폭기의 출력의 일부를 다시 반전 입력으로 제공하는 전압 구동 회로를 나타낸다. 연산 증폭기(402)의 비반전 입력 단자와 접지 사이에 인덕터(410)와 함수 발생기(310)를 직렬로 연결하면 회로가 완성된다. 통상, 흔히 이용할 수 있는 LM-358 연산 증폭기와 같은 오프 더 셀프 연산 증폭기(off-the-shelf op-amp)를 사용할 수 있다.

N 형상 전달 함수를 갖는 회로의 다른 예는 도 5에 도시한다. 여기서, 회로(500)는 함수 발생기(310)에 연결되는 터널 다이오드(502)를 포함한다.출력(V_out)은 다이오드(502)의 타단과 접지 사이에 연결되는 저항(504)에 걸린다.

상기 회로는 2 변수 반 데르 폴(Van der Pol)(Vdp) 발진기를 나타내는 다음의 일반화된 연결식 쌍으로 표현될 수 있다.

(1)

(2)

여기서, x와 y는 VdP 발진기의 상태 변수, L과 ε는 VdP 발진기의 파라미터(parameter), f(t)는 VdP 발진기의 동작점을 이동시키는데 사용되며 제어 가능한 시변 강제 함수, 그리고 Ψ(x)는 변수 x의 큐빅 함수(cubic function)이다. Ψ(x)는 제어 가능한 VdP 발진기를 구축하기 위한 핵심이다.

식 (1)과 (2)는 변수 x와 y를 각각 V와 I로 대체하여 회로 설계에서 통상 사용되는 물리 변수를 나타내는 도 4의 회로에 관한 것이다.

(3)

(4)

식 (4)의 파라미터 C는 도 4에 점선으로 도시한 전압(V) 양단의 작은 기생 커패시터(420)를 나타낸다. V_s는 강제 함수로 작용하는 함수 발생기의 시변 전압원이다. 회로(400)의 동작점은 dV/dt=0 과 di/dt=0을 설정하여 얻어진다. 식 (3)과 (4)는 각각 V=V_s와 i=Ψ(V)가 된다. i=Ψ(V)는 R_f, R_j와 R₂를 갖는 연산 증폭기의전달 함수이다. 따라서, 다시 도2를 참조하면, 전달 함수 곡선은 i=Ψ(V)로 정의됨을 알 수 있다.

V=Vs와 i=Ψ(V) 사이의 교차부는 회로의 동작점(210)을 정의한다. i=Ψ(V)로 정의되는 전달 함수(202)를 상세히 관찰하면 구간(216, 218)은 양의 기울기(di/dV>0)이고 구간(214)은 음의 기울기(di/dV<0)이다. 연산 증폭기(402)(도 4)가 포화된 경우, 동작점(210)은 두 양의 기울기 구간(216, 218) 중 하나에 위치한다. 연산 증폭기(402)가 선형적으로 동작하는 경우, 동작점은 음의 기울기 구간을 따라 위치한다. 동작점이 음의 기울기 구간(214)에 있는 경우, 회로(400)의 출력(Vout)에서 발진 동작이 관찰된다. 따라서, 음의 기울기 구간은 동작점(210)이 있는 불안정 영역(204)에 위치한다고 한다. 동작점(210', 210")이 양의 기울기 구간에 있는 경우, 비발진 출력이 관찰된다. 따라서, 양의 기울기 구간은 안정 영역(206, 208)에 위치한다고 한다.

회로(400)의 입력에 인가되는 함수 발생기(310)의 출력(Vs)을 변경시켜 전달 함수를 따라 동작점(210)을 이동시킬 수 있다. 특히, 인에이블 신호가 함수 발생기에 의하여 제공될 때 불안정 영역으로 동작점을 이동시킬 수 있다. 역으로, 디스에이블(disable) 신호의 인가에 의하여 불안정 영역 외로 즉 안정 영역(206, 208)으로 동작점을 이동시킬 수 있다. 그 결과, 회로(400)의 동작은 게이트 발진기의 동작이다.

도 6은 본 발명의 게이트 발진기의 다른 실시예를 도시한다. 상기한 도면에서와 같이, 함수 발생기(310)는 다양한 전압 신호(Vs)를 제공한다. 이 신호는 인덕터(410)를 거쳐 제1 인버터(602)로 입력된다. 인버터(602)의 출력은 제2 인버터(604)에 인가된다. 인버터(604)의 출력은 출력(Vout)을 제공하는 저항(608) 양단에 걸린다. 인버터(604) 출력으로부터 인버터(602) 입력으로의 궤환 경로는 저항(606)을 통해 제공된다.

이제 도 7을 참조하면, 발진 트레이스(trace)를 나타내며, 전술한 동작을 나타낸다. 트레이스(trace) 1은 회로(400)의 입력에 인가되는 함수 발생기(310)의 출력(Vs)이다. 트레이스의 첫 번째 부분은 인에이블 신호를 구성한다. 이 다음에 디스에이블 신호가 따른다. 함수 발생기의 출력은 디지털 파형인 것이 바람직하다. 예를 들면, 통상의 디지털 파형은 도 7과 같은 구형파(square wave)이다. 온 시간과 오프 시간이 게이트 발진기의 특정 응용에 따른 속성에 의존하므로, 디지털 파형은 일반적으로 시간축을 따라 대칭이 됨을 주지하여야 한다.

트레이스 2는 회로의 출력 전압(V_out)이다. 보는 바와 같이, 회로는 인에이블 신호를 수신한 경우에 발진하기 시작한다. 발진은 인에이블 신호의 인가동안에 지속된다. 또한, 제1 사이클의 제1 주기(T1)가 나머지 사이클 각각의 주기(T2)와 동일함을 알 수 있다. 펄스폭은 회로 정수(R_f, R₁, R₂또는 연산 증폭기 DC 바이어스 V_cc)를 변경시킴으로써 변화될 수 있다. 디스에이블 신호를 수신한 경우, 회로는 즉시 발진을 중지한다.

불안정 영역의 전달 함수 곡선을 따른 동작점의 위치는 회로(400)의 출력의 발진 주기에 영향을 미친다. 불안정 영역(그리고 안정 영역) 내의 동작점의 위치는 강제 함수의 레벨을 조정하여 결정될 수 있다. 따라서, 상이한 레벨의 인에이블 신호를 인가하여 상이한 발진 주기를 회로로부터 얻을 수 있음을 알 수 있다. 본 발명의 게이트 발진기는 인에이블 신호의 레벨을 조정할 수 있는 함수 발생기를 사용하여 상이한 펄스폭을 발생하도록 구성된다.

여기서 기재한 본 발명은 VdP 발진기의 동작점을 제어하는 신규한 방법을 이용하여, 클록 회로가 필요하지 않는 극히 단순화된 디지털 회로 설계를 제공한다. 본 발명의 회로는 추가 지원 요소를 필요로 하지 않는다. 본 발명은 펄스를 발생시키기 위한 충방전용 커패시터를 필요로 하지 않는다. 본 발명은 발진이 중지되었을 때 커패시터 전위를 유지하기 위한 종래의 지원 회로가 필요하지 않다.

본 발명은 VdP 발진기를 "강제" 발진시키는 인에이블 신호와 발진을 중지시키는 디스에이블 신호만이 필요하다. 이러한 신호는 여러 공지의 회로 설계 중 어느 것에 의하여 용이하게 발생될 수 있다.

본 발명의 게이트 발진기 회로는 발진의 시작과 중지가 실질적으로 동시에 이루어진다는 점에서 유리하다. 따라서, 발진기의 온과 오프 상태에서의 과도기가 없다. 다른 이점은 온 기간 동안에 제1 발진 사이클의 주기가 온 기간 동안의 후속 사이클과 동일하다는 것이다.

또 다른 이점은 회로가 무제어 지속 동작 발진기를 필요로 하지 않는다는 것이다. 회로는 인에이블 신호에 의하여 트리거될 때 그 자신의 발진을 생성한다. 따라서, 이는 디지털 회로 응용에 있어서 상당한 전력 감소를 가져온다. 이는 특히 오늘날 많은 디지털 응용에 있어서 저전력 요건을 충족시키는 데 유리하다.

회로는 자연적으로 인에이블 신호와 동기되는 것이 또 다른 이점이다. 회로 파라미터를 동조시킴으로써, 회로 구성을 변경시키지 않고 발진 사이클과 주파수를 변화시킬 수 있다. 회로 출력에서 게이트 발진은 인에이블 신호와 중첩되지 않으므로, 신호를 분리하기 위한 추가 회로가 필요하지 않고, 따라서 게이트 발진기 회로에서 단순화를 실현할 수 있다.

Claims (26)

1. 디지털 회로에서 펄스를 제공하는 방법으로서,

   디지털 회로를 구비하는(providing) 단계, 그리고

   상기 디지털 회로에 연결되는 클록 회로(clocking circuit)를 구비하는 단계,

   를 포함하며,

   상기 클록 회로는 입력단과 출력단을 구비하고, 상기 회로는 다양한 동작점을 더 가지며, 상기 회로는 제1 안정 영역 및 제2 안정 영역과 경계를 이루는 불안정 영역으로 특정되는 전달 함수를 더 가져서 상기 동작점이 상기 불안정 영역으로 이동하는 경우에는 상기 회로가 발진 출력을 생성하고 상기 동작점이 상기 안정 영역 중 어느 하나로 이동하는 경우에는 상기 회로가 비발진 출력을 가지며,

   적어도 하나의 발진을 생성하기 위한 상기 회로의 동작을 개시하도록 상기 불안정 영역으로 상기 동작점을 강제 이동시키는 단계, 그리고

   과도 현상(transient effect) 없이 상기 적어도 하나의 발진을 종결시키도록 상기 안정 동작 영역 중 하나로 상기 동작점을 강제 이동시키는 단계

   를 포함하는 방법.
2. 제1항에서,

   상기 강제 이동 단계는 상기 회로의 상기 입력에 강제 함수(forcingfunction)를 인가하는 단계를 포함하며,

   상기 강제 함수는 제1 출력 레벨과 제2 출력 레벨을 가지며,

   상기 회로는 상기 강제 함수가 상기 제1 출력 레벨을 생성하는 경우에 상기 불안정 영역에 위치하고, 상기 강제 함수가 상기 제2 출력 레벨을 생성하는 경우에 상기 안정 영역 중 하나에 위치하는 것을 특징으로 하는 방법.
3. 제2항에서,

   상기 강제 함수는 제3 레벨을 가지며,

   상기 회로는 상기 제3 출력 레벨을 생성하는 경우에 상기 불안정 영역 중 일부에 상기 동작점이 위치하며, 상기 동작점의 위치는 상기 강제 함수가 상기 제1 출력 레벨을 생성할 때의 동작점의 위치와 상이한 방법.
4. 제1항에서,

   상기 강제 함수는 시간축을 따라 비대칭인 방법.
5. 제1항에서,

   상기 강제 함수는 주기적인(cyclical) 방법.
6. 제1항에서,

   상기 강제 함수는 구형파(square wave)인 방법.
7. 제1항에서,

   상기 회로는 궤환을 갖는 연산 증폭기를 포함하고 인덕터(inductor)를 통한 직렬 입력을 가지며, 상기 불안정 동작 영역은 음의 저항 영역(negative resistance region)이고, 상기 동작점은 상기 인덕터에 인가되는 전압을 변경함으로써 상기 불안정 영역으로 강제 이동되는 방법.
8. 제1항에서,

   상기 회로는 음의 임피던스를 갖는 소자를 포함하고, 상기 회로는 인덕터를 통한 직렬 입력을 가지며, 상기 불안정 동작 영역은 음의 임피던스 영역이며, 상기 동작점은 상기 인덕터를 통하여 인가되는 전류를 변경시킴으로써 상기 불안정 영역으로 강제 이동되는 방법.
9. 제8항에서,

   상기 소자는 터널 다이오드(tunnel diode)인 방법.
10. 디지털 회로에 있어서,

    클록 회로는

    입력 및 출력을 가지며, 제1 안정 동작 영역 및 제2 안정 동작 영역과 경계를 이루는 불안정 동작 영역을 포함하는 전달 함수를 갖는 회로, 그리고

    제1 레벨 및 제2 레벨의 출력을 선택적으로 생성하는데 이용되는 출력을 가지며, 상기 회로 입력에 연결되는 출력을 갖는 함수 발생기

    를 포함하며,

    상기 전달 함수는 상기 회로의 한 셋트의 동작점을 정의하며,

    상기 회로는 상기 동작점을 상기 불안정 영역으로 이동시킬 경우에 발진 출력을 생성하고 상기 동작점을 상기 안정 영역 중 하나로 이동시킬 경우에 비발진 출력을 생성하는데 사용되며, 상기 함수 발생기 출력이 상기 제1 레벨에 있는 경우에 상기 불안정 영역으로 상기 동작점을 강제 이동시키며, 상기 함수 발생기 출력이 상기 제2 레벨에 있는 경우에 상기 안정 영역으로 강제 이동시키는

    디지털 회로.
11. 제10항에서,

    상기 함수 발생기는 제3 레벨의 출력을 생성하며,

    상기 동작점은 상기 함수 발생기 출력이 상기 제3 레벨에 있는 경우에 상기 불안정 영역으로 강제 이동되며 상기 함수 발생기 출력이 상기 제1 레벨 또는 상기 제3 레벨에 있는지 여부에 따라 상기 불안정 영역에 위치하는 디지털 회로.
12. 제10항에서,

    상기 함수 발생기는 주기 출력을 생성하는 디지털 회로.
13. 제10항에서,

    상기 함수 발생기 출력은 구형파를 생성하는 디지털 회로.
14. 제10항에서,

    상기 함수 발생기 출력은 비대칭 형상을 갖는 디지털 회로.
15. 제10항에서,

    상기 회로는 음의 임피던스 소자를 포함하며, 상기 불안정 동작 영역은 음의 임피던스 영역이고, 상기 동작점은 시변 입력 신호에 의하여 상기 불안정 영역으로 강제 이동되는 디지털 회로.
16. 제10항에서,

    상기 회로는 음의 임피던스 소자를 포함하며, 상기 회로는 인덕터를 통한 직렬 입력을 가지며, 상기 불안정 동작 영역은 음의 임피던스 영역이고, 상기 동작점은 상기 인덕터를 통하여 인가되는 전류를 변경시킴으로써 상기 불안정 영역으로 강제 이동되는 디지털 회로.
17. 제16항에서,

    상기 소자는 터널 다이오드인 디지털 회로.
18. 클록 회로 펄스를 제공하는 방법으로서,

    입력단과 출력단을 갖는 회로를 구비하는 단계

    를 포함하고,

    상기 회로는 제1 안정 동작 및 제2 안정 동작 영역과 경계를 이루는 불안정영역으로 특정되는 전달 함수를 가짐으로써 상기 동작점이 상기 불안정 영역으로 이동되는 경우에 발진 출력을 생성하고 상기 동작점이 상기 제1 및 제2 안정 영역 중 하나로 이동되는 경우에 비발진 출력을 생성하고,

    적어도 하나의 발진을 생성하기 위하여 상기 회로의 동작을 개시하도록 상기 불안정 영역으로 상기 동작점을 강제 이동시키는 단계, 그리고

    과도 현상 없이 상기 적어도 하나의 발진을 종결시키도록 상기 안정 동작 영역 중 어느 하나로 상기 동작점을 강제 이동시키는 단계

    를 포함하는 방법.
19. 제18항에서,

    상기 강제 이동 단계는 상기 회로의 입력에 강제 함수를 인가하는 단계를 포함하고,

    상기 강제 함수는 제1 출력 레벨과 제2 출력 레벨을 가지며, 상기 회로는 상기 강제 함수가 상기 제1 출력 레벨을 생성하는 경우에 상기 동작점이 상기 불안정 영역에 위치하고 상기 강제 함수가 제2 출력 레벨을 생성하는 경우에 상기 동작점이 상기 안정 영역 중 하나에 위치하는 것을 특징으로 하는 방법.
20. 제19항에서,

    상기 강제 함수는 제3 출력 레벨을 생성하며, 상기 회로는 인덕터를 통한 직렬 입력을 가지고, 상기 회로는 상기 강제 함수가 상기 제3 출력 레벨을 생성하는 경우에 상기 불안정 영역 중 일부에 상기 동작점이 위치하며, 상기 동작점의 위치는 상기 강제 함수가 상기 제1 출력 레벨을 생성할 때의 동작점의 위치와 상이한 방법.
21. 제18항에서,

    상기 회로는 궤환을 갖는 연산 증폭기를 포함하고 인덕터를 통한 직렬 입력을 가지며, 상기 불안정 동작 영역은 음의 저항 영역이고, 상기 동작점은 상기 인덕터에 인가되는 전압을 변경함으로써 상기 불안정 영역으로 강제 이동되는 방법.
22. 제18항에서,

    상기 회로는 음의 임피던스를 갖는 소자를 포함하고, 상기 회로는 인덕터를 통한 직렬 입력을 가지며, 상기 불안정 동작 영역은 음의 임피던스 영역이며, 상기 동작점은 상기 인덕터를 통하여 인가되는 전류를 변경시킴으로써 상기 불안정 영역으로 강제 이동되는 방법.
23. 입력 및 출력을 가지며, 제1 안정 동작 영역 및 제2 안정 동작 영역과 경계를 이루는 불안정 동작 영역을 포함하는 전달 함수를 갖는 회로, 그리고

    제1 레벨 및 제2 레벨의 출력을 선택적으로 생성하는데 이용되는 출력을 가지며 상기 회로 입력에 연결되는 출력을 갖는 함수 발생기

    를 포함하며,

    상기 전달 함수는 상기 회로의 한 셋트의 동작점을 정의하며,

    상기 회로는 상기 동작점을 상기 불안정 영역으로 이동시킬 경우에 발진 출력을 생성하고 상기 동작점을 상기 안정 영역 중 하나로 이동시킬 경우에 비발진 출력을 생성하고,

    상기 함수 발생기 출력이 상기 제1 레벨에 있는 경우에 상기 불안정 영역으로 상기 동작점을 강제 이동시키며 상기 함수 발생기 출력이 상기 제2 레벨에 있는 경우에 상기 안정 영역으로 강제 이동시키는

    게이트 발진기 회로.
24. 제23항에서,

    상기 함수 발생기는 제3 레벨의 출력을 생성하며,

    상기 동작점은 상기 함수 발생기 출력이 상기 제3 레벨에 있는 경우에 상기 불안정 영역으로 강제 이동되며 상기 함수 발생기 출력이 상기 제1 레벨 또는 상기 제3 레벨에 있는지 여부에 따라 상기 불안정 영역에 위치하는 게이트 발진기 회로.
25. 제23항에서,

    상기 회로는 음의 임피던스 소자를 포함하며, 상기 불안정 동작 영역은 음의 임피던스 영역이고, 상기 동작점은 시변 입력 신호에 의하여 상기 불안정 영역으로 강제 이동되는 게이트 발진기 회로.
26. 제23항에서,

    상기 회로는 음의 임피던스를 갖는 소자를 포함하고, 상기 회로는 인덕터를 통한 직렬 입력을 가지며, 상기 불안정 동작 영역은 음의 임피던스 영역이며, 상기 동작점은 상기 인덕터를 통하여 인가되는 전류를 변경시킴으로써 상기 불안정 영역으로 강제 이동되는 방법.