KR20030001039A - 반도체 캡슐화 구조 - Google Patents

반도체 캡슐화 구조 Download PDF

Info

Publication number
KR20030001039A
KR20030001039A KR1020010037357A KR20010037357A KR20030001039A KR 20030001039 A KR20030001039 A KR 20030001039A KR 1020010037357 A KR1020010037357 A KR 1020010037357A KR 20010037357 A KR20010037357 A KR 20010037357A KR 20030001039 A KR20030001039 A KR 20030001039A
Authority
KR
South Korea
Prior art keywords
die
vacuum
encapsulation structure
encapsulation
chamber
Prior art date
Application number
KR1020010037357A
Other languages
English (en)
Inventor
김종혁
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020010037357A priority Critical patent/KR20030001039A/ko
Publication of KR20030001039A publication Critical patent/KR20030001039A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 캡슐화(encapsulation) 구조를 개시한다.
본 발명은 하부 플레이트 위에 안착되는 다이 상에 Sn 볼로 범핑된 웨이퍼를 부착시킨 상태에서 에폭시 수지가 주입되는 반도체 캡슐화 구조에 있어서, 다이 상부에 하부 플레이트 및 다이와 동일한 폭으로 형성되어 웨이퍼를 커버링하며, 캡슐화 구조내의 진공 상태 제어를 위한 진공 라인을 구비하는 커버링 수단과; 하부 플레이트 상부, 다이 상부 소정 위치에 각각 형성되며, 하부 플레이트와 다이, 다이와 챔버간의 기밀을 유지하기 위한 실리콘 패드로 이루어진다.
따라서, 본 발명은 반도체 캡슐화 구조에서의 에폭시 수지 주입으로 인한 내부 기포 발생을 억제할 수 있는 효과가 있다.

Description

반도체 캡슐화 구조{SEMICONDUCTOR ENCAPSULATION STRUCTURE}
본 발명은 반도체 캡슐화(encapsulation) 구조에 관한 것으로, 특히, 진공 기능을 동시에 수행하는 반도체 캡슐화 구조에 관한 것이다.
반도체 캡슐화 공정까지의 일반적인 반도체 패키징 기술은 스터드 범핑(stud bumping), 다이싱(dicing saw), 플립 칩 접속(flip chip bonding), 그리고 경화 오븐(cure oven) 등과 같은 일련의 수순을 거쳐 구현된다.
여기서, 스터드 범핑 과정은 웨이퍼상의 패드위에 Sn 볼을 형성하는 과정이며, 플립 칩 접속 과정은 다이위에 범핑된 다이를 붙이는 공정이다.
이러한 플립 칩 접속은 칩의 접속 패드에 돌기를 만들어 PCB 기판에 직접 접속되도록 하는 접속 방법으로서, 일명 C-4(Controlled Collapse Chip Connection), 혹은 CCB(Controlled Collapse Bonding)라고도 명칭하며, 선 접속 과정이 필요 없고 가장 경박 단소할 뿐 아니라, 집적도나 성능 면에서 다른 방법보다 우수한 면을 갖고 있다. 경화 오븐은 PCB, 테이프에 붙이는 과정에서 사용되는 접착제를 경화시키는 과정이다.
이상과 같은 과정들을 거친 후 캡슐화 과정을 수행하는데, 이러한 캡슐화 과정을 설명하기 위한 캡슐화 구조는 도 1에 도시되어 있다.
도 1에 도시한 바와 같이, 일반적인 캡슐화 구조는 하부 플레이트(vacuum bottom plate)(10)상의 다이(die)(12) 위에 Sn 볼(16)로 범핑된 웨이퍼(14)를 부착시킨 상태에서 에폭시(epoxy) 수지 공급 수단(18)에 의해 에폭시 수지가 주입되는 구조로 구성된다.
그러나, 이러한 종래의 캡슐화 구조는, 진공 상태를 유지할 수 없는 바, 에폭시 수지 주입으로 인한 내부 기포(internal void)(19)가 발생할 수 있다는 문제가 제기되었다.
따라서, 본 발명은 상술한 문제를 해결하기 위해 안출한 것으로, 반도체 캡슐화 챔버내에 진공 라인과 캡슐화 라인을 구비하여 진공 및 캡슐화 기능을 동시에 수행함으로써, 반도체 캡슐화 공정 진행 중 캡슐화 에폭시에서 발생하는 내부 기포의 발생을 최소화하도록 한 반도체 캡슐화 구조를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위하여 본 발명은, 하부 플레이트 위에 안착되는 다이 상에 Sn 볼로 범핑된 웨이퍼를 부착시킨 상태에서 에폭시 수지가 주입되는 반도체 캡슐화 구조에 있어서, 다이 상부에 하부 플레이트 및 다이와 동일한 폭으로 형성되어 웨이퍼를 커버링하며, 캡슐화 구조내의 진공 상태 제어를 위한 진공 라인을 구비하는 커버링 수단과; 하부 플레이트 상부, 다이 상부 소정 위치에 각각 형성되며, 하부 플레이트와 다이, 다이와 챔버간의 기밀을 유지하기 위한 실리콘 패드로 이루어지는 것을 특징으로 하는 반도체 캡슐화 구조를 제공한다.
도 1은 일반적인 반도체 캡슐화 구조를 도시한 도면,
도 2는 본 발명의 바람직한 실시예에 따른 반도체 캡슐화 구조를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 하부 플레이트
12 : 다이
14 : 웨이퍼
16 : Sn 볼
18 : 에폭시 수지 공급 수단
19 : 기포
20 : 투명 아크릴 챔버
22 : 실리콘 패드
24 : 진공 라인
26 : 캡슐화 라인
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 진공 라인을 구비하는 반도체 캡슐화 구조를 도시한 도면으로서, 하부 플레이트(10), 다이(12), 웨이퍼(14), Sn볼(16), 에폭시 수지 공급 수단(18), 투명 아크릴 챔버(20), 실리콘 패드(22), 진공 라인(24) 및 캡슐화 라인(26)으로 이루어진다.
본 발명의 주요 특징적인 구조는 다이(12) 상에 실리콘 패드(22)로 밀봉되는 진공 라인(24)이 형성된 투명 아크릴 챔버(20)가 구비되는 것이며, 나머지 구성들은 종래의 그것과 동일한 바, 그 설명은 생략하기로 한다.
먼저, 본 실시예에 따른 투명 아크릴 챔버(20)는 내부 작업 투시 기능과 캡슐화 구조의 진공 챔버 기능을 수행하는 것으로, 챔버의 클램프 압력 제어(clamp pressure control)를 통한 진공 분위기를 형성하도록 한다.
이러한 투명 아크릴 챔버(20)에는 진공 라인(24)과 캡슐화 라인(26)이 각각 형성되어 있다. 즉, 이들 라인들(24),(26)에 의해 샘플의 캡슐화와 진공 분위기 형성을 동시에 적용할 수 있는 바, 에폭시 수지 내부 기포 발생을 억제할 수 있는 것이다.
한편, 상술한 하부 플레이트(10) 상부, 다이(12) 상부 소정 위치에는 실리콘 패드(22)가 각각 형성된다. 이러한 실리콘 패드(22)는 하부 플레이트(10)와 다이(12), 다이(12)와 챔버(20)간의 기밀을 유지하는 기능을 수행한다.
이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 그 요지를 벗어나지 않는 범위내에서 여러 가지 변형이 가능한 것은 물론이다.
따라서, 본 발명은 반도체 캡슐화 구조에서의 에폭시 수지 주입으로 인한 내부 기포 발생을 억제할 수 있는 효과가 있다.

Claims (3)

  1. 하부 플레이트(vacuum bottom plate) 위에 안착되는 다이(die) 상에 Sn 볼로 범핑된 웨이퍼를 부착시킨 상태에서 에폭시(epoxy) 수지가 주입되는 반도체 캡슐화(encapsulation) 구조에 있어서,
    상기 다이 상부에 상기 하부 플레이트 및 다이와 동일한 폭으로 형성되어 상기 웨이퍼를 커버링하며, 상기 캡슐화 구조내의 진공 상태 제어를 위한 진공 라인을 구비하는 커버링 수단과;
    상기 하부 플레이트 상부, 상기 다이 상부 소정 위치에 각각 형성되며, 상기 하부 플레이트와 다이, 상기 다이와 챔버간의 기밀을 유지하기 위한 실리콘 패드로 이루어지는 것을 특징으로 하는 반도체 캡슐화 구조.
  2. 제 1 항에 있어서,
    상기 커버링 수단은 내부 작업 투시를 위한 투명 아크릴 챔버로 구성되는 것을 특징으로 하는 반도체 캡슐화 구조.
  3. 제 1 항에 있어서,
    상기 커버링 수단은 상기 에폭시 수지의 주입을 위한 캡슐화 라인을 구비하는 것을 특징으로 하는 반도체 캡슐화 구조.
KR1020010037357A 2001-06-28 2001-06-28 반도체 캡슐화 구조 KR20030001039A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037357A KR20030001039A (ko) 2001-06-28 2001-06-28 반도체 캡슐화 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037357A KR20030001039A (ko) 2001-06-28 2001-06-28 반도체 캡슐화 구조

Publications (1)

Publication Number Publication Date
KR20030001039A true KR20030001039A (ko) 2003-01-06

Family

ID=27711697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037357A KR20030001039A (ko) 2001-06-28 2001-06-28 반도체 캡슐화 구조

Country Status (1)

Country Link
KR (1) KR20030001039A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677007B1 (ko) * 2004-04-23 2007-02-01 비쉐이 인프라레드 컴포넌츠, 인코포레이티드 반도체 장치를 캡슐화하기 위한 사출 성형 시스템 및 그방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01117348A (ja) * 1987-10-30 1989-05-10 Toshiba Chem Corp 半導体パッケージの製造方法
JPH0473955A (ja) * 1990-07-16 1992-03-09 Hitachi Ltd 半導体装置及びその製造方法
JPH04306865A (ja) * 1991-04-03 1992-10-29 Seiko Epson Corp 半導体装置及びその製造方法
US5399805A (en) * 1992-10-13 1995-03-21 Olin Corporation Metal electronic package with reduced seal width

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01117348A (ja) * 1987-10-30 1989-05-10 Toshiba Chem Corp 半導体パッケージの製造方法
JPH0473955A (ja) * 1990-07-16 1992-03-09 Hitachi Ltd 半導体装置及びその製造方法
JPH04306865A (ja) * 1991-04-03 1992-10-29 Seiko Epson Corp 半導体装置及びその製造方法
US5399805A (en) * 1992-10-13 1995-03-21 Olin Corporation Metal electronic package with reduced seal width

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677007B1 (ko) * 2004-04-23 2007-02-01 비쉐이 인프라레드 컴포넌츠, 인코포레이티드 반도체 장치를 캡슐화하기 위한 사출 성형 시스템 및 그방법

Similar Documents

Publication Publication Date Title
KR102483443B1 (ko) 기판 접합 장치 및 이를 구비하는 기판 접합 설비와 이를 이용한 기판의 접합방법
US5849606A (en) Semiconductor device and manufacturing of the same
US20080044945A1 (en) Filling paste structure and process for WL-CSP
JPH1154662A (ja) フリップチップ樹脂封止構造及び樹脂封入方法
KR100306503B1 (ko) 패키징된집적회로의패널을형성하는방법및장치
CA2350747A1 (en) Improved transfer molding of integrated circuit packages
TWI229928B (en) Semiconductor package structure
JP2002158257A (ja) フリップチップボンディング方法
JPH10270477A (ja) 半導体パッケージ製造方法
KR20030012808A (ko) 반도체 실장체 제조 방법 및 장치
JPH01191457A (ja) 半導体装置
KR20030001039A (ko) 반도체 캡슐화 구조
JP3014577B2 (ja) 半導体装置の製造方法
US6680221B2 (en) Bare chip mounting method and bare chip mounting system
KR100252228B1 (ko) 반도체 패키지 및 이것의 제조방법
EP1085566A1 (en) Method and apparatus for partially encapsulating semiconductor chips
JP2002118208A (ja) 半導体部品の封止構造および半導体部品の封止方法
JP3490992B2 (ja) フリップチップ接続用超音波ヘッド
JP2011129683A (ja) 半導体装置の製造方法及び半導体製造装置
KR100196900B1 (ko) Loc 방식 및 dca 방식의 반도체 디바이스에 적합한 웨이퍼 가공방법
JPH0964076A (ja) Ｉｃチップの封止基板と封止方法と封止装置
KR100342809B1 (ko) 플립칩본딩용기판구조
JPH04213864A (ja) 樹脂封止型半導体装置
KR20030070423A (ko) 반도체패키지의 봉지 방법
KR20000056723A (ko) 솔더 볼 부착 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application