KR100196900B1 - Loc 방식 및 dca 방식의 반도체 디바이스에 적합한 웨이퍼 가공방법 - Google Patents

Abstract

발명은 웨이퍼 가공방법에 관한 것으로서, 더 상세하게는 페이스 다운 결합(face down bonding)이 행해지는 LOC(lead on chip) 방식의 반도체 디바이스 또는 DCA(direct chip attach) 방식의 반도체 디바이스를 제조하기에 적합하도록 웨이퍼를 가공하는 웨이퍼 가공방법에 관한 것이다.

이를 위한 본 발명은, 웨이퍼를 페이스-다운시켜 LOC 방식 및 DCA 방식의 반도체 디바이스를 제조하기에 적합하도록 하는 웨이퍼 가공방법에 있어서, 웨이퍼를 흡착할 수 있는 진공흡착 수단을 통해 상기 웨이퍼의 배면부를 흡착하는 제 1 단계와, 소정의 회전 절단 블레이드를 사용하여 상기 진공흡착 수단에 흡착되어 있는 웨이퍼의 회로패턴이 형성된 상면부부터 절단하여 복수개의 반도체 칩을 만드는 제 2 단계와, 상기 절단 블레이드에 의해 절단되어 복수개의 반도체 칩으로 된 웨이퍼의 상면부에 마운트 테이프를 부착하는 제 3 단계, 및 상기 제 1 단계의 진공흡착을 해제하고 상기 웨이퍼의 상면부에 부착된 마운트 테이프를 하부에 위치되도록 하여 상기 웨이퍼를 페이스 다운시키는 제 4 단계를 포함하여 된 것을 특징으로 한다.

Description

LOC 방식 및 DCA 방식의 반도체 디바이스에 적합한 웨이퍼 가공방법

발명은 웨이퍼 가공방법에 관한 것으로서, 더 상세하게는 페이스 다운 결합(face down bonding)이 행해지는 LOC(lead on chip) 방식의 반도체 디바이스 또는 DCA(direct chip attach) 방식의 반도체 디바이스를 제조하기에 적합하도록 웨이퍼를 가공하는 웨이퍼 가공방법에 관한 것이다.

현재, 반도체 디바이스의 고집적화와 고용량화 추세에 의해 반도체 디바이스의 패키지 크기가 축소화 및 단소화되고 있다. 이와 같은 반도체 디바이스의 패키지를 축소화 및 단소화시키기 위해 도입된 기술이 LOC 또는 DCA 방식의 기술이다.

LOC 방식이 적용된 반도체 디바이스 패지지는 도 1에 도시되어 있는 바와 같이, 다이 패드(die pad; 또는 칩 패드)를 구비하는 종래의 반도체 디바이스 패키지와는 달리 리드 프레임(1)의 내부 리드(1a)가 절연 접착제(3)등에 의해 반도체 칩(5) 상부에 부착되는 방식의 구조를 가지며, DCA 기술이 적용된 반도체 디바이스 패키지는 도 2에 도시되어 있는 바와 같이 페이스 다운 결합의 일종인 플립 칩(flip chip) 방식을 이용하여 반도체 칩(2)상의 표면 전극(미도시)을 절연기판(7)의 도전층(8)에 또는 패키지의 배선용 전극(미도시)에 직접 접속한 형태의 구조를 가진다. 여기서, 도 1의 부재번호 6은 에폭시 몰드 합성물인 봉합물이며, 도 2의 부재번호 4는 기판(7)의 도전층(8)과 결합되는 솔더(solder)부이다.

상기와 같이 반도체 디바이스 패키지 구조에 적용되는 LOC 방식과 DCA 방식은 상당히 유용한 기술로서 업계의 주목을 받고 있지만, 이를 실질적으로 제조공정상에 적용하기 위해서는 고신뢰성의 획득이나 생산성 향상이 선행되어야 하는 것으로 알려져 있다. 예를 들면, LOC 방식 또는 플립 칩 본딩 방식에 의한 DCA 방식은 반도체 칩(2)(5)을 리드 프레임(1a) 또는 절연기판(7)상에 부착(attach)하는 공정에 있어서, 종래의 반도체 다이(또는, 반도체 칩) 부착 설비를 그대로 사용할 수 없고 반도체 칩을 리드 프레임 하부에서 붙이거나(LOC의 경우), 전도된 반도체 칩을 사용하는 전용의 설비를 사용하여야만 하는(DCA의 경우) 문제점이 있다. 이와 같이 종래의 설비를 LOC 및 DCA 방식에 적용하지 못하는 이유는 다음과 같다.

즉, 종래의 설비는 도 3 (가), (나)에 도시되어 있는 바와 같이 테이프 마운트 설비에 의해 웨이퍼 링(33)이 부착되어 있는 마운트 테이프(31) 상면에 웨이퍼(32)의 배면을 접착시켜 마운팅(mounting)한 후, 회전하는 절단 블레이드(saw blade;36)로 웨이퍼(32)를 회로패턴(35) 부위에서부터 절단하여 개개의 반도체 칩(37)으로 하고, 개개의 반도체 칩(37)으로 절단된 반도체 칩(37)을 리드 프레임이나 기판위로 이송하여 결합하는 방식인데 반하여,

LOC 방식 및 DCA 방식은 반도체 칩의 회로 패턴이 형성된 액티브(active) 영역이 리드 프레임 또는 기판의 본딩되는 부분과 직접적으로 접착이 이루어지기 방식이기 때문에, LOC의 경우에는 칩 스테이지 위에 칩을 올려놓은 다음 스테이지가 이동하여 리드 프레임의 하부에서 칩을 부착하고, 플립 칩의 경우에는 일반적인 절단(sawing)을 한 후에 칩을 뒤집어 칩 트레이에 옮긴 후 작업을 하게 되기 때문이다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 공정 순서 및 방법을 일부 변경함으로써 종래의 설비를 가지고도 효과적으로 LOC 방식 및 DCA 방식에서의 반도체 칩 본딩을 할 수 있는 LOC 방식 및 DCA 방식의 반도체 디바이스에 적합한 웨이퍼 가공방법을 제공함에 그 목적이 있다.

도 1은 LOC(lead on chip) 방식의 본딩 구조를 개략적으로 도시한 구성도,

도 2는 DCA(direct chip attach) 방식의 본딩 구조를 개략적으로 도시한

구성도,

도 3 (a), (b)는 종래 기술에 의한 웨이퍼 가공방법을 설명하기 위해

도시한 구성도,

도 4 는 본 발명에 따른 웨이퍼 가공방법의 공정도,

도 5 (a) 내지 (c)는 본 발명에 따른 웨이퍼 가공방법의 실시 예시도,

도 6 (a), (b)는 본 발명에 따른 웨이퍼 가공방법에 의해 반도체 칩들이

LOC방식과 DCA 방식에 이용된 형태를 보이는 예시도.

*도면의 주요부분에 대한 부호의 설명

1 : 리드 프레임 3 : 절연 접착제

6 : 봉합물 7 : 기판

31 : 마운트 테이프 32 : 웨이퍼

33 : 웨이퍼 링 35 : 회로 패턴부

36 : 절단 블레이드 37 : 반도체 칩

상기 목적을 달성하기 위하여 본 발명에 따른 LOC 방식 및 DCA 방식의 반도체 디바이스에 적합한 웨이퍼 가공방법은,

웨이퍼를 페이스-다운시켜 LOC 방식 및 DCA 방식의 반도체 디바이스를 제조하기에 적합하도록 하는 웨이퍼 가공방법에 있어서,

웨이퍼를 흡착할 수 있는 진공흡착 수단을 통해 상기 웨이퍼의 배면부를 흡착하는 제 1 단계와,

소정의 회전 절단 블레이드를 사용하여 상기 진공흡착 수단에 흡착되어 있는 웨이퍼의 회로패턴이 형성된 상면부부터 절단하여 복수개의 반도체 칩을 만드는 제 2 단계와,

상기 절단 블레이드에 의해 절단되어 복수개의 반도체 칩으로 된 웨이퍼의 상면부에 마운트 테이프를 부착하는 제 3 단계와,

상기 제 1 단계의 진공흡착을 해제하고 상기 웨이퍼의 상면부에 부착된 마운트 테이프를 하부에 위치되도록 하여 상기 웨이퍼를 페이스 다운시키는 제 4 단계, 및

상기 웨이퍼의 반도체 칩들이 LOC 방식 또는 DCA 방식으로 본딩될 수 있도록 이송하는 단계를 포함하여 된 점에 그 특징이 있다.

본 발명의 웨이퍼 가공방법에 있어서, 상기 제 2 단계에서의 웨이퍼 절단은 웨이퍼의 소정 깊이까지만 절단하여 개개의 반도체 칩으로 분리되지 않도록 한 다음, 제 3 단계 또는 제 4 단계에서 이들을 쪼개어 개개의 반도체 칩으로 분리할 수도 있다.

이하, 첨부된 도면을 참조하면서 본 발명에 따른 LOC 방식 및 DCA 방식의 반도체 디바이스에 적합한 웨이퍼 가공방법의 바람직한 실시예를 상세하게 설명한다.여기서, 본 발명의 설명의 편의를 위해 종래 기술에서 사용되었던 구성요소와 동일한 작용을 하는 구성요소에는 동일한 부재번호를 사용한다.

본 발명에 따른 LOC 방식 및 DCA 방식의 반도체는 기존의 설비를 이용하여 웨이퍼를 용이하게 페이스 다운시킬 수 있는 웨이퍼 가공방법에 관한 것으로서, 웨이퍼(32)의 배면을 진공흡착할 수 있는 소정의 진공흡착 장치(40)를 포함하며, 마운트 테이프(31), 회전 절단 블레이드(36), 웨이퍼 링(33)등을 사용한다.

본 발명에 따른 웨이퍼 가공방법의 구현은 첫번째 단계로서 도 4 및 도 5 (a)에 도시되어 있는 바와 같이 웨이퍼(32)의 배면부를 진공흡착 장치(40)를 통해 흡착하여 고정한다(S10;도 4). 상기와 같이 웨이퍼(32)의 배면부가 진공흡착 장치(40)에 의해 고정되면, 소정의 회전 절단 블레이드(36)를 사용하여 도 5 (b)에 도시되어 있는 바와 같이 회로패턴(35)이 형성되어 있는 웨이퍼(32)의 상면부부터 배면부까지 절단하여 복수개의 반도체 칩(37)을 만든다(S20). 여기서, 웨이퍼(32)를 절단하는 또 다른 방법은 웨이퍼(32)의 상면부부터 배면부까지 절단하지 않고 소정 깊이까지만 절단하여 절단된 낱개의 웨이퍼(즉, 반도체 칩)가 절단공정이 종료될 때까지 바람직하게 흡착된 상태를 유지하게 할 수도 있다.

상기와 같이 해서 웨이퍼(32)가 절단되어 복수개의 반도체 칩(37)이 만들어지면, 상기 웨이퍼(32)의 상면부에 도 5 (b)의 형태와 같은 마운트 테이프(31)를 부착한다(S30). 웨이퍼(32) 상면부에 마운트 테이프(31)가 부착되면, 웨이퍼(32) 배면부의 진공흡착을 해제하고 상기 웨이퍼(32)의 상면부에 부착된 마운트 테이프(31)를 도 5 (c)와 같이 하부에 위치되도록 하여 웨이퍼(32)를 페이스 다운시킨다(S40).

상기와 같이 해서, 웨이퍼(32)가 페이스 다운되면, 페이스 다운된 웨이퍼(32)의 반도체 칩(37)들은 소정의 이송장치(미도시)에 의해 이송되어 최종적으로 도 6 (a), (b)에 도시되어 있는 바와 같이 LOC 방식 또는 DCA 방식으로 용이하게 본딩될 수 있게 된다.

상술한 바와 같이 본 발명에 따른 LOC 방식 및 DCA 방식의 반도체 디바이스에 적합한 웨이퍼 가공방법은, 웨이퍼 절단시에는 테이프를 마운트하지 않고 웨이퍼 절단후에 테이프를 마운트함으로써 페이스 다운 웨이퍼 가공을 용이하게 하며, 기존의 설비을 변경하지 않고도 LOC 방식 및 DCA 방식에 그대로 적용시킬 수 있는 이점을 제공한다.

Claims (3)

1. 웨이퍼를 페이스-다운시켜 LOC 방식 및 DCA 방식의 반도체 디바이스를 제조하기에 적합하도록 하는 웨이퍼 가공방법에 있어서,

   웨이퍼를 흡착할 수 있는 진공흡착 수단을 통해 상기 웨이퍼의 배면부를 흡착하는 제 1 단계와,

   소정의 회전 절단 블레이드를 사용하여 상기 진공흡착 수단에 흡착되어 있는 웨이퍼의 회로패턴이 형성된 상면부부터 절단하여 복수개의 반도체 칩을 만드는 제 2 단계와,

   상기 절단 블레이드에 의해 절단되어 복수개의 반도체 칩으로 된 웨이퍼의 상면부에 마운트 테이프를 부착하는 제 3 단계, 및

   상기 제 1 단계의 진공흡착을 해제하고 상기 웨이퍼의 상면부에 부착된 마운트 테이프를 하부에 위치되도록 하여 상기 웨이퍼를 페이스 다운시키는 제 4 단계를 포함하여 된 것을 특징으로 하는 LOC 방식 및 DCA 방식의 반도체 디바이스를 제조하기에 적합한 웨이퍼 가공방법.
2. 제 1 항에 있어서, 상기 제 2 단계에서의 웨이퍼 절단은 웨이퍼의 소정 깊이까지만 절단하여 개개의 반도체 칩으로 분리되지 않도록 한 다음, 상기 제 3 단계 또는 상기 제 4 단계에서 이들을 쪼개어 개개의 반도체 칩으로 분리하는 것을 특징으로 하는 LOC 방식 및 DCA 방식의 반도체 디바이스를 제조하기에 적합한 웨이퍼 가공방법.
3. 제 1 항에 있어서, 상기 제 4 단계의 웨이퍼의 반도체 칩들을 LOC 방식 또는 DCA 방식으로 본딩될 수 있도록 이송하는 단계를 더 포함하여 된 것을 특징으로 하는 LOC 방식 및 DCA 방식의 반도체 디바이스를 제조하기에 적합한 웨이퍼 가공방법.