KR200231863Y1 - 위상변환회로 - Google Patents
위상변환회로 Download PDFInfo
- Publication number
- KR200231863Y1 KR200231863Y1 KR2019980016809U KR19980016809U KR200231863Y1 KR 200231863 Y1 KR200231863 Y1 KR 200231863Y1 KR 2019980016809 U KR2019980016809 U KR 2019980016809U KR 19980016809 U KR19980016809 U KR 19980016809U KR 200231863 Y1 KR200231863 Y1 KR 200231863Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- phase
- amplitude
- output signal
- multiplier
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 고안은 위상 변환 회로에 관한 것으로, 종래의 기술에 있어서 동상신호 및 이상신호의 크기가 다를 경우 이로 인하여 상기 동상신호 및 이상신호의 진폭 불균일이 발생됨으로써, 원하지 않는 노이즈 성분이 발생되고, 이로 인하여 신호의 왜곡이 발생하는 문제점이 있었다. 따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 코싸인 신호를 생성하는 발진부와; 상기 발진부의 출력 신호를 입력받아 이를 90도 위상 변환시켜 출력하는 위상 변환부와; 제1 고주파 입력신호와 상기 발진부의 출력 신호를 곱하여 동상신호를 출력하는 제1 곱셈부와; 제2 고주파 입력신호와 상기 위상 변환부의 출력신호를 곱하여 상기 동상신호와 직교하는 이상신호를 출력하는 제2 곱셈부와; 상기 제1,제2 곱셈부의 출력신호의 진폭을 검출하여 진폭의 불균일을 보상하는 진폭보상부로 구성한 장치를 제공하여 출력신호의 진폭을 검출하여 진폭의 불균일을 보상함으로써, 불필요한 노이즈의 발생 및 신호의 왜곡을 방지하여 시스템의 효율을 향상시키는 효과가 있다.
Description
본 고안은 위상 변환 회로에 관한 것으로, 특히 4상 위상 변조(Quadrature Phase Shift Keying : QPSK) 방식을 사용하는 위상 변환 회로에 있어서 출력신호의 진폭을 검출하여 진폭의 불균일(Amplitude Imbalance)을 보상함으로써 불필요한 노이즈 성분을 제거하도록 한 위상 변환 회로에 관한 것이다.
도 1은 종래 위상 변환 회로의 구성을 보인 블록도로서, 이에 도시된 바와 같이 코싸인 신호(COSX)를 생성하는 발진부(10)와; 상기 발진부(10)의 출력신호(COSX)를 입력받아 이를 90도 위상 변환시켜 출력하는 위상 변환부(20)와; 제1 고주파 입력 신호(RF1)와 상기 발진부(10)의 출력신호(COSX)를 곱하여 동상신호(In-Phase Signal)(IS)를 출력하는 제1 곱셈부(30)와; 제2 고주파 입력 신호(RF2)와 상기 위상 변환부(20)의 출력신호(SINX)를 곱하여 상기 동상신호(IS)와 직교하는 이상신호(Quadrature Signal)(QS)를 출력하는 제2 곱셈부(40)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 첨부한 도 2를 참조하여 상세히 설명하면 다음과 같다.
우선, 발진부(10)에서 코싸인 신호(COSX)를 출력하게 되면, 그 출력신호(COSX)를 입력받은 위상 변환부(20)는 90도 위상을 변환시킨 싸인 신호(SINX)를 출력하게 된다.
그에 따라 제1 곱셈부(30)는 입력되는 고주파 입력신호(RF1)와 상기 발진부(10)의 출력신호(COSX)를 곱하여 동상신호(IS)인 AX⋅COSX 를 출력하게 되고, 또한 제2 곱셈부(40)는 입력되는 고주파 입력신호(RF2)와 상기 위상 변환부(20)의 출력신호(SINX)를 곱하여 이상신호(QS)인 BX⋅SINX 를 출력하게 된다.
여기서, 상기 동상신호(IS)와 이상신호(QS)는 도 2와 같이 도시되며, 상기 동상신호(IS) 및 이상신호(QS)의 크기가 동일할 경우, 위상각(θ)은 45도, 135도, -235도, -45도가 되고, 진폭은 인 벡터로 표현된다.
상기와 같이 종래의 기술에 있어서 동상신호 및 이상신호의 크기가 다를 경우 이로 인하여 상기 동상신호 및 이상신호의 진폭 불균일이 발생됨으로써, 원하지 않는 노이즈 성분이 발생되고, 이로 인하여 신호의 왜곡이 발생하는 문제점이 있었다.
따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 동상신호와 이상신호의 진폭을 검출하여 진폭의 불균일을 보상함으로써 불필요한 노이즈 성분을 제거하도록 한 위상 변환 회로를 제공함에 그 목적이 있다.
도 1은 종래 위상 변환 회로의 구성을 보인 블록도.
도 2는 도 1에서 제1,제2 곱셈부의 출력신호의 벡터도.
도 3은 본 고안 위상 변환 회로의 구성을 보인 블록도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 발진부 20 : 위상 변환부
30,40 : 곱셈부 100 : 진폭보상부
110,120 : 진폭 검출기 130 : 분할기
140 : 증폭제어기
상기와 같은 목적을 달성하기 위한 본 고안 위상 변환 회로의 구성은 코싸인 신호를 생성하는 발진부와; 상기 발진부의 출력신호를 입력받아 이를 90도 위상 변환시켜 출력하는 위상 변환부와; 제1 고주파 입력신호와 상기 발진부의 출력신호를 곱하여 동상신호를 출력하는 제1 곱셈부와; 제2 고주파 입력신호와 상기 위상 변환부의 출력신호를 곱하여 상기 동상신호와 직교하는 이상신호를 출력하는 제2 곱셈부로 구성한 위상 변환 회로에 있어서, 상기 제1,제2 곱셈부의 출력신호의 진폭을 검출하여 진폭의 불균일을 보상하는 진폭보상부를 더 포함하여 된 것을 특징으로 한다.
상기 진폭보상부의 구성은 제1 곱셈부의 최대 진폭을 검출하는 제1 진폭 검출기와; 제2 곱셈부의 최대 진폭을 검출하는 제2 진폭 검출기와; 상기 제1,제2 진폭 검출기의 출력을 입력받아 동상신호의 최대진폭을 이상신호의 최대진폭으로 분할하여 출력하는 분할기와; 상기 분할기의 출력신호의 제어에 의해 이상신호의 증폭이득을 조절하는 증폭제어기로 구성하여 된 것을 특징으로 한다.
이하, 본 고안에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 고안 위상 변환 회로의 구성을 보인 블록도로서, 이에 도시한 바와 같이 코싸인 신호(COSX)를 생성하는 발진부(10)와; 상기 발진부(10)의 출력신호(COSX)를 입력받아 이를 90도 위상 변환시켜 출력하는 위상 변환부(20)와; 제1 고주파 입력신호(RF1)와 상기 발진부(10)의 출력신호(COSX)를 곱하여 동상신호(IS)를 출력하는 제1 곱셈부(30)와; 제2 고주파 입력신호(RF2)와 상기 위상 변환부(20)의 출력신호(SINX)를 곱하여 상기 동상신호(IS)와 직교하는 이상신호(QS)를 출력하는 제2 곱셈부(40)와; 상기 제1,제2 곱셈부(30)(40)의 출력신호(IS)(QS)의 진폭을 검출하여 진폭의 불균일을 보상하는 진폭보상부(100)로 구성한다.
상기 진폭보상부(100)는 제1 곱셈부(30)의 출력인 동상신호(IS)에서 최대 진폭(A)을 검출하는 제1 진폭 검출기(110)와; 제2 곱셈부(40)의 출력인 이상신호(QS)에서 최대 진폭(B)을 검출하는 제2 진폭 검출기(120)와; 상기 제1,제2 진폭 검출기(110)(120)의 출력(A)(B)을 입력받아 동상신호(IS)의 최대 진폭(A)을 이상신호(QS)의 최대진폭(B)으로 분할하여 출력하는 분할기(130)와; 상기 분할기(130)의 출력신호(A/B)의 제어에 의해 상기 이상신호(QS)의 증폭이득을 조절하는 증폭제어기(140)로 구성하며, 이와 같이 구성한 본 고안에 따른 일실시예의 동작과정을 상세히 설명하면 다음과 같다.
우선, 발진부(10)에서 코싸인 신호(COSX)를 출력하면, 그 출력신호(COSX)를 입력받은 위상 변환부(20)는 90도 위상을 변환시킨 싸인 신호(SINX)를 출력한다.
그에 따라 제1 곱셈부(30)는 입력되는 고주파 입력신호(RF1)와 상기 발진부(10)의 출력신호(COSX)를 곱하여 동상신호(IS)인 AX⋅COSX 를 출력하고, 또한 제2 곱셈부(40)는 입력되는 고주파 입력신호(RF2)와 상기 위상 변환부(20)의 출력신호(SINX)를 곱하여 이상신호(QS)인 BX⋅SINX 를 출력한다.
여기서, 제1 진폭 검출기(110)는 동상신호(IS)를 입력받아 이의 최대진폭(A)을 검출하고, 제2 진폭 검출기는(120) 이상신호(QS)를 입력받아 이의 최대진폭(B)을 검출한다.
그리고, 상기 제1,제2 진폭 검출기(110)(12)의 출력(A)(B)을 입력받은 분할기(130)는 상기 동상신호(IS)의 최대 진폭(A)을 이상신호(QS)의 최대진폭(B)으로 분할하여 출력한다.
따라서, 증폭제어기(140)는 상기 제2 곱셈부(40)의 출력신호(QS)를 입력되는 상기 분할기(130)의 출력신호(A/B)에 의해 이득을 제어하여 상기 이상신호(QS)의 크기를 동상신호(IS)와 동일하게 조절한다.
여기서, 상기 동상신호(IS)의 최대진폭(A)이 1.1이고, 상기 이상신호(QS)의 최대진폭(B)이 0.9일 경우, 이를 입력받은 상기 제1,제2 진폭 검출기(110)(120)에서 각각의 최대진폭(A)(B)을 검출하여 상기 분할기(130)로 출력한다.
그리고, 상기 분할기(130)는 상기 증폭제어기(140)로 분할된 값(1.1/0.9)을 출력하고, 상기 증폭제어기(140)는 그 값(1.1/0.9)에 따라 상기 이상신호(QS)의 크기(B)를 증폭하므로, 상기 증폭제어기(140)를 통해 출력되는 이상신호(QS)의 크기(B)는 1.1이다.
또한, 역으로 상기 동상신호(IS)의 최대진폭(A)이 0.9이고, 상기 이상신호(QS)의 최대진폭(B)이 1.1일 경우, 상기 제1,제2 진폭 검출기(110)(120)는 각각 최대진폭(0.9)(1.1)을 검출하여 출력하고, 그 신호를 입력받은 상기 분할기(130)는 이를 분할한 신호(0.9/1.1)를 출력한다.
따라서, 상기 증폭제어기(140)는 상기 분할기(130)의 출력신호(0.9/1.1)를 입력받아 상기 제2 곱셈부(40)에서 출력되는 이상신호(QS)의 크기(B)를 0.9로 증폭한다.
상기에서 상세히 설명한 바와 같이, 본 고안은 동상신호와 이상신호의 진폭을 검출하여 진폭의 불균일을 보상함으로써, 불필요한 노이즈의 발생 및 신호의 왜곡을 방지하여 시스템의 효율을 향상시키는 효과가 있다.
Claims (1)
- 코싸인 신호를 생성하는 발진부와; 상기 발진부의 출력 신호를 입력받아 이를 90도 위상 변환시켜 출력하는 위상 변환부와; 제1 고주파 입력신호와 상기 발진부의 출력 신호를 곱하여 동상신호를 출력하는 제1 곱셈부와; 제2 고주파 입력신호와 상기 위상 변환부의 출력신호를 곱하여 상기 동상신호와 직교하는 이상신호를 출력하는 제2 곱셈부로 구성한 위상 변환 회로에 있어서, 상기 제1,제2 곱셈부에서 출력되는 동산신호의 최대 진폭을 검출하는 제1 진폭 검출기와; 상기 제2 곱셈부에서 출력되는 이상신호의 최대 진폭을 검출하는 제2 진폭 검출기와; 상기 제1,제2 진폭 검출기의 출력을 입력받아 상기 동상신호의 최대진폭을 상기 이상신호의 최대진폭으로 분할하여 출력하는 분할기와; 상기 분할기의 출력신호의 제어에 의해 상기 이상신호의 증폭이득을 조절하는 증폭제어기를 포함하여 구성된 것을 특징으로 하는 위상 변환 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980016809U KR200231863Y1 (ko) | 1998-09-04 | 1998-09-04 | 위상변환회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980016809U KR200231863Y1 (ko) | 1998-09-04 | 1998-09-04 | 위상변환회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000005891U KR20000005891U (ko) | 2000-04-06 |
KR200231863Y1 true KR200231863Y1 (ko) | 2001-10-25 |
Family
ID=69516657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019980016809U KR200231863Y1 (ko) | 1998-09-04 | 1998-09-04 | 위상변환회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200231863Y1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468359B1 (ko) * | 2002-10-31 | 2005-01-27 | 인티그런트 테크놀로지즈(주) | 국부 발진 신호 경로를 통한 동 위상 및 직교 위상 신호간 부정합 보정 회로를 이용한 국부 발진기 및 이를이용한 수신 장치 |
CN111530800B (zh) * | 2020-05-07 | 2022-04-12 | 内蒙古警通标牌制作有限责任公司 | 一种机动车号牌擦字机 |
-
1998
- 1998-09-04 KR KR2019980016809U patent/KR200231863Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000005891U (ko) | 2000-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3570898B2 (ja) | プレディストーション回路 | |
US7953328B2 (en) | Optical DQPSK transmitter phase monitor and control | |
JP4555702B2 (ja) | 歪補償装置 | |
EP1266448A1 (en) | A lineariser for a signal handling apparatus | |
JPH08242263A (ja) | 送信装置 | |
US20070274471A1 (en) | Distortion compensating apparatus and method | |
JP2006261969A (ja) | 歪補償装置 | |
JP2006270246A (ja) | 歪補償装置 | |
JP2005312021A (ja) | 無線システム、無線送信装置および無線受信装置 | |
US20130287410A1 (en) | Phase skew compensation at a coherent optical receiver | |
US7130357B2 (en) | Apparatus and method for compensating error for analog quadrature modulator (AQM) | |
JP2011041049A (ja) | 無線装置及び信号処理方法 | |
JP2009206556A (ja) | 送信機 | |
JPH05175743A (ja) | 電力増幅器 | |
JP2004254175A (ja) | 非線形歪補償回路および非線形歪補償方法ならびに送信回路 | |
KR200231863Y1 (ko) | 위상변환회로 | |
US6087898A (en) | Closed loop feed forward system featuring carrier reutilization for synchronous detection | |
JP5263081B2 (ja) | 送信回路 | |
US5787124A (en) | Quadrature detector and amplitude error correction method for quadrature detector | |
JP2885713B2 (ja) | 送信機 | |
JP3301287B2 (ja) | 線形補償回路 | |
JP2001007869A (ja) | キャリアリーク抑制回路 | |
JP2008205759A (ja) | 歪補償装置 | |
JPH04291829A (ja) | 歪み補償回路 | |
JPH0690264A (ja) | 自動キャリア調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |