KR200211295Y1 - 마이크로 비 지 에이 패키지 - Google Patents
마이크로 비 지 에이 패키지 Download PDFInfo
- Publication number
- KR200211295Y1 KR200211295Y1 KR2019980025897U KR19980025897U KR200211295Y1 KR 200211295 Y1 KR200211295 Y1 KR 200211295Y1 KR 2019980025897 U KR2019980025897 U KR 2019980025897U KR 19980025897 U KR19980025897 U KR 19980025897U KR 200211295 Y1 KR200211295 Y1 KR 200211295Y1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- substrate
- elastomer
- package
- attached
- Prior art date
Links
Abstract
본 고안은 마이크로 비 지 에이 패키지에 관한 것으로, 서브스트레이트(13)의 하면에 형성되는 리드 패턴(15)의 단부에 동심원형태로 크기가 다른 여러개의 슬릿(15a')을 형성하여 신축부(15a)를 구성하고, 엘라스토머(12)에 형성된 관통공(12a)을 통하여 신축부(15a)를 신축시켜서 칩(11)의 칩패드(11a)에 부착시킴으로서, 칩(11)의 구동시 발생되는 열에 의하여 엘라스토머(12)가 팽창시 신축부(15a)가 신축되도록 함으로서, 열팽창에 의한 리드 패턴의 단락을 방지하게 된다.
Description
본 고안은 마이크로 비 지 에이 패키지(MICRO BGA PACKAGE)에 관한 것으로, 특히 리드 패턴(LEAD PATTERN)의 단부에 열팽창 또는 수축시 신축할 수 있는 신축부를 형성하여 열팽창에 의하여 리드 패턴이 단락되는 것을 방지하도록 하는데 적합한 마이크로 비 지 에이 패키지에 관한 것이다.
도 1은 종래 마이크로 비 지 에이 패키지의 구성을 보인 단면도이고, 도 2는 도 1의 A부를 상세히 보인 확대도로서, 도시된 바와 같이, 종래 마이크로 비 지 에이 패키지는 반도체 칩(CHIP)(1)의 상측에 서브스트레이트(SUBSTRATE)(2)가 설치되어 있고, 그 서브스트레이(2)와 칩(1)의 사이에는 엘라스토머(ELASTOMER)(3)가 설치되어 있으며, 상기 서브스트레이트(2)의 하면에는 다수개의 리드 패턴(4)들이 형성되어 있고, 그 리드 패턴(4)의 양단부는 상기 칩(1)의 칩패드(CHIP PAD)(1a)에 각각 부착되어 있으며, 상기 서브스트레이트(2)의 상면에는 리드 패턴(4)들에 전기적으로 연결되도록 다수개의 솔더볼(SOLDER BALL)(5)이 부착되어 있고, 상기와 같이 부착된 리드 패턴(4)들의 외측에는 인캡슐런트(ENCAPSULANT)(6)가 형성되어 있다.
상기와 같이 구성되어 있는 종래 마이크로 비 지 에이 패키지는 하면에 리드 패턴(4)들이 형성되어 테이프 형태로 되어 있는 서브스트레이트(2)의 하면에 엘라스토머(3)가 부착되어 있는 상태에서 접착제(미도시)를 이용하여 엘라스토머(3)의 하면에 반도체 칩(1)을 부착한다.
그런 다음, 상기 리드 패턴(4)들을 칩(1)의 칩패드(1a)에 각각 부착하는 리드 본딩을 실시하고, 그 리드본딩된 리드 패턴(4)의 외측에 인캡슐런트(6)를 이용하여 인캡슐레이팅을 실시하며, 상기 서브스트레이트(2)의 상면에 다수개의 솔더볼(5)들을 부착하는 솔더볼 어태치공정을 실시한 다음, 테이프 형태의 서브스트레이트(2)의 일정부분을 절단하여 개개의 패키지(7)로 분리하여 완성한다.
그러나, 상기와 같이 구성되는 종래 마이크로 비 지 에이 패키지는 사용중에 칩(1)에서 발생되는 열에 의하여 엘라스토머(3)가 팽창을 하면, 양단부가 칩패드(1a)에 고정되어 있는 리드 패턴(4)의 일정부분이 끊어져서 단락되는 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 고안의 목적은 반도체 칩의 구동시 발생되는 열에 의하여 엘라스토머가 팽창시 리드 패턴이 단락되는 것을 방지할 수 있도록 하는데 적합한 마이크로 비 지 에이 패키지를 제공함에 있다.
도 1은 종래 마이크로 비 지 에이 패키지의 구성을 보인 단면도.
도 2는 도 1의 A부를 상세히 보인 확대도.
도 3은 본 고안 마이크로 비 지 에이 패키지의 구조를 보인 종단면도.
도 4는 도 3의 B부를 상세히 보인 확대도.
도 5는 본 고안의 요부인 신축부를 상세히 보인 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 칩 11a : 칩패드
12 : 엘라스토머 12a : 관통공
13 : 서브스트레이트 14 : 솔더볼
15 : 리드 패턴 15a : 신축부
15a' : 슬릿
상기와 같은 본 고안의 목적을 달성하기 위하여 반도체 칩과, 그 칩의 상측에 설치되는 서브스트레이트와, 그 서브스트레이트와 상기 칩 사이에 설치되는 엘라스토머와, 그 엘라스토머에 형성되어 있는 관통공을 통하여 일단부가 스프링형식으로 칩패드에 부착되는 신축부가 형성되어 있고 타단부는 상기 서브스트레이트에 부착되어 있는 리드 패턴들과, 상기 서브스트레이트의 상면에 부착되여 상기 리드 패턴과 전기적으로 연결되어 있는 솔더볼들을 구비하여서 구성되는 것을 특징으로 하는 마이크로 비 지 에이 패키지가 제공된다.
이하, 상기와 같이 구성되어 있는 본 고안 마이크로 비 지 에이 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 고안 마이크로 비 지 에이 패키지의 구조를 보인 종단면도이고, 도 4는 도 3의 B부를 상세히 보인 확대도이며, 도 5는 본 고안의 요부인 완충부를 상세히 보인 평면도이다.
도시된 바와 같이, 본 고안 마이크로 비 지 에이 패키지는 반도체 칩(11)의 상면에 칩(11)의 열팽창시 완충하기 위한 엘라스토머(12)가 부착되어 있고, 그 엘라스토머(12)는 칩(11)의 상면에 형성된 칩패드(11a)들이 노출되도록 관통공(12a)들이 형성되어 있다.
그리고, 상기 엘라스토머(12)의 상면에는 테이프 형태의 서브스트레이트(13)가 부착되어 있고, 그 서브스트레이트(13)의 상면에는 솔더볼(14)들이 부착되어 있으며, 상기 서브스트레이트(13)와 엘라스토머(12)의 사이에는 리드 패턴(15)들이 형성되어 있는데, 이와 같은 리드 패턴(15)의 단부에는 엘라스토머(12)의 관통공(12a)에 신축가능하도록 삽입되어 칩패드(11a)에 부착된 신축부(15a)가 형성되어 있다.
상기 신축부(15a)는 도 5에 도시된 바와 같이, 동심원상으로 크기가 다른 슬릿(15a')들이 형성되어 있어서, 중심부를 누르면 신축할 수 있도록 되어 있다.
상기와 같이 구성되어 있는 본 고안 마이크로 비 지 에이 패키지의 제조순서를 설명하면 다음과 같다.
신축부(15a)가 형성되어 있는 리드 패턴(15)이 하면에 형성되어 있는 서브스트레이트(13)가 테이프 형태로 준비되고, 이와 같은 테이프 형태의 서브스트레이트(13) 하면에 엘라스트머(12)가 부착된 상태로 다이본딩장비에 공급되면 접착제(미도시)를 이용하여 칩(11)의 상면에 엘라스토머(12)를 부착하는 다이본딩작업을 실시한다.
그런 다음, 상기와 같이 다이본딩된 칩(11)이 리드본딩장치로 이송되면, 리드 패턴(15)의 신축부(15a) 중앙을 눌러서 엘라스토머(12)의 관통공(12a)을 통하여 신축부(15a)의 중앙과 칩패드(11a)를 열압착하는 리드본딩작업을 실시한다.
그런 다음, 상기 서브스트레이트(13)의 상면에 상기 리드 패턴(15)들과 전기적으로 연결되도록 다수개의 솔더볼(14)들을 고정부착하는 솔더볼어태치작업을 실시한다.
그런 다음, 마지막으로 상기와 같이 솔더볼어태치작업이 완료된 테이프 형태의 서브스트레이트(13)의 일정부분을 절단하여 개개의 패키지(16)로 분리하는 컷팅작업을 실시하여 패키지(16)를 완성한다.
이상에서 상세히 설명한 바와 같이, 본 고안 마이크로 비 지 에이 패키지는 리드 패턴의 단부에 동심원형태로 크기가 다른 여러개의 슬릿을 형성하여 신축부를 구성하고, 엘라스토머에 형성된 관통공을 통하여 신축부를 신축시켜서 칩의 칩패드에 부착시킴으로서, 칩의 구동시 발생되는 열에 의하여 엘라스토머가 팽창시 신축부가 신축되도록 함으로서, 열팽창에 의한 리드 패턴의 단락을 방지하게 된다.
Claims (2)
- 반도체 칩과, 그 칩의 상측에 설치되는 서브스트레이트와, 그 서브스트레이트와 상기 칩 사이에 설치되는 엘라스토머와, 그 엘라스토머에 형성되어 있는 관통공을 통하여 일단부가 판스프링형식으로 칩패드에 부착되는 신축부가 형성되어 있고 타단부는 상기 서브스트레이트에 부착되어 있는 리드 패턴들과, 상기 서브스트레이트의 상면에 부착되며 상기 리드 패턴과 전기적으로 연결되어 있는 솔더볼들을 구비하여서 구성되는 것을 특징으로 하는 마이크로 비 지 에이 패키지.
- 제 1항에 있어서, 상기 신축부는 동심원상으로 크기가 다른 슬릿이 형성되어 있어서 신축가능하도록 구성된 것을 특징으로 하는 마이크로 비 지 에이 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980025897U KR200211295Y1 (ko) | 1998-12-21 | 1998-12-21 | 마이크로 비 지 에이 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980025897U KR200211295Y1 (ko) | 1998-12-21 | 1998-12-21 | 마이크로 비 지 에이 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000012833U KR20000012833U (ko) | 2000-07-15 |
KR200211295Y1 true KR200211295Y1 (ko) | 2001-06-01 |
Family
ID=69710826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019980025897U KR200211295Y1 (ko) | 1998-12-21 | 1998-12-21 | 마이크로 비 지 에이 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200211295Y1 (ko) |
-
1998
- 1998-12-21 KR KR2019980025897U patent/KR200211295Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000012833U (ko) | 2000-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6855575B2 (en) | Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof | |
US5900676A (en) | Semiconductor device package structure having column leads and a method for production thereof | |
KR100266698B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
KR100247463B1 (ko) | 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법 | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
US6408510B1 (en) | Method for making chip scale packages | |
US5243497A (en) | Chip on board assembly | |
JPH1050772A (ja) | 半導体装置およびその製造方法 | |
KR200211295Y1 (ko) | 마이크로 비 지 에이 패키지 | |
KR100273275B1 (ko) | 칩사이즈패키지및그제조방법 | |
JP3506029B2 (ja) | テープ状配線基板及びそれを用いた半導体装置 | |
US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
KR100308116B1 (ko) | 칩스케일반도체패키지및그제조방법_ | |
KR100587024B1 (ko) | 3차원 적층형 마이크로 비지에이 패키지 | |
JP2913858B2 (ja) | 混成集積回路 | |
KR100309468B1 (ko) | 마이크로 비지에이 패키지 및 제조방법 | |
KR100336762B1 (ko) | 칩 사이즈 패키지 및 그 제조방법 | |
KR100207903B1 (ko) | 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지 | |
KR100518243B1 (ko) | 칩규모 패키지 제조방법 | |
KR100228336B1 (ko) | 플렉시블 멀티칩 모듈 반도체 장치 및 그의 형성방법 | |
KR100328835B1 (ko) | 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법 | |
KR0147156B1 (ko) | 필름 온 칩 패키지와 그 제조방법 | |
KR940004278Y1 (ko) | Cot 패키지 | |
KR100331074B1 (ko) | 반도체패키지용 필름의 솔더볼랜드 구조 | |
KR19980058485A (ko) | 칩 스케일 패키지의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |