KR200205260Y1 - 반도체칩 운반용 트레이 홀더 - Google Patents

반도체칩 운반용 트레이 홀더 Download PDF

Info

Publication number
KR200205260Y1
KR200205260Y1 KR2019980017517U KR19980017517U KR200205260Y1 KR 200205260 Y1 KR200205260 Y1 KR 200205260Y1 KR 2019980017517 U KR2019980017517 U KR 2019980017517U KR 19980017517 U KR19980017517 U KR 19980017517U KR 200205260 Y1 KR200205260 Y1 KR 200205260Y1
Authority
KR
South Korea
Prior art keywords
blocks
tray
trays
semiconductor chips
tray holder
Prior art date
Application number
KR2019980017517U
Other languages
English (en)
Other versions
KR20000006399U (ko
Inventor
박영기
한문수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR2019980017517U priority Critical patent/KR200205260Y1/ko
Publication of KR20000006399U publication Critical patent/KR20000006399U/ko
Application granted granted Critical
Publication of KR200205260Y1 publication Critical patent/KR200205260Y1/ko

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

복수 개의 반도체칩을 적재하여 운반하는 트레이를 복층으로 적층하여 양측에서 홀딩용 블록으로 결합시킴으로써 하나의 묶음으로 적층된 트레이들을 운반시키는 반도체칩 운반용 트레이 홀더에 관한 것으로써, 복수 개의 반도체칩을 적재하는 트레이의 양변에서 대응되는 변부에 길이 방향으로 형성된 돌출부들에 대응되는 채널이 일면에 복수개 형성된 제 1 및 제 2 블록으로 구성되어 적층된 트레이들의 양측의 돌출부들과 상기 제 1 및 제 2 블록을 조립한다. 따라서, 간단하고 손쉽게 반도체칩을 적재하는 트레이들을 블록으로 조립하여 하나의 묶음화시킴으로써 트레이의 손상이 발생되지 않고 트레이들을 하나의 묶음화하는 공정의 작업성이 개선되는 효과가 있다. 또한, 트레이들을 하나의 묶음화하는 공정에 별도의 자동화된 설비의 적용이 불필요하므로 제조단가가 경감되는 효과가 있다.

Description

반도체칩 운반용 트레이 홀더
본 고안은 반도체칩 운반용 트레이 홀더에 관한 것으로서, 보다 상세하게는 복수 개의 반도체칩을 적재하여 운반하는 트레이를 복층으로 적층하여 양측에서 홀딩용 블록으로 결합시킴으로써 하나의 묶음으로 적층된 트레이들을 운반시키는 반도체칩 운반용 트레이 홀더에 관한 것이다.
통상, 반도체칩은 웨이퍼 레벨의 가공 공정들과 칩 레벨의 어셈블리 공정을 거쳐서 제조되며, 제조가 완료된 반도체칩은 소정 테스트 과정을 거친 후 출하된다.
반도체칩을 출하하거나 이동시키는 경우 복수 개를 한번에 실을 수 있는 셀 구조를 갖는 평판형의 트레이가 이용되며, 보통 복수 매의 트레이가 적층된 상태에서 하나의 묶음으로 이동된다.
복수 매의 적층된 묶음화하는 공정은 매뉴얼로 진행되거나 또는 밴딩을 위하여 별도로 고안된 자동화 설비를 이용하여 진행되며, 적층된 트레이들의 묶음은 폴리프로필렌 또는 정전성 재질의 밴드(14)로 밴딩된다.
일반적으로 반도체칩을 복수 개 적재하는 트레이(10)는 도 1과 같이 장방형의 평판으로써 개별 반도체칩이 수납되는 셀구조를 가진다. 그리고, 개별 트레이(10)의 장변부의 단부에 근접한 서로 대칭되는 위치에 홈(12)이 형성되고, 이 홈(12)은 밴드(14)의 밴딩시 걸림과 트레이의 이송시 핑거의 삽입을 위하여 이용된다. 또한, 트레이(10)의 양 단변부에는 각각 길이 방향으로 돌출된 돌출부(13)가 형성되며, 돌출부(13)의 단부는 하부로 꺽인 형상을 갖는다.
전술한 구조를 갖는 개별 트레이들(10)을 복수 층으로 적층할 때는 최상단에 위치되는 빈 트레이를 커버용으로 이용하고, 그 하부로 반도체칩이 적재된 트레이(10)들이 적층된다.
그러나, 도 1과 같이 전술한 종래의 트레이(10)를 이송 또는 출하하기 위하여 적층하여 밴딩하는 방법은 밴딩력 조절의 어려움이 있고, 한계치 이상의 힘으로 밴딩되면 트레이(10)가 파손되는 경우가 종종 발생되며, 밴드(12)의 장력 조절이 어려워서 밴딩 길이를 조절하기 어려웠다.
또한, 종래의 트레이(10) 밴딩 방법은 밴딩을 위한 별도의 자동화 설비를 이용하여 제조단가를 상승시키거나 매뉴얼로 밴딩하는 어려운 공정의 추가가 요구되는 문제점이 있다.
본 고안의 목적은 홀딩용 블록을 이용하여 복수 개의 반도체칩을 적재하는 트레이를 복층의 묶음 상태로 간단히 조립함으로써 이송 또는 출하를 위한 복수 개의 반도체칩을 적재한 트레이를 손상없이 묶음화함에 있다.
본 고안의 다른 목적은 복층으로 적재되어 이송 또는 출하되는 트레이들을 간단히 홀딩용 블록으로 고정함으로써 작업성을 향상시킴에 있다.
본 고안의 또다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.
도 1은 종래의 반도체칩 트레이를 홀딩하는 방법을 나타내는 사시도이다.
도 2는 본 고안에 따른 반도체칩 운반용 트레이 홀더의 바람직한 실시예를 나타내는 조립도이다.
본 고안에 따른 반도체칩 운반용 트레이 홀더는 복수 개의 반도체칩을 적재하는 트레이의 양변에서 대응되는 변부에 길이 방향으로 형성된 돌출부들에 대응되는 채널이 일면에 복수개 형성된 제 1 및 제 2 블록으로 구성되어 적층된 트레이들의 양측의 돌출부들과 상기 제 1 및 제 2 블록을 조립한다.
여기에서 상기 제 1 및 제 2 블록은 사출물 또는 압출물로 구성될 수 있으며, 플라스틱, 금속 또는 합금 중 어느 하나의 재질로 이루어질 수 있다.
그리고, 상기 제 1 및 제 2 블록의 최상위 돌출부는 하부에 둔턱이 형성됨으로써 최상위 트레이를 고정함이 바람직하고, 채널 형성을 위하여 구성된 돌출부의 단부가 상부로 꺽인 형상을 갖도록 구성됨이 바람직하다.
이하, 본 고안에 따른 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
본 고안에 따른 실시예는 도 2에 도시된 바와 같이 다수 층으로 적층된 트레이(20)의 측면에 상하 일렬로 배열된 돌출부(22)들의 형상에 대응되는 채널 구조를 갖는 한 쌍의 블록(30)이 구성된다.
낱매의 트레이(20)에는 상면에 반도체칩을 복수 개 싣기 위한 셀들이 형성되며, 트레이(20)의 양측 단변부에는 각각 단변부의 길이 방향으로 소정 길이 연장되고 단부가 하측으로 꺽여진 돌출부(22)가 형성된다.
따라서, 트레이(20)들이 적층됨에 따라서 각 트레이들(20)의 돌출부(22)는 상하 일렬로 배치되며, 복수 개의 돌출부(22)들과 조립되어 트레이들(20)을 고정하는 블록(30)은 일면에 채널들이 형성되며, 각 채널들은 각 돌출부(22)들이 형성된 위치와 일치되며, 조립시 홀딩용 블록(30)의 채널들에 돌출부(22)가 삽입된다.
블록(30)은 외관이 장방형사잉며, 트레이들(20)의 돌출부들(22)을 고정시킬 채널이 형성되는 면은 돌출부(22)의 길이에 대응되는 길이를 가지며, 채널은 돌출부(22)를 충분히 삽입할 정도의 깊이를 갖는다.
그리고, 블록(30)의 일면에 형성된 전술한 채널은 묶음 단위로 미리 정해진 수 만큼 형성되며, 전술한 바와 같이 개별 트레이들(20)의 돌출부(22)에 대응되게 채널은 상하로 평행하게 형성된 돌출부(34)에 의하여 구분되며, 돌출부(34)의 단부 상부로 돌출턱이 형성된다. 그리고, 블록의 상면에 연장되게 형성된 최상위 돌출부(32)는 다른 돌출부(34)들보다 약간 길게 연장되면서 단부는 하부로 둔턱진 형상을 갖는다. 돌출부(32)는 최상위에 커버용으로 높이는 빈 트레이(20)를 둔턱진 형상에 의하여 홀딩하여 이송이나 출하시 트레이들(20)의 유동을 방지한다.
전술한 바와 같이 구성된 블록(30)은 먼저 반도체칩이 소정 수량 적재된 트레이들(20)을 일정 매수로 적층된 상태에서 트레이들(20)의 측면으로 결합된다.
이때 블록(30)의 각 채널들에 트레이들(20)의 돌출부(22)가 하나씩 삽입되며, 볼록(30)이 견고한 재질로 제작되어서 뒤틀림이나 유동이 확실히 지지된다. 따라서 트레이들(20)의 묶음이 이송되거나 출하될 때 트레이들 간에 틈이 생겨서 반도체칩이 흐트러지는 것과 같은 현상을 발생되지 않는다.
여기에서 상기 제 1 및 제 2 블록은 사출물 또는 압출물로 구성될 수 있으며, 플라스틱, 금속 또는 합금 중 어느 하나의 재질로 이루어질 수 있다.
이상에서 상세히 설명한 바와 같이, 본 고안은 바람직한 실시예에 대해 상세히 기술되었지만, 본 고안이 속하는 기술 분야에 있어서 통상의 지식을 가진 사람이라면, 본 고안의 정신 및 범위를 벗어나지 않으면서 본 고안을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다.
따라서, 본 고안에 의하면 간단하고 손쉽게 반도체칩을 적재하는 트레이들을 블록으로 조립하여 하나의 묶음화시킴으로써 트레이의 손상이 발생되지 않고 트레이들을 하나의 묶음화하는 공정의 작업성이 개선되는 효과가 있다. 또한, 트레이들을 하나의 묶음화하는 공정에 별도의 자동화된 설비의 적용이 불필요하므로 제조단가가 경감되는 효과가 있다.

Claims (6)

  1. 복수 개의 반도체칩을 적재하는 트레이의 양변에서 대응되는 변부에 길이 방향으로 형성된 돌출부들에 대응되는 채널이 일면에 복수개 형성된 제 1 및 제 2 블록으로 구성되어 적층된 트레이들의 양측의 돌출부들과 상기 제 1 및 제 2 블록을 조립함을 특징으로 하는 반도체칩 운반용 트레이 홀더.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 블록은 사출물로 구성됨을 특징으로 하는 반도체칩 운반용 트레이 홀더.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 블록은 압출물로 구성됨을 특징으로 하는 반도체칩 운반용 트레이 홀더.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 블록은 플라스틱, 금속 또는 합금 중 어느 하나의 재질로 이루어짐을 특징으로 하는 반도체칩 트레이 홀더.
  5. 제 1 항에 있어서,
    상기 제 1 및 제 2 블록의 최상위 돌출부는 하부에 둔턱이 형성됨으로써 최상위 트레이를 고정함을 특징으로 하는 반도체칩 운반용 트레이 홀더.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 블록에 상기 채널 형성을 위하여 구성된 돌출부의 단부가 상부로 꺽인 형상을 가짐을 특징으로 하는 반도체칩 운반용 트레이 홀더.
KR2019980017517U 1998-09-15 1998-09-15 반도체칩 운반용 트레이 홀더 KR200205260Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980017517U KR200205260Y1 (ko) 1998-09-15 1998-09-15 반도체칩 운반용 트레이 홀더

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980017517U KR200205260Y1 (ko) 1998-09-15 1998-09-15 반도체칩 운반용 트레이 홀더

Publications (2)

Publication Number Publication Date
KR20000006399U KR20000006399U (ko) 2000-04-15
KR200205260Y1 true KR200205260Y1 (ko) 2001-01-15

Family

ID=69521337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980017517U KR200205260Y1 (ko) 1998-09-15 1998-09-15 반도체칩 운반용 트레이 홀더

Country Status (1)

Country Link
KR (1) KR200205260Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112862747A (zh) * 2020-12-07 2021-05-28 英特尔产品(成都)有限公司 对芯片托盘堆叠的图像进行处理和分析的方法和图像处理系统以及芯片托盘堆叠检测装置

Also Published As

Publication number Publication date
KR20000006399U (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
US6032801A (en) Pallet system
US5360106A (en) Method for transporting/storing wafer and wafer carrier
US3435949A (en) Magazine for integrated circuit modules
KR200205260Y1 (ko) 반도체칩 운반용 트레이 홀더
US3454154A (en) Integrated circuit carrier
US3954175A (en) Adjustable integrated circuit carrier
US4760917A (en) Integrated circuit carrier
JP5901961B2 (ja) 支持構造体及び梱包方法
US5370225A (en) Tray arrangement for multiple lead integrated circuit components and the like
US5509574A (en) Package and dispensing system incorporating storage tubes for electrical connectors
US11581207B2 (en) Transport system
GB2216875A (en) Container for integrated circuit devices
TW202210382A (zh) 均熱片的包裝盒與包裝方法
JP2013049466A (ja) 収納用トレー
US5114005A (en) Cartridge with projections to secure articles held within
JP2004268938A (ja) 箱用仕切り体
KR200227689Y1 (ko) 밴딩포장용가이드판.
JP7346604B2 (ja) セラミックス基板の輸送用の梱包容器
KR940004277Y1 (ko) 패키지 캐리어(Package Carrier) 고정구조
JP2606438B2 (ja) 電子部品連集合体
JP6361526B2 (ja) 梱包資材
JPS5994853A (ja) 半導体装置
KR200169136Y1 (ko) 메터리얼 볼 그리드 어레이 패키지 보트(Material ball grid array package boat)
JP6230581B2 (ja) パルプモウルド製青果物収納トレー
KR100226108B1 (ko) 볼그리드어레이 반도체패키지 보관용 트레이

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee