KR200202563Y1 - 마이크로 콘트롤보드 - Google Patents

마이크로 콘트롤보드 Download PDF

Info

Publication number
KR200202563Y1
KR200202563Y1 KR2020000016999U KR20000016999U KR200202563Y1 KR 200202563 Y1 KR200202563 Y1 KR 200202563Y1 KR 2020000016999 U KR2020000016999 U KR 2020000016999U KR 20000016999 U KR20000016999 U KR 20000016999U KR 200202563 Y1 KR200202563 Y1 KR 200202563Y1
Authority
KR
South Korea
Prior art keywords
communication
cpu
connection connector
external
control board
Prior art date
Application number
KR2020000016999U
Other languages
English (en)
Inventor
강석영
고재명
Original Assignee
태석기계주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 태석기계주식회사 filed Critical 태석기계주식회사
Priority to KR2020000016999U priority Critical patent/KR200202563Y1/ko
Application granted granted Critical
Publication of KR200202563Y1 publication Critical patent/KR200202563Y1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Programmable Controllers (AREA)

Abstract

본 고안은 듀얼버스를 이용하여 외부와 통신과 각종 콘트롤부를 분리하여 제어하는 마이크로 콘트롤보드에 관한 것이다.
본 고안의 마이크로 콘트롤보드에 있어서, 특정 기능을 수행하기 위해 다수의 장치를 총괄적으로 제어하는 CPU와, 특정기능의 동작을 수행하기 위한 프로그램 데이터를 저장하고 있는 롬과, 상기 특정기능을 수행하는 도중에 발생한 데이터를 일시적으로 저장하는 램과, 외부장비에 연결되어 외부장비와 마이크로 콘트롤보드를 연결하는 콘넥터와, 상기 콘넥터에 연결되어 외부버스로부터 입력되는 데이터나 상기 콘넥터로부터 출력되는 데이터를 상기 CPU의 제어에 의해 버퍼링하여 출력하는 버퍼부와, 상기 CPU의 제어에 의해 상기 롬과 상기 램을 억세스하기 위한 어드레스와 입출력(I/O) 선택신호 및 칩셀렉트신호(/CS)를 출력하는 디코더와, RS232C 통신 및 RS422 통신을 선택하는 선택스위치와, 외부와 통신을 할 수 있도록 내부버스와 외부버스를 연결하는 외부접속 콘넥터와, 상기 외부접속 콘넥터에 연결되어 상기 CPU의 제어에 의해 RS232C통신을 할 수 있도록 인터페이스하는 RS232C 통신드라이버와, 상기 외부접속 콘넥터에 연결되어 상기 CPU의 제어에 의해 RS422통신을 할 수 있도록 인터페이스하는 RS422통신 드라이버와, 내부버스에 연결되어 내부 동작상태를 표시하기 위한 표시데이터를 표시부등에 연결하는 역할을 하는 내부접속 콘넥터를 구비한다.

Description

마이크로 콘트롤보드{MICRO CONTROL BOARD}
본 고안은 마이크로 콘트롤보드에 관한 것으로, 특히 본 고안은 듀얼버스를 이용하여 외부와 통신과 각종 콘트롤부를 분리하여 제어하는 마이크로 콘트롤보드에 관한 것이다.
일반적으로 마이크로 콘트롤보드는 CPU를 사용하여 외부와의 통신 예를들어 PID제어, 서보 제어처리, 스텝모터 제어등을 처리하도록 하고 있다. 이러한 마이크로 콘트롤보드는 달라스사의 80C320 CPU를 이용하여 구성할 수 있으며, 이 달라스사의 80C320 CPU는 여러개의 칩으로 구성되어 있는 제어용 시스템을 하나의 칩에 전부 내장된 8비트 원칩 마이크로 프로세서이다. 그런데 달라스사의 80C320 CPU를 사용한 마이크로 콘트롤보드는 하나의 메인버스를 사용하여 각종 콘트롤 보드 및 외부와 다양한 통신 예를들어 RS232C와 RS488통신을 하도록 하기 때문에 팬아웃의 문제가 대두되었다.
따라서 본 고안의 목적은 상기와 같은 팬아웃 문제를 해결하기 위해 듀얼버스를 이용하여 외부와 통신과 각종 콘트롤부를 분리하여 제어하는 마이크로 콘트롤보드를 제공함에 있다.
상기 목적을 달성하기 위한 본 고안의 마이크로 콘트롤보드에 있어서, 특정 기능을 수행하기 위해 다수의 장치를 총괄적으로 제어하는 CPU와, 특정기능의 동작을 수행하기 위한 프로그램 데이터를 저장하고 있는 롬과, 상기 특정기능을 수행하는 도중에 발생한 데이터를 일시적으로 저장하는 램과, RS422 통신을 할 수 있도록 외부장비에 연결되어 외부장비와 마이크로 콘트롤보드를 연결하는 RS422 접속잭과, 상기 CPU의 제어에 의해 상기 롬와 상기 램을 억세스하기 위한 어드레스와 내부통신 또는 외부통신을 위한 입출력(I/O) 선택신호 및 칩셀렉트신호(/CS)를 내부접속 콘넥터과 외부접속 콘넥터로 출력하는 디코더와, 내부버스를 통해 마이크로 콘틀롤러가 관장하는 각종 콘트롤보드를 제어하기 위한 데이터, 어드레스 및 입출력(I/O)신호를 상기 디코더의 인에이블신호(EN)에 의해 버퍼링하여 출력하는 제1버퍼부와, 내부버스를 통해 출력되는 외부와 통신을 위한 데이터, 어드레스 및 입출력(I/O)신호를 상기 디코더의 인에이블신호(EN)에 의해 버퍼링하여 출력하는 제2 버퍼부와, 외부와 통신을 할 수 있도록 내부버스와 외부버스를 연결하는 외부접속 콘넥터와, 상기 외부접속 콘넥터에 연결되어 상기 CPU의 제어에 의해 RS232C통신을 할 수 있도록 인터페이스하는 RS232C 통신드라이버와, 상기 외부접속 콘넥터에 연결되어 상기 CPU의 제어에 의해 RS422통신을 할 수 있도록 인터페이스하는 RS422통신 드라이버와, 상기 제1 버퍼부로부터 출력되는 데이터 및 어드레스와 입출력(I/O)신호 및 칩셀레트신호(CS)를 받아 각종 콘트롤보드를 제어하도록 연결하는 역할을 하는 내부접속 콘넥터로 구성함을 특징으로 한다.
도 1은 본 고안의 실시예에 따른 마이크로 콘트롤보드의 구성도
* 도면의 주요부분에 대한 부호의 설명 *
10: CPU 12: 롬
14: 램 16, 20: 제1 및 제2 버퍼부
18: 디코더 22: RS232C 통신 드라이버
24: RS422 통신 드라이버 26: RS422 접속잭
28: 내부접속 콘넥터 30: 외부접속 콘넥터
이하 본 고안에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 고안을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 고안의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 고안의 실시예에 따른 마이크로 콘트롤보드의 구성도이다.
CPU(10)는 인텔사의 80C196KC로 구성될 수 있으며, 16비트 원칩마이크로 프로세서이고, 특정 기능을 수행하기 위해 다수의 장치를 총괄적으로 제어한다. 롬(12)은 특정기능의 동작을 수행하기 위한 프로그램 데이터를 저장하고 있다. 램(14)은 상기 특정기능을 수행하는 도중에 발생한 데이터를 일시적으로 저장한다. RS422 접속잭(26)은 RS422 통신을 할 수 있도록 외부장비에 연결되어 외부장비와 마이크로 콘트롤보드를 연결한다. 디코더(18)는 PLA(Programable Logic Arrary)로 이루어 지며, 상기 CPU(10)의 제어에 의해 상기 롬(12)와 램(14)을 억세스하기 위한 어드레스와 내부통신 또는 외부통신을 위한 입출력(I/O) 선택신호 및 칩셀렉트신호(/CS)를 내부접속 콘넥터(28)과 외부접속 콘넥터(30)로 출력한다. 제1버퍼부(16)는 3개의 버퍼로 이루어지며, 내부버스를 통해 마이크로 콘틀롤러가 관장하는 각종 콘트롤보드를 제어하기 위한 데이터, 어드레스 및 입출력(I/O)신호를 상기 디코더(18)의 인에이블신호(EN)에 의해 버퍼링하여 출력한다. 제2버퍼부(20)는 3개의 버퍼로 이루어지며, 내부버스를 통해 출력되는 외부와 통신을 위한 데이터, 어드레스 및 입출력(I/O)신호를 상기 디코더(18)의 인에이블신호(EN)에 의해 버퍼링하여 출력한다. 외부접속 콘넥터(30)는 외부와 통신을 할 수 있도록 내부버스와 외부버스를 연결한다. RS232C 통신드라이버(22)는 상기 외부접속 콘넥터(30)에 연결되어 상기 CPU(10)의 제어에 의해 RS232C통신을 할 수 있도록 인터페이스한다. RS422통신 드라이버(24)는 상기 외부접속 콘넥터(30)에 연결되어 상기 CPU(10)의 제어에 의해 RS422통신을 할 수 있도록 인터페이스한다. 내부접속 콘넥터(28)는 제1 버퍼부(16)으로부터 출력되는 데이터 및 어드레스와 입출력(I/O)신호 및 칩셀레트신호(CS)를 받아 각종 콘트롤보드를 제어하도록 연결하는 역할을 한다.
상술한 도 1을 참조하여 본 고안의 바람직한 실시예의 동작을 설명하면, 먼저 CPU(10)는 롬(12)에 프로그램되어 있는 펌웨어에 따라 동작하며, 디코더(18)를 제어하여 스타트 어드레스를 지정하고, 이에 따라 스타트 어드레스에 대응하는 롬(12)에 저장되어 있는 명령어를 읽어들여 특정기능을 수행하기 위한 동작을 시작한다. 그리고 특정기능의 동작을 수행할 시 CPU(10)는 디코더(18)를 제어하여 어드레스를 발생함에 의해 동작중에 발생되는 데이터를 램(14)에 저장한다. 이때 외부와 통신을 하기 위해서 CPU(10)는 디코더(18)를 제어하여 입출력(I/O)신호, 리드/라이트(R/W)신호를 출력하도록 하여 외부접속 콘넥터(30)으로 인가하는 동시에 상기 디코더(18)의 인에이블신호(EN)를 제2버퍼부(20)으로 인가하도록 하여 외부와 통신을 하도록 한다. 이때 외부접속 콘넥터(30)에 연결된 외부버스와 통신을 하게 되는데, 운용자가 RS232C 통신을 선택하면, CPU(10)는 RS232C 통신드라이버(22)를 제어하여 외부버스와 RS232C 통신을 하도록 한다. 그러나 운용자가 RS422 통신을 선택하면, CPU(10)는 RS422 통신드라이버(24)를 제어하여 외부버스와 RS422 통신을 하도록 한다. 그러나 마이크로 콘트롤러가 관장하는 각종 콘트롤보드를 제어하기 위해서 CPU(10)는 디코더(18)를 제어하여 입출력(I/O)신호, 칩셀렉트신호(CS)를 출력하도록 하여 내부접속 콘넥터(28)로 인가하는 동시에 상기 디코더(18)의 인에이블신호(EN)를 제1버퍼부(16)로 인가하도록 하여 각종 콘트롤보드를 제어하도록 한다.
상술한 바와 같이 본 고안은, 마이크로 콘트롤보드에서 톡립된 듀얼버스를 사용하여 다수의 콘트롤보드를 수용할 수 있으며, PID제어, 서보제어, 화상데이타등을 고속으로 처리할 수 있고, 또한 듀얼 버스를 사용하여 팬아웃을 2배로 증가시켜 다수의 각종 콘트롤보드를 제어할 수 있는 효과가 있다.

Claims (3)

  1. 마이크로 콘트롤보드에 있어서,
    특정 기능을 수행하기 위해 다수의 장치를 총괄적으로 제어하는 CPU와,
    특정기능의 동작을 수행하기 위한 프로그램 데이터를 저장하고 있는 롬과,
    상기 특정기능을 수행하는 도중에 발생한 데이터를 일시적으로 저장하는 램과,
    RS422 통신을 할 수 있도록 외부장비에 연결되어 외부장비와 마이크로 콘트롤보드를 연결하는 RS422 접속잭과,
    상기 CPU의 제어에 의해 상기 롬와 상기 램을 억세스하기 위한 어드레스와 내부통신 또는 외부통신을 위한 입출력(I/O) 선택신호 및 칩셀렉트신호(/CS)를 내부접속 콘넥터과 외부접속 콘넥터로 출력하는 디코더와,
    내부버스를 통해 마이크로 콘틀롤러가 관장하는 각종 콘트롤보드를 제어하기 위한 데이터, 어드레스 및 입출력(I/O)신호를 상기 디코더의 인에이블신호(EN)에 의해 버퍼링하여 출력하는 제1버퍼부와,
    내부버스를 통해 출력되는 외부와 통신을 위한 데이터, 어드레스 및 입출력(I/O)신호를 상기 디코더의 인에이블신호(EN)에 의해 버퍼링하여 출력하는 제2 버퍼부와,
    외부와 통신을 할 수 있도록 내부버스와 외부버스를 연결하는 외부접속 콘넥터와,
    상기 외부접속 콘넥터에 연결되어 상기 CPU의 제어에 의해 RS232C통신을 할 수 있도록 인터페이스하는 RS232C 통신드라이버와,
    상기 외부접속 콘넥터에 연결되어 상기 CPU의 제어에 의해 RS422통신을 할 수 있도록 인터페이스하는 RS422통신 드라이버와,
    상기 제1 버퍼부로부터 출력되는 데이터 및 어드레스와 입출력(I/O)신호 및 칩셀렉트신호(/CS)를 각종 콘트롤보드로 연결하는 역할을 하는 내부접속 콘넥터로 구성함을 특징으로 마이크로 콘트롤보드.
  2. 제1항에 있어서,
    상기 CPU는 인텔사의 80C196KC임을 특징으로 하는 마이크로 콘트롤보드.
  3. 제1항에 있어서,
    상기 디코더는 PLA로 이루어짐을 특징으로 하는 마이크로 콘트롤보드.
KR2020000016999U 2000-06-15 2000-06-15 마이크로 콘트롤보드 KR200202563Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020000016999U KR200202563Y1 (ko) 2000-06-15 2000-06-15 마이크로 콘트롤보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020000016999U KR200202563Y1 (ko) 2000-06-15 2000-06-15 마이크로 콘트롤보드

Publications (1)

Publication Number Publication Date
KR200202563Y1 true KR200202563Y1 (ko) 2000-11-15

Family

ID=19660843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020000016999U KR200202563Y1 (ko) 2000-06-15 2000-06-15 마이크로 콘트롤보드

Country Status (1)

Country Link
KR (1) KR200202563Y1 (ko)

Similar Documents

Publication Publication Date Title
US6480948B1 (en) Configurable system memory map
KR200202563Y1 (ko) 마이크로 콘트롤보드
JPH08221319A (ja) 半導体記憶装置
US5978943A (en) Application specified integrated circuit with user programmable logic circuit
US20040125658A1 (en) Memory module self identification
US4807178A (en) Programmable sequence controller having indirect and direct input/output apparatus
KR200204986Y1 (ko) 마이크로 콘트롤보드
KR100344217B1 (ko) 듀얼포트 메모리를 이용한 통신 인터페이스회로
JP2638435B2 (ja) モータ制御装置
JPH0581145A (ja) Eepromへのデータ書き込み回路
KR960001096B1 (ko) 부팅 드라이브 시스템
JPH0962633A (ja) ネットワーク制御装置
JP2962431B2 (ja) プログラマブルコントローラ
JP2720401B2 (ja) 命令メモリ範囲の拡張装置
JPH01180003A (ja) データ処理制御システム
US20020199050A1 (en) Method and apparatus to select configuration addresses for the peripherals in a computer system
KR910008384B1 (ko) 가,감산을 이용한 프로그래머블 로직 콘트롤러의 입출력 번지지정 방법
JPH11328089A (ja) Pciバスインタフェース用デバイスにおけるid情報書き込み回路
JPH06222814A (ja) プログラマブルコントローラの入出力装置
JP2001318907A (ja) フラッシュメモリ内蔵マイクロコンピュータ
JP3496942B2 (ja) メモリアクセス方法
JP2001282524A (ja) 制御装置
JPH06214939A (ja) Dmaコントローラ
JPH06259369A (ja) 情報処理装置
JPH0232440A (ja) 記憶装置

Legal Events

Date Code Title Description
REGI Registration of establishment
T701 Written decision to grant on technology evaluation
FPAY Annual fee payment

Payment date: 20090806

Year of fee payment: 10

EXPY Expiration of term