KR910008384B1 - 가,감산을 이용한 프로그래머블 로직 콘트롤러의 입출력 번지지정 방법 - Google Patents
가,감산을 이용한 프로그래머블 로직 콘트롤러의 입출력 번지지정 방법 Download PDFInfo
- Publication number
- KR910008384B1 KR910008384B1 KR1019890010279A KR890010279A KR910008384B1 KR 910008384 B1 KR910008384 B1 KR 910008384B1 KR 1019890010279 A KR1019890010279 A KR 1019890010279A KR 890010279 A KR890010279 A KR 890010279A KR 910008384 B1 KR910008384 B1 KR 910008384B1
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- input
- address
- output
- expansion
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 7
- 230000006870 function Effects 0.000 claims description 20
- 239000000872 buffer Substances 0.000 claims description 10
- 238000012905 input function Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 description 18
- 238000004891 communication Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000006148 magnetic separator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
Abstract
Description
Claims (5)
- 기본 유니트의 중앙제어장치((A30)로부터 어드레스, 제어신호(A0-A6)(R/W)를 받게 되는 증설유니트의 어드레스 버퍼(A10)를 포트사용함수 설정부(A11)의 함수 설정값에 따라 다수개 입력포트{A18(1-5)}를 포함하는 입력디코더부(A15)와 이와 대응된 출력포트{A19(1-3)}를 포함하는 출력디코더부(A16)와 어드레스신호(A1-A6)를 앤드시켜 모두가 1 또는 0(ZERO)일때 포트지정이 가능토록하는 유니트 선택게이트(A14) 및 중앙제어장치(A30)의 리드/라이트(R/W)제어신호에 의해 증설유니트의 입,출력포트(A18)(A19)를 결정케하는 포트사용함수 설정부(A11)와 두개의 가산기(A12)(A13)를 상호 어드레스, 제어버스로 연결되어 이루어진 각각의 증설유니트 (A40)(A50)(An)가 상기 중앙제어장치(A30)로부터 순차적으로 연결되게하여 첫번째 증설유니트(A40)는 중앙제어장치(A30)로부터 인출된 증설유니트 구분자 정보를 받아서 자기 자신의 번지이면 첫번째 입, 출력포트{A18(1)}{A19(1)}의 송, 수신을 수행하며, 자기 자신의 번지가 아니면 첫번째 증설유니트(A40)에 이미 구성된 입,출력 포트수(A43)를 구분자 정보에 합산시켜 출력으로 되돌리는 수단으로 첫번째, 두번째...n번째 증설유니트(A40)(A50)...(An)순으로 디코더하여 각자가 가지고 있는 고유의 입출력 포트수(A43)(A53)(An-1)를 중앙제어장치(30)구분자 정보에 합산하여 순차적으로 어드레스가 할당되는 것을 특징으로 한 가,감산을 이용한 프로그래머블 로직 콘트롤러의 입,출력 번지지정방법.
- 제1항에 있어서, 상기 유니트 선택게이트 (A14)는 중앙제어장치(A30)의 제어신호(R/W)에 따라 회로 접속구성을 달리 구사한 가산기(A12)의 입력함수(B1)(B2) 설정값에 의해 입,출력포트(A18)(A19) 사용갯수 결정이 2포트, 3포트, 4포트, 6포트 ...n포트에 이르기까지 선정되게하여 중앙제어장치(A30)에서의 다수개 증설유니트(A40)(A50)...(An)에 대한 어드레스 지정을 자유자재로 설정할수 있도록 하는것을 특징으로 한 가,감산을 이용한 프로그래머블 로직 콘트롤러의 입,출력 번지 지정방법.
- 제1항에 있어서, 중앙제어장치(A30)는 증설유니트(A40)(A50)...(An)의 어드레스를 지정하기 위해 구분자 정보(어드레스, 제어신호)를 출력하여 첫번째 증설유니트(A40)로부터 n번째증설유니트(An)까지 순차적으로 어드레스가 할당되는 것을 특징으로 하는 가, 감산을 이용한 프로그래머블 로직 콘트롤러의 입,출력 번지 지정방법.
- 제1항에 있어서, 포트 사용함수 설정부(A11)는 증설유니트 (A40)(A50)...(An)에 따라 가산기 (A12)의 입력함수 (B1,B2) 리드/라이트(R/W) 제어신호를 자유롭게 구성하여 증설유니트(A40)(A50)...(n)함수를 발생시키도록 포함하여 이루어지는 것을 특징으로 한 가,감산을 이용한 프로그래머블 로직 콘트롤러의 입,출력 번지 지정방법.
- 제1항에 있어서, 중앙제어장이(A30)는 출력되는 어드레스 신호를 증설유니트(A40)(A50)...(An)의 디코더부(A41)(A51)...(An-1)에서 필요한 포트수를 항상 어드레스 0에서부터 디코더하게 하여 다음 증설 유니트 어드레스 디코딩을 위해 전증설유니트 어드레스 디코더부에서 사용된 입 출력 포트수(A18)(A19)를 합산하여 다음 유니트의 입력용으로 출력시키는 것을 특징으로 한 가,감산을 이용한 프로그래머블 로직 콘트롤러의 입,출력 번지 지정방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890010279A KR910008384B1 (ko) | 1989-07-20 | 1989-07-20 | 가,감산을 이용한 프로그래머블 로직 콘트롤러의 입출력 번지지정 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890010279A KR910008384B1 (ko) | 1989-07-20 | 1989-07-20 | 가,감산을 이용한 프로그래머블 로직 콘트롤러의 입출력 번지지정 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910003494A KR910003494A (ko) | 1991-02-27 |
KR910008384B1 true KR910008384B1 (ko) | 1991-10-15 |
Family
ID=19288236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890010279A KR910008384B1 (ko) | 1989-07-20 | 1989-07-20 | 가,감산을 이용한 프로그래머블 로직 콘트롤러의 입출력 번지지정 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910008384B1 (ko) |
-
1989
- 1989-07-20 KR KR1019890010279A patent/KR910008384B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910003494A (ko) | 1991-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5335331A (en) | Microcomputer using specific instruction bit and mode switch signal for distinguishing and executing different groups of instructions in plural operating modes | |
JPH06105429B2 (ja) | マイクロプログラム制御装置 | |
JPS6114535B2 (ko) | ||
EP0035334B1 (en) | Data processing system with two level microprogramming | |
US4764896A (en) | Microprocessor assisted memory to memory move apparatus | |
US5127096A (en) | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes | |
EP0167959B1 (en) | Computer vector register processing | |
US7793033B2 (en) | Serial memory comprising means for protecting an extended memory array during a write operation | |
KR910008384B1 (ko) | 가,감산을 이용한 프로그래머블 로직 콘트롤러의 입출력 번지지정 방법 | |
JPS5911921B2 (ja) | 数値制御装置 | |
US4404629A (en) | Data processing system with latch for sharing instruction fields | |
JP3182906B2 (ja) | マイクロコンピュータ | |
JPS6055911B2 (ja) | 主記憶装置 | |
JPS6346855B2 (ko) | ||
JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
JP3392413B2 (ja) | 2レベルマイクロ制御方式及び方法 | |
JPS592938B2 (ja) | メモリ ワ−クスペ−ス アンドレツシングホウホウオヨビソウチ | |
JPS5824948A (ja) | オペランドのアドレス指定方法 | |
JPH0434636A (ja) | 入出力制御装置 | |
JPH048818B2 (ko) | ||
JPS642971B2 (ko) | ||
JPH0330171B2 (ko) | ||
JPH07281868A (ja) | 制御装置のデータ処理方法 | |
JPH04205362A (ja) | メモリデータの分割処理回路 | |
JPS63174127A (ja) | ワンチツプ・マイクロプロセツサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19890720 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19890720 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
G160 | Decision to publish patent application | ||
PG1605 | Publication of application before grant of patent |
Comment text: Decision on Publication of Application Patent event code: PG16051S01I Patent event date: 19910914 |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19911226 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19920326 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19920326 End annual number: 3 Start annual number: 1 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |