KR20020093381A - Probe card for testing semiconductor - Google Patents

Probe card for testing semiconductor Download PDF

Info

Publication number
KR20020093381A
KR20020093381A KR1020010032116A KR20010032116A KR20020093381A KR 20020093381 A KR20020093381 A KR 20020093381A KR 1020010032116 A KR1020010032116 A KR 1020010032116A KR 20010032116 A KR20010032116 A KR 20010032116A KR 20020093381 A KR20020093381 A KR 20020093381A
Authority
KR
South Korea
Prior art keywords
plate
probe card
thin plate
main substrate
hole
Prior art date
Application number
KR1020010032116A
Other languages
Korean (ko)
Inventor
전태운
Original Assignee
주식회사 유림하이테크산업
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유림하이테크산업 filed Critical 주식회사 유림하이테크산업
Priority to KR1020010032116A priority Critical patent/KR20020093381A/en
Publication of KR20020093381A publication Critical patent/KR20020093381A/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE: A probe card for testing a semiconductor device is provided to allow a high integrated semiconductor device to be tested by scaling down a thickness of needle by using a wafer fabrication process. CONSTITUTION: A probe card for testing a semiconductor device includes a main substrate(10) printed thereon a plurality of circuits and formed thereon a plurality of pin holes, a reinforce plate(20), a pin holder(30) formed on a bottom surface of the main substrate(10) corresponding to the reinforce plate(20) for forming a guide hole, an interface pin(40) soldered in such a way that a top portion thereof is connected to the circuit patterns of the main substrate(10) with inserting through the main substrate(10), the pin holder(30) and the guide hole, a sub-substrate(50) vertically printed thereon a circuit and connected to a bottom portion of the interface pin(40) by soldering, a mount block(60), a first thin plate(70), a plurality of needles, a second thin plate(90) and a cover plate(10) connected to the bottom surface of the mount block(60) with enclosing peripheral surfaces of the first and the second thin plates(70,90). The mount block(60) forms a bolt inserting hole vertically penetrating at the peripheral portion with covering the peripheral surfaces of the pin holder(30) and the sub-substrate(50). Therefore, the mount block(60) is fixed by connecting a bolt with the bolt insertion hole, the main substrate(10) and the reinforce plate(20).

Description

반도체 검사용 프로브 카드{Probe card for testing semiconductor}Probe card for testing semiconductor

본 발명은 반도체 검사용 프로브 카드에 관한 것으로서, 보다 상세하게는 초소형화 및 박형화한 니들과 이 니들에의 인터페이스 구성을 간소하게 개선하므로서 보다 미세한 패턴의 반도체 칩 검사에 적용 가능토록 하는 반도체 검사용 프로브 카드에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe card for semiconductor inspection. More specifically, the probe for semiconductor inspection can be applied to inspection of finer patterns of semiconductor chips by simply improving the microminiaturized and thinned needle and the interface configuration to the needle. It's about the card.

일반적으로 반도체소자는 웨이퍼(Wafer) 상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication)공정과 패턴이 형성된 웨이퍼를 각각의 칩(Chip)으로 조립하는 어셈블리(Assembly)공정을 수행함으로써 제조된다.In general, semiconductor devices are manufactured by performing a fabrication process of forming a pattern on a wafer and an assembly process of assembling the wafer on which the pattern is formed into each chip.

그리고 패브리케이션공정과 어셈블리공정 사이에는 웨이퍼를 구성하고 있는 각각의 칩의 전기적특성을 검사하는 이디에스(Electrical Die Sorting:이하 'EDS' 라 한다)공정을 수행하게 된다.In addition, between the fabrication process and the assembly process, an electronic die sorting process (hereinafter, referred to as an "EDS") process of inspecting electrical characteristics of each chip constituting the wafer is performed.

이러한 EDS공정은 웨이퍼를 구성하고 있는 칩들 중에서 불량칩을 판별하기 위하여 수행하는 것이다.This EDS process is performed to determine the defective chip among the chips constituting the wafer.

여기서 EDS공정은 웨이퍼를 구성하는 칩들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해 불량을 판단하는 검사장치를 주로 이용한다.In this case, the EDS process mainly uses an inspection apparatus that applies an electrical signal to the chips constituting the wafer and determines a defect by a signal checked from the applied electrical signal.

이같은 검사는 웨이퍼를 구성하는 칩들의 전기적 상태를 검사할 수 있도록 상기 웨이퍼와 접촉하여 전기적 신호를 인가시킬 수 있는 니들이 구비되는 프로브카드로 이루어지는 검사장치를 주로 이용한다.Such inspection mainly uses an inspection apparatus including a probe card having needles for contacting the wafer and applying an electrical signal to inspect the electrical state of the chips constituting the wafer.

프로브 카드를 이용한 테스트의 결과가 양품으로 판정되는 반도체 디바이스는 패키징등의 후공정에 의해서 완성품으로서 제작된다.The semiconductor device whose result of the test using a probe card is judged good quality is manufactured as a finished product by a post process, such as packaging.

반도체 웨이퍼의 전기적 특성검사는 통상 반도체 웨이퍼의 전극패드에 프로브 카드의 니들을 접촉시키고, 이 니들을 통해 특정의 전류를 통전시키므로서 그때의 전기적 특성을 측정하게 된다.In the electrical property inspection of the semiconductor wafer, the needle of the probe card is usually brought into contact with the electrode pad of the semiconductor wafer, and the electrical property at that time is measured while energizing a specific current through the needle.

한편 반도체 디바이스는 점차 미세한 사이즈로 축소되면서 회로의 집적도 또한 더욱 높아지고 있으므로 프로브 카드의 니들과 접촉되는 반도체 디바이스의 전극 패드가 더욱 미세해지고 있는 추세이다.Meanwhile, as semiconductor devices are gradually reduced to finer sizes, the degree of integration of circuits is also increased, so that electrode pads of semiconductor devices in contact with the needles of probe cards are becoming more fine.

이와같은 반도체 웨이퍼 검사에 사용되는 종래의 프로브 카드는 도 1과 도 2에서 보는바와 같다.The conventional probe card used for such a semiconductor wafer inspection is as shown in FIGS. 1 and 2.

도시된 바와같이 종래의 프로브 카드는 중앙에 관통공(1a)이 형성된 원형의 메인 인쇄회로기판(1)과, 이 메인 인쇄회로기판(1)의 상면 중앙에 구비되는 보강판(2)과, 메인 인쇄회로기판(1)의 저면 중앙에 보강판(2)과 대응되게 구비되는 고정판(3) 및 고정판(3)에 절연물(4)에 의해서 고정되는 니들(5)로서 이루어지는 구성이다.As shown in the drawing, a conventional probe card includes a circular main printed circuit board 1 having a through hole 1a formed at its center, a reinforcement plate 2 provided at the center of an upper surface of the main printed circuit board 1, It consists of a fixed plate 3 provided in the center of the bottom surface of the main printed circuit board 1 to correspond to the reinforcement plate 2 and the needle 5 fixed to the fixed plate 3 by the insulator 4.

니들(5)은 고정판(3)에서 통상 양측으로 서로 대칭이 되게 형성되며, 상단은 메인 인쇄회로기판(1)의 저면에서 고정판(3)의 외측 주연부에 형성되어 있는 배선 패턴에 용접에 의해 접합되고, 하단은 고정판(3)의 중심부로 완만한 경사각을 이루면서 끝단부가 거의 수직에 가깝게 하향 절곡되는 형상으로 구비된다.Needle 5 is usually formed symmetrically on both sides of the fixing plate 3, the upper end is joined by welding to the wiring pattern formed on the outer periphery of the fixing plate 3 at the bottom of the main printed circuit board (1) The lower end is provided with a shape in which the end portion is bent downward almost vertically while forming a gentle inclination angle toward the center of the fixing plate 3.

이때 니들(5)의 경사지는 일부는 고정판(3)에 절연물(4)에 매립되는 방식에 의해 고정되며, 특히 하향 절곡되는 끝단부는 상호 마주보는 방향으로 약간 휘어지게 하므로서 수직의 탄성을 갖도록 하고 있다.In this case, the inclined portion of the needle 5 is fixed to the fixing plate 3 by the method of being embedded in the insulator 4, and in particular, the ends bent downward have a vertical elasticity by slightly bending in opposite directions. .

양측에서 서로 대칭되게 형성되는 니들(5)은 전후방향으로 접촉하게 될 반도체 디바이스의 전극 패드와 동일한 갯수로 구비된다.Needles 5, which are formed symmetrically on both sides, are provided with the same number as electrode pads of the semiconductor device to be contacted in the front-rear direction.

한편 메인 인쇄회로기판(1)에 접합되는 니들(5) 상단부의 직상부측 메인 인쇄회로기판(1)의 상면에는 디커플링 캐페시터(6)가 부착된다.On the other hand, the decoupling capacitor 6 is attached to the upper surface of the main printed circuit board 1 directly on the upper end of the needle 5 joined to the main printed circuit board 1.

이와같이 구성되는 종래의 프로브 카드는 검사장비의 테스트 헤드 하부에 설치되며, 검사공정 진행시 테스트 헤드의 포고 핀이 메인 인쇄회로기판(1)의 상면에 형성되어 있는 회로패턴에 접촉되고, 각 니들(5)의 하향 절곡된 접촉단부(5a)가 웨이퍼의 상면에 형성되는 검사용 패드에 접촉되므로서 웨이퍼의 각 반도체 디바이스에 전류를 통전시켜 전기적인 특성 검사를 수행하게 되는 것이다.The conventional probe card configured as described above is installed under the test head of the inspection equipment, and the pogo pin of the test head contacts the circuit pattern formed on the upper surface of the main printed circuit board 1 during the inspection process. The downwardly bent contact end 5a of 5) is in contact with the inspection pad formed on the upper surface of the wafer, so that each semiconductor device of the wafer is energized to perform electrical property inspection.

하지만 종래의 프로브 카드는 웨이퍼의 반도체 디바이스와 접속되는 접촉단부(5a)가 서로 대칭이 되게 하므로서 반도체 검사를 장시간 반복시 양측의 접촉단부(5a)간 간격이 점차 좁아지게 되고, 급기야는 검사용 패드와의 접촉이 어긋나면서 접촉불량을 초래하는 문제가 있다.However, in the conventional probe card, the contact ends 5a connected to the semiconductor device of the wafer are symmetrical with each other, so that the interval between the contact ends 5a on both sides gradually becomes narrower when the semiconductor inspection is repeated for a long time, and the supply pad is the inspection pad. There is a problem that the contact with the misalignment causes a poor contact.

이를 위해서 기출원된 특허출원 제2000-31240호(명칭:프로브 카드)에서는 니들의 길이를 축소하는 한편 메인 인쇄회로기판의 패턴과 니들간 접속 구조를 간소화하므로서 고주파 신호의 전달 효율을 향상시키고, 특히 니들로 하여금 외부 구조물과의 간섭이 최대한 방지되게 하므로서 항상 반도체 디바이스의 패턴과 안정된접속이 이루어지게 하여 검사의 효율성이 증대되도록 하였다.To this end, Patent Application No. 2000-31240 (named: probe card), which is previously applied, reduces the length of the needle and improves the transmission efficiency of high frequency signals by simplifying the connection structure between the pattern and the needle of the main printed circuit board. The needle was made to prevent interference with the external structure as much as possible, so that the connection with the pattern of the semiconductor device was always made and the efficiency of inspection was increased.

한편 최근의 반도체 디바이스는 집적화의 속도가 대단히 빨라지면서 소형화의 추세가 두드러진다.On the other hand, the recent trend of miniaturization is accentuated as semiconductor devices become extremely fast.

그러나 현재 프로브 카드에 적용되고 있는 니들은 봉형상의 구성이므로 그 직경을 축소하는데에는 한계가 있다.However, the needle currently applied to the probe card has a rod-like configuration, so there is a limit to reducing the diameter thereof.

즉 봉형상의 니들은 필요로 하는 직경으로의 가공에 한계가 있으므로 그보다 더 이상 직경의 축소가 불가능하므로 집적도가 높은 반도체 디바이스에 대해서는 검사가 불가능한 문제가 있다.That is, since the rod-shaped needle has a limitation in processing to a required diameter, it is impossible to further reduce the diameter, so that there is a problem that inspection of a semiconductor device with high integration is impossible.

이에 본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 주된 목적은 웨이퍼 가공 기술을 이용하여 니들 두께를 보다 박형화하므로서 고집적 및 초소형의 반도체 디바이스 검사가 가능토록 하는데 있다.Accordingly, the present invention is to solve the above-described problems of the prior art, the main object of the present invention is to enable the inspection of high density and compact semiconductor devices by thinning the needle thickness using a wafer processing technology.

도 1은 일반적인 프로브 카드의 측단면도,1 is a side cross-sectional view of a typical probe card,

도 2는 도 1의 평면도,2 is a plan view of FIG.

도 3은 본 발명에 따른 프로브 카드의 측단면도,3 is a side cross-sectional view of a probe card according to the present invention;

도 4는 본 발명에 따른 프로브 카드의 분리된 상태의 측단면도Figure 4 is a side cross-sectional view of the separated state of the probe card according to the invention

도 5는 본 발명에 따른 제1박판에서의 니들 삽입홀의 일부를 도시한 평면도,5 is a plan view showing a part of the needle insertion hole in the first thin plate according to the present invention;

도 6은 본 발명에 따른 제2박판에서의 니들홀의 일부를 도시한 평면도.Figure 6 is a plan view showing a part of the needle hole in the second thin plate according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 메인 기판 11 : 핀홀10 main board 11 pinhole

20 : 보강판 30 : 핀 홀더20: reinforcement plate 30: pin holder

31 : 가이드 홀 40 : 인테페이스 핀31: guide hole 40: interface pin

50 : 서브 기판 60 : 마운트 블록50: sub-substrate 60: mounting block

70 : 제1박판 71 : 니들 삽입홀70: first thin plate 71: needle insertion hole

80 : 니들 81 : 접촉 단부80: needle 81: contact end

90 : 제2박판 91 : 니들홀90: second thin plate 91: needle hole

100 : 커버판100: cover plate

이와 같은 목적을 달성하기 위하여 본 발명은 판면에는 다수의 회로가 인쇄되고, 중앙에는 수직으로 관통되는 다수의 핀홀이 형성되어 있는 메인 기판과; 상기 메인 기판의 변형이 방지되게 상면 중앙에 구비되는 보강판과; 상기 보강판과 대응되는 상기 메인 기판의 저면에 구비되며, 판면에는 상기 메인 기판의 핀홀과 동일선상에 가이드홀을 형성하는 핀 홀더와; 상기 메인 기판과 상기 핀 홀더의 핀홀과 가이드홀을 관통하여 삽입되면서 상단부는 상기 메인 기판의 회로 패턴과 접속되도록 솔더링되는 인터페이스 핀과; 판면에는 수직으로 회로가 인쇄되고, 상부면의 회로 단자는 상기 인터페이스 핀의 하단부와 솔더링에 의해 접속되는 서브 기판과; 상기 핀 홀더와 상기 서브 기판의 외주면을 커버하면서 외측의 주연부에는 수직으로 관통되는 볼트 삽입공을 형성하여 하부로부터 볼트 삽입공과 메인 기판 및 보강판으로 체결 볼트를 체결하여 고정시키는 마운트 블록과; 판면에는 장공형상의 니들 삽입홀을 가지며, 상기 서브 기판의 저면으로 부착되는 제1박판과; 상기 제1박판의 니들 삽입홀에 삽입되고, 하단의 접속 단부는 수직으로 하향 돌출되면서 지그재그 형상을 갖는 박판의 니들과; 판면에는 상기 니들의 접속 단부가 삽입되면서 일부가 하향 돌출되도록 수직으로 관통홀을 형성한 제2박판: 및 상기 제1박판과 제2박판의 외주면을 감싸면서 상기 마운트 블록의 저면에 접합되는 커버판으로 구비되는 구성이 특징이다.In order to achieve the above object, the present invention includes a main substrate on which a plurality of circuits are printed on a plate surface, and a plurality of pinholes are formed in the center thereof; A reinforcing plate provided at the center of the upper surface to prevent deformation of the main substrate; A pin holder provided on a bottom surface of the main substrate corresponding to the reinforcement plate, the plate surface forming a guide hole on the same line as the pin hole of the main substrate; An interface pin which is inserted through the pin hole and the guide hole of the main substrate and the pin holder and is soldered to be connected to a circuit pattern of the main substrate; A circuit board printed vertically on the plate surface, and a circuit terminal of the upper surface connected to the lower end of the interface pin by soldering; A mounting block for covering the pin holder and the outer circumferential surface of the sub substrate and forming a bolt insertion hole vertically penetrated at an outer periphery thereof to fasten and fasten the fastening bolt from the bottom to the bolt insertion hole and the main substrate and the reinforcement plate; A first thin plate having a long hole-shaped needle insertion hole attached to the plate surface and attached to the bottom surface of the sub substrate; A needle of a thin plate inserted into the needle insertion hole of the first thin plate, and having a lower end connecting portion protruding vertically and having a zigzag shape; A second thin plate having vertically formed through-holes such that the connecting end of the needle is partially projected downward while the connecting end of the needle is inserted into the plate surface; It is characterized by the configuration provided by.

이하 본 발명의 바람직한 실시예를 첨부된 도면에 의하여 더욱 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 종전의 웨이퍼와 동일한 소재를 사용하여 웨이퍼 가공 기술을 이용해서 반도체 디바이스의 패턴 집적도에 적절히 대응할 수 있도록 구조를 개선시킨 것이다.The present invention improves the structure so that the same material as that of a conventional wafer can be used to appropriately cope with the pattern integration degree of a semiconductor device using a wafer processing technique.

즉 본 발명은 도 3 및 도 4에서와 같이 크게 메인 기판(10)과 보강판(20)과 핀 홀더(30)와 인터페이스 핀(40)과 서브 기판(50)과 마운트 블록(60)과 제1박판(70)과 니들(80)과 제2박판(90) 및 커버판(100)으로 이루어지는 구성이다.That is, in the present invention, as shown in FIGS. 3 and 4, the main board 10, the reinforcing plate 20, the pin holder 30, the interface pin 40, the sub board 50, the mounting block 60, The thin plate 70, the needle 80, the second thin plate 90, and the cover plate 100 are configured.

메인 기판(10)은 종전과 마찬가지로 상부면에는 테스트 헤드의 포고핀과 접속되는 단자가 형성되고, 이 단자로부터 판면에는 회로가 인쇄되는 구성이다.As in the past, the main board 10 is configured such that a terminal is connected to the pogo pin of the test head on the upper surface, and a circuit is printed on the plate surface from the terminal.

그리고 메인 기판(10)에는 도시된 바와같이 중앙에 일정한 간격으로 수직의 핀홀(11)이 형성되고, 핀홀(11)의 외측에는 수직의 관통홀(12)이 형성된다.In addition, vertical pinholes 11 are formed in the main substrate 10 at regular intervals in the center, and vertical through holes 12 are formed outside the pinholes 11.

보강판(20)은 메인 기판(10)의 상부에서 중앙에 안착되어 메인 기판(10)의 휨변형이 방지되도록 하기 위해 구비하게 되는 보강부재이다.The reinforcing plate 20 is a reinforcing member which is mounted to the center of the upper portion of the main substrate 10 to prevent bending deformation of the main substrate 10.

특히 보강판(20)에는 저면으로 메인 기판(10)에 형성시킨 핀홀(11)들을 모두 수용하는 크기로 상향 요입되는 요홈(22)이 형성되고, 이 요홈(22)의 외측 주연부에는 소정의 깊이로 상향 요입되는 나사 결합공(21)이 형성된다.In particular, the reinforcement plate 20 is formed with a recess 22 which is recessed upwardly to a size that accommodates all the pinholes 11 formed in the main substrate 10 at the bottom thereof, and has a predetermined depth at the outer periphery of the recess 22. The screw coupling hole 21 which is recessed upwardly is formed.

핀 홀더(30)는 보강판(20)과는 대응되는 메인 기판(10)의 저면에 면밀착되는 구성으로서, 메인 기판(10)측 단면의 외경이 그 하부측 단면 외경보다는 커지게 단차지게 한 형상이며, 판면에는 메인 기판(10)에 형성되어 있는 핀홀(11)과 동일 수직선상에 수직으로 관통되는 가이드홀(31)이 형성되는 절연부재이다.The pin holder 30 is a surface in close contact with the bottom surface of the main substrate 10 corresponding to the reinforcing plate 20, so that the outer diameter of the cross section of the main substrate 10 side stepped to be larger than the outer diameter of the lower side cross section. It is a shape and is an insulating member in which the guide hole 31 which penetrates perpendicularly on the same vertical line as the pinhole 11 formed in the main board | substrate 10 is formed in the board surface.

가이드홀(31)은 특히 하단부가 보다 내경을 확장시켜 형성되도록 하는 것이 보다 바람직하다.The guide hole 31 is particularly preferably such that the lower end portion is formed by expanding the inner diameter more.

인터페이스 핀(40)은 도전성을 갖는 봉형상의 핀으로서, 핀 홀더(30)의 저부로부터 가이드홀(31)과 메인 기판(10)의 핀홀(11)에 삽입되고, 상단부는 메인 기판(10)의 핀홀(11)측 상단부에서 메인 기판(10)에서 핀홀(11)측으로 형성된 회로와 솔더링에 의해서 접합되어 접속되는 구성이다.The interface pin 40 is a rod-shaped pin having conductivity, and is inserted into the guide hole 31 and the pin hole 11 of the main board 10 from the bottom of the pin holder 30, and the upper end of the interface pin 40 of the main board 10. In the upper end of the pinhole 11 side, a circuit formed from the main substrate 10 to the pinhole 11 side is joined to each other by soldering.

인터페이스 핀(40)의 하단부는 가이드홀(31)의 내경보다는 큰 외경을 갖도록하므로서 인터페이스 핀(40)이 지나치게 상승되지 않도록 하는 것이 보다 바람직하다.More preferably, the lower end of the interface pin 40 has a larger outer diameter than the inner diameter of the guide hole 31 so that the interface pin 40 is not excessively raised.

서브 기판(50)은 메인 기판(10)과 같이 회로가 인쇄된 기판이기는 하나 핀 홀더(30)의 저면과 동일한 외경을 가지면서 에폭시에 의해 부착되는 구성이며, 특히 판면에는 인터페이스 핀(40)의 하단부와 접촉 가능한 위치에 수직으로 회로가 형성되도록 한다.The sub-substrate 50 is a substrate printed with a circuit like the main substrate 10 but has the same outer diameter as the bottom surface of the pin holder 30 and is attached by epoxy. Allow the circuit to be formed perpendicular to the position where it can contact the lower end.

이때 서브 기판(50)에는 수직의 인쇄 회로 상단부와 인터페이스 핀(40)의 하단부가 솔더링에 의해 접합되면서 전기적으로 접속되는 상태가 되도록 한다.At this time, the upper substrate of the vertical printed circuit and the lower end of the interface pin 40 are bonded to the sub-substrate 50 by soldering so as to be in an electrically connected state.

마운트 블록(60)은 중앙이 핀 홀더(30)가 안착될 수 있도록 핀 홀더(30)의 외경과 동일한 내경으로 단차지도록 하여 수직으로 관통되게 하고, 하부는 핀 홀더(30)의 보다 외경이 작은 하부와 함께 서브 기판(50)이 동시에 수용될 수 있는 길이로 형성되게 하여 이들 핀 홀더(30)와 서브 기판(50)이 외부로부터 커버되게 하는 보호부재이다.The mount block 60 is vertically penetrated so that the center is stepped to the same inner diameter as the outer diameter of the pin holder 30 so that the pin holder 30 can be seated, and the lower portion has a smaller outer diameter of the pin holder 30. The sub-substrate 50 together with the lower portion is formed to have a length that can be accommodated at the same time, so that these pin holders 30 and the sub-substrate 50 are covered from the outside.

마운트 블록(60)은 외주연부에 수직으로 관통되는 볼트 삽입공(61)이 형성되면서 저부로부터 볼트를 삽입시켜 메인 기판(10)의 관통홀(12)을 관통해서 보강판(20)의 나사 결합공(21)에 체결되어 고정되는 구성이다.The mount block 60 has a bolt insertion hole 61 vertically penetrating the outer periphery thereof, and inserts the bolt from the bottom to penetrate through the through hole 12 of the main substrate 10 to screw the reinforcing plate 20. Is fastened to the ball 21 is fixed configuration.

제1박판(70)은 판면에 도 5에서와 같이 장공형상의 니들 삽입홀(71)이 수직으로 관통되게 다수 형성되도록 한 구성으로서, 특히 서브 기판(50)과는 에폭시에 의해 접합되며, 이러한 접합시 니들 삽입홀(71)의 일단은 서브 기판(50)의 저면측 단자와 연통되는 상태가 된다.The first thin plate 70 has a configuration in which a plurality of needle-shaped hole insertion holes 71 are formed vertically through the plate surface as shown in FIG. 5, and in particular, is bonded to the sub-substrate 50 by epoxy. One end of the needle insertion hole 71 is in communication with the bottom side terminal of the sub-substrate 50 during bonding.

이렇게 서브 기판(50)과 에폭시 접합이 되도록 하기 위해 제1박판(70)의 니들 삽입홀(71)간 판면에는 수직으로 에폭시를 충진시킬 수 있는 충진홀(72)을 형성한다.In order to form an epoxy bond with the sub-substrate 50, a filling hole 72 is formed in the plate surface between the needle insertion holes 71 of the first thin plate 70 to vertically fill epoxy.

니들(80)은 제1박판(70)의 니들 삽입홀(71)내에 삽입되면서 일측의 상향 돌출되게 한 끝단부는 서브 기판(50)의 저면측 단자와 탄성적으로 접속이 되고, 타측은 하향 절곡되게 하여 그 끝단부가 반도체 디바이스의 패턴에 접속되도록 하며, 이러한 접속 단부(81)는 수직의 탄성력을 갖도록 한다.The needle 80 is inserted into the needle insertion hole 71 of the first thin plate 70, and one end portion of which protrudes upwardly is elastically connected to the bottom terminal of the sub substrate 50, and the other side is bent downward. The end portion thereof is connected to the pattern of the semiconductor device, and the connection end portion 81 has a vertical elastic force.

니들(80)은 특히 박판을 웨이퍼에의 패터닝 공정과 동일한 공정에 의해서 제작한다.The needle 80 is particularly produced by the same process as the patterning process on the wafer.

이렇게 니들(80)을 제조하는 공정으로는 식각 공정이 가장 바람직하다.As the process for manufacturing the needle 80, the etching process is most preferred.

제2박판(90)은 제1박판(70)과 동일한 사이즈로서 형성되고, 판면에는 도 6에서와 같이 니들(80)의 하향 연장되는 접속 단부(81)가 미세하게 승강 가능하게 삽입되는 니들홀(91)이 형성되는 구성이다.The second thin plate 90 is formed to have the same size as the first thin plate 70, and the needle hole into which the downwardly extending connection end 81 of the needle 80 is inserted into the plate surface is finely lifted and lowered as shown in FIG. It is the structure in which 91 is formed.

또한 제2박판(90)에는 제1박판(70)과 마찬가지로 제1박판(70)의 충진홀(72)과 동일 수직선상의 판면에 수직으로 관통되게 충진홀(92)이 형성되게 한다.In addition, similar to the first thin plate 70, the second thin plate 90 allows the filling hole 92 to be vertically penetrated to the plate surface on the same vertical line as the filling hole 72 of the first thin plate 70.

한편 커버판(100)은 서브 기판(50)의 수평을 잡아주기 위한 구성으로서, 내경은 제1박판(70)과 제2박판(90)을 수용할 수 있는 크기이다.On the other hand, the cover plate 100 is configured to hold the sub-substrate 50 horizontally, and the inner diameter is large enough to accommodate the first thin plate 70 and the second thin plate 90.

따라서 커버판(100)은 제1박판(70)과 제2박판(90)을 동시에 측방 유동되지 않도록 홀딩하게 되는 구성이다.Therefore, the cover plate 100 is configured to hold the first thin plate 70 and the second thin plate 90 so as not to flow sideways at the same time.

상기한 구성에서 특히 서브 기판(50)에 형성되는 인쇄 회로나 제1박판(70)과제2박판(90)은 웨이퍼와 같은 실리콘 재질로서 이루어지게 하므로서 이들에 형성하게 될 니들 삽입홀(71)과 니들홀(91) 및 충진홀(72)(92)들은 웨이퍼 가공시 수행하게 되는 공정과 동일한 식각 공정을 통해서 형성되도록 한다.In the above configuration, in particular, the printed circuit or the first thin plate 70 and the second thin plate 90 formed in the sub-substrate 50 are made of a silicon material such as a wafer, and thus the needle insertion holes 71 to be formed therein. The needle holes 91 and the filling holes 72 and 92 are formed through the same etching process as the process performed during the wafer processing.

또한 마운트 블록(60)과 커버판(100)은 세라믹 재질로 구비되도록 하는 것이 가장 바람직하다.In addition, the mounting block 60 and the cover plate 100 is most preferably provided with a ceramic material.

특히 제1박판(70)과 제2박판(90)은 박판 제조시 일체로 결합된 상태로 구비되게 할 수도 있다.In particular, the first thin plate 70 and the second thin plate 90 may be provided in an integrated state when the thin plate is manufactured.

이와 같이 구성되는 본 발명에 의한 프로브 카드의 조립과 그에 따른 작용에 대해 살펴보면 다음과 같다.Looking at the assembly and the operation of the probe card according to the present invention configured as described above are as follows.

본 발명은 우선 핀 홀더(30)의 가이드 홀(31)에 각각 인터페이스 핀(40)을 삽입하고, 서브 기판(50)을 핀 홀더(30)의 저면으로 에폭시 접합에 의해 결합한다.In the present invention, the interface pins 40 are inserted into the guide holes 31 of the pin holder 30, respectively, and the sub substrate 50 is bonded to the bottom of the pin holder 30 by epoxy bonding.

이때 핀 홀더(30)의 가이드 홀(31)의 보다 내경을 확장시킨 하단부에는 인터페이스 핀(40)의 하단부에 동시에 솔더를 일정량 부착시켜 두고 서브 기판(50)을 핀 홀더(30)에 접합시킨다.At this time, a lower amount of solder is attached to the lower end of the interface pin 40 at the lower end of the guide hole 31 of the pin holder 30, and the sub substrate 50 is bonded to the pin holder 30.

서브 기판(50)을 접합시 서브 기판(50)의 상부면에 형성되는 회로 단자에 인터페이스 핀(40)의 하단부가 접촉되거나 회로 단자의 바로 직상부에 인터페이스 핀(40)의 하단부가 위치되도록 한다.When the sub-substrate 50 is bonded, the lower end of the interface pin 40 is in contact with the circuit terminal formed on the upper surface of the sub-substrate 50 or the lower end of the interface pin 40 is positioned directly above the circuit terminal. .

이렇게 서브 기판(50)이 접합된 상태에서 서브 기판(50)의 저부를 가열시키게 되면 가이드 홀(31)의 하단부에서 인터페이스 핀(40)의 하단부에 부착시켜 둔 솔더가 용융되면서 인테페이스 핀(40)과 서브 기판(50)의 회로 단자간을 접속시키게 된다.When the bottom of the sub-substrate 50 is heated while the sub-substrate 50 is bonded in this way, the solder attached to the lower end of the interface pin 40 is melted at the lower end of the guide hole 31 and the interface pin 40 is melted. And the circuit terminals of the sub board | substrate 50 are connected.

이처럼 핀 홀더(30)와 인터페이스 핀(40) 및 서브 기판(50)간 결합 구조를 마운트 블록(60)에 안착시키게 되면 마운트 블록(60)의 내경면으로는 핀 홀더(30)와 서브 기판(50)이 외경면이 면밀착되고, 이 상태에서 면간을 에폭시등을 이용하여 접착시킨다.As such, when the coupling structure between the pin holder 30, the interface pin 40, and the sub board 50 is seated on the mount block 60, the pin holder 30 and the sub board ( 50) This outer diameter surface is in close contact with each other, and in this state, the surfaces are bonded by epoxy or the like.

한편 이들 결합 구조에는 제1박판(70)과 제2박판(90)이 결합되어 있는 구조의 니들 삽입홀(71)과 니들홀(91)에 니들(80)이 각각 끼워지게 하여 이들을 서브 기판(50)에 밀착시킨 후 각 충진홀(72)(92)에 에폭시를 충진시켜 서브 기판(50)과 견고하게 접합되게 한다.In the coupling structure, the needle 80 is inserted into the needle insertion hole 71 and the needle hole 91 having the structure in which the first thin plate 70 and the second thin plate 90 are coupled to each other. 50) and then epoxy is filled in each of the filling holes 72 and 92 to be firmly bonded to the sub-substrate 50.

이와같이 하여 핀 홀더(30)를 비롯하여 인터페이스 핀(40)과 서브 기판(50)과 제1박판(70)과 제2박판(90) 및 니들(80)이 마운트 블록(60)에 결합되면 메인 기판(10)의 상부에는 보강판(20)이 안착되게 하면서 하부로부터 이들 결합 구조를 메인 기판(10)의 저면으로 면밀착되게 한다.In this way, when the interface pin 40, the sub board 50, the first thin plate 70, the second thin plate 90, and the needle 80, including the pin holder 30, are coupled to the mounting block 60, the main board The upper part of the 10 allows the reinforcing plate 20 to be seated while bringing these coupling structures into close contact with the bottom surface of the main substrate 10 from the bottom.

이때 핀 홀더(30)의 상부로 일부 돌출되는 인터페이스 핀(40)들은 메인 기판(10)의 핀홀(11)에 각각 삽입되면서 메인 기판(10)의 상부면측 회로 단자와 인터페이스 핀(40)의 상단부간은 솔더링에 의해 접합되도록 하고, 마운트 블록(60)의 하부로부터는 체결 볼트를 마운트 블록(60)의 볼트 삽입공(61)을 삽입시켜 메인 기판(10)의 관통홀(12)을 통해서 보강판(20)의 나사 결합공(21)에 견고하게 체결되도록 한다.In this case, the interface pins 40 protruding from the upper portion of the pin holder 30 are inserted into the pinholes 11 of the main board 10, respectively, and the upper surface side circuit terminals of the main board 10 and the upper ends of the interface pins 40. The joints are joined by soldering, and fastening bolts are inserted from the lower part of the mounting block 60 through the through holes 12 of the main substrate 10 by inserting the bolt insertion holes 61 of the mounting block 60. It is to be firmly fastened to the screw coupling hole 21 of the plate (20).

이렇게 해서 거의 모든 구성 요소들이 메인 기판(10)에 결합된 상태에서 커버판(100)을 마운트 블록(60)의 저면에 에폭시 몰딩에 의해 접합되도록 하면 모든 조립이 완료된다.In this way, when the cover plate 100 is bonded to the bottom of the mounting block 60 by epoxy molding while almost all the components are coupled to the main substrate 10, all assembly is completed.

한편 커버판(100)은 제1박판(70)과 제2박판(90) 및 니들(80)을 서브 기판(50)에 결합한 직후 바로 마운트 블록(60)에 결합되게 할 수도 있다.The cover plate 100 may be coupled to the mounting block 60 immediately after the first thin plate 70, the second thin plate 90, and the needle 80 are coupled to the sub substrate 50.

이때 커버판(100)의 외주연부에도 마운트 블록(60)의 볼트 삽입공(61)과 동일 수직선상에 체결 볼트의 외경보다는 큰 수직으로 판면을 관통되게 한 통공(110)이 형성되게 한다.At this time, the through hole 110 is formed in the outer periphery of the cover plate 100 so that the plate surface penetrates vertically larger than the outer diameter of the fastening bolt on the same vertical line as the bolt insertion hole 61 of the mount block 60.

이와같이 결합되는 구성의 프로브 카드는 전술한 바와같이 제1박판(70)과 제2박판(90)에 형성하게 되는 니들 삽입홀(71)과 니들홀(91)을 웨이퍼 가공 공정인 식각 공정에 의해 수행하게 되므로서 이들의 사이즈를 대단히 미세하게 형성시킬 수가 있다.As described above, the probe card having the combined structure includes the needle insertion hole 71 and the needle hole 91 formed in the first thin plate 70 and the second thin plate 90 by an etching process, which is a wafer processing process. As a result, their size can be made very fine.

또한 이들 니들 삽입홀(71)과 니들홀(91)에 삽입되는 니들(80)도 박판재를 식각에 의해 패터닝하는 방식으로 제작하게 되므로 종전과 같은 외경 축소의 한계를 극복할 수가 있을 뿐만 아니라 초소형으로의 제작이 가능하다.In addition, since the needle insertion hole 71 and the needle 80 inserted into the needle hole 91 are also manufactured by patterning the thin plate material by etching, it is possible to overcome the limitations of the reduction of the outer diameter as previously, and to make it very small. It is possible to make.

따라서 본 발명에 의해 고집적 반도체의 검사도 가능하게 되는 동시에 특히 니들의 집적도 향상으로 회로 패턴이 사방으로 형성되는 반도체에도 적용이 가능하므로 범용이 용이하다.Therefore, the present invention enables the inspection of highly integrated semiconductors, and is particularly applicable to semiconductors in which circuit patterns are formed in all directions due to improved needle integration.

상술한 바와 같이 본 발명은 반도체의 회로에 접속되는 니들(80)과 이들 니들(80)을 가이드하는 제1박판(70)과 제2박판(90) 및 니들(80)에 전원을 공급하는 서브 기판(50)을 웨이퍼 가공 공정인 식각 공정에 의해 고집적화가 가능토록 하므로서 고집적 및 극소형의 반도체에 대한 특성 검사가 가능해지게 된다.As described above, the present invention provides a needle for supplying power to a needle 80 connected to a circuit of a semiconductor and a first thin plate 70, a second thin plate 90, and a needle 80 to guide the needle 80. Since the substrate 50 can be highly integrated by an etching process, which is a wafer processing process, it is possible to inspect characteristics of highly integrated and extremely small semiconductors.

또한 장시간 사용에 따른 니들(80)의 변형을 완벽하게 방지하게 되므로서 사용수명을 대폭 연장시킬 수가 있는 경제적인 이점도 제공하게 된다.In addition, since the deformation of the needle 80 due to long time use is completely prevented, it also provides an economic advantage that can significantly extend the service life.

Claims (10)

판면에는 다수의 회로가 인쇄되고, 중앙에는 수직으로 관통되는 다수의 핀홀이 형성되어 있는 메인 기판과;A main substrate having a plurality of circuits printed on the plate surface, and having a plurality of pinholes vertically penetrating in the center thereof; 상기 메인 기판의 변형이 방지되게 상면 중앙에 구비되는 보강판과;A reinforcing plate provided at the center of the upper surface to prevent deformation of the main substrate; 상기 보강판과 대응되는 상기 메인 기판의 저면에 구비되며, 판면에는 상기 메인 기판의 핀홀과 동일선상에 가이드홀을 형성하는 핀 홀더와;A pin holder provided on a bottom surface of the main substrate corresponding to the reinforcement plate, the plate surface forming a guide hole on the same line as the pin hole of the main substrate; 상기 메인 기판과 상기 핀 홀더의 핀홀과 가이드홀을 관통하여 삽입되면서 상단부는 상기 메인 기판의 회로 패턴과 접속되도록 솔더링되는 인터페이스 핀과;An interface pin which is inserted through the pin hole and the guide hole of the main substrate and the pin holder and is soldered to be connected to a circuit pattern of the main substrate; 판면에는 수직으로 회로가 인쇄되고, 상부면의 회로 단자는 상기 인터페이스 핀의 하단부와 솔더링에 의해 접속되는 서브 기판과;A circuit board printed vertically on the plate surface, and a circuit terminal of the upper surface connected to the lower end of the interface pin by soldering; 상기 핀 홀더와 상기 서브 기판의 외주면을 커버하면서 외측의 주연부에는 수직으로 관통되는 볼트 삽입공을 형성하여 하부로부터 볼트 삽입공과 메인 기판 및 보강판으로 체결 볼트를 체결하여 고정시키는 마운트 블록과;A mounting block for covering the pin holder and the outer circumferential surface of the sub substrate and forming a bolt insertion hole vertically penetrated at an outer periphery thereof to fasten and fasten the fastening bolt from the bottom to the bolt insertion hole and the main substrate and the reinforcement plate; 판면에는 장공형상의 니들 삽입홀을 가지며, 상기 서브 기판의 저면으로 부착되는 제1박판과;A first thin plate having a long hole-shaped needle insertion hole attached to the plate surface and attached to the bottom surface of the sub substrate; 상기 제1박판의 니들 삽입홀에 삽입되고, 하단의 접속 단부는 수직으로 하향 돌출되면서 지그재그 형상을 갖는 박판의 니들과;A needle of a thin plate inserted into the needle insertion hole of the first thin plate, and having a lower end connecting portion protruding vertically and having a zigzag shape; 판면에는 상기 니들의 접속 단부가 삽입되면서 일부가 하향 돌출되도록 수직으로 관통홀을 형성한 제2박판: 및A second thin plate having a through hole vertically formed such that a portion of the needle is protruded downward while the connection end of the needle is inserted into the plate surface; and 상기 제1박판과 제2박판의 외주면을 감싸면서 상기 마운트 블록의 저면에 접합되는 커버판:Cover plate bonded to the bottom surface of the mount block while surrounding the outer peripheral surface of the first thin plate and the second thin plate: 으로 구비되는 반도체 검사용 프로브 카드.Probe card for semiconductor inspection provided by. 제 1 항에 있어서, 상기 메인 기판에는 상기 마운트 블록으로부터 체결되는 체결 볼트가 지날 수 있는 관통홀을 형성하는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein the main board forms a through hole through which a fastening bolt fastened from the mount block passes. 제 1 항에 있어서, 상기 보강판에는 상기 마운트 블록과 상기 메인 기판을 통해 체결되는 체결 볼트가 체결되는 나사 결합공을 형성하는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein the reinforcing plate forms a screw coupling hole in which the fastening bolt fastened through the mount block and the main substrate is fastened. 제 1 항에 있어서, 상기 보강판은 상기 메인 기판에 형성되는 핀홀들을 모두 수용하는 크기로 저면 일부가 상향 요입되도록 요홈을 형성하는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein the reinforcing plate is formed to have a recess so that a portion of a bottom thereof is upwardly recessed in a size that accommodates all the pinholes formed in the main substrate. 제 1 항에 있어서, 상기 핀 홀더는 상기 메인 기판에 면밀착하는 상부가 그하부의 외경보다는 크게 단차지게 형성되는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein an upper portion of the pin holder that is in close contact with the main substrate is formed to be stepped larger than an outer diameter of the lower portion thereof. 제 1 항에 있어서, 상기 핀 홀더는 절연물로서 이루어지는 반도체 검사용 프로브 카드.The probe card for semiconductor inspection according to claim 1, wherein the pin holder is made of an insulator. 제 1 항에 있어서, 상기 서브 기판은 실리콘 재질로 이루어지는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein the sub substrate is made of a silicon material. 제 1 항에 있어서, 상기 마운트 블록은 세라믹으로 이루어지는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein the mount block is made of ceramic. 제 1 항에 있어서, 상기 제1박판과 제2박판은 실리콘 재질로 이루어지는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein the first thin plate and the second thin plate are made of a silicon material. 제 1 항에 있어서, 상기 제1박판과 제2박판은 일체로 결합되는 구성인 반도체 검사용 프로브 카드.The probe card of claim 1, wherein the first thin plate and the second thin plate are integrally coupled to each other.
KR1020010032116A 2001-06-08 2001-06-08 Probe card for testing semiconductor KR20020093381A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010032116A KR20020093381A (en) 2001-06-08 2001-06-08 Probe card for testing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010032116A KR20020093381A (en) 2001-06-08 2001-06-08 Probe card for testing semiconductor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR2020010017127U Division KR200244655Y1 (en) 2001-06-08 2001-06-08 Probe card for testing semiconductor

Publications (1)

Publication Number Publication Date
KR20020093381A true KR20020093381A (en) 2002-12-16

Family

ID=27708305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010032116A KR20020093381A (en) 2001-06-08 2001-06-08 Probe card for testing semiconductor

Country Status (1)

Country Link
KR (1) KR20020093381A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655155B1 (en) * 2004-07-05 2006-12-08 (주) 미코티엔 Probe card for testing semiconductor
KR100725456B1 (en) * 2006-05-17 2007-06-07 (주)티에스이 Probe card for wafer test
KR100786771B1 (en) * 2006-11-30 2007-12-18 (주)퓨쳐하이테크 A probe card for electrical die sortingprocess
KR100830714B1 (en) * 2006-11-30 2008-05-19 (주)퓨쳐하이테크 A method of manufacturing probe card for electrical die sortingprocess
KR101480129B1 (en) * 2014-07-09 2015-01-08 주식회사 프로이천 Probe card for wafer testing and printed circuit board thereof
KR101594332B1 (en) * 2015-08-03 2016-02-16 한국기초과학지원연구원 Sample stage module in cryogenic and high magnetic field testing apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655155B1 (en) * 2004-07-05 2006-12-08 (주) 미코티엔 Probe card for testing semiconductor
KR100725456B1 (en) * 2006-05-17 2007-06-07 (주)티에스이 Probe card for wafer test
KR100786771B1 (en) * 2006-11-30 2007-12-18 (주)퓨쳐하이테크 A probe card for electrical die sortingprocess
KR100830714B1 (en) * 2006-11-30 2008-05-19 (주)퓨쳐하이테크 A method of manufacturing probe card for electrical die sortingprocess
KR101480129B1 (en) * 2014-07-09 2015-01-08 주식회사 프로이천 Probe card for wafer testing and printed circuit board thereof
KR101594332B1 (en) * 2015-08-03 2016-02-16 한국기초과학지원연구원 Sample stage module in cryogenic and high magnetic field testing apparatus
WO2017023053A1 (en) * 2015-08-03 2017-02-09 한국기초과학지원연구원 Stage module of cryogenic, high magnetic field testing device

Similar Documents

Publication Publication Date Title
KR100502119B1 (en) Contact structure and assembly mechanism thereof
US7898276B2 (en) Probe card with stacked substrate
KR200200534Y1 (en) Probe card
KR20020093381A (en) Probe card for testing semiconductor
KR200244655Y1 (en) Probe card for testing semiconductor
KR20020093380A (en) Probe card for testing semiconductor
KR100600230B1 (en) Contactor for solder balls
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
KR100786771B1 (en) A probe card for electrical die sortingprocess
KR200244654Y1 (en) Probe card for testing semiconductor
KR100548803B1 (en) Probe pin block of probe card
KR100679167B1 (en) The probe card using coaxial cable for semiconductor wafer
KR100339757B1 (en) Method for manufacturing probe card
KR20090079271A (en) Probe Card
JP2004138576A (en) Electrical connection device
US7028398B2 (en) Contactor, a method of manufacturing the contactor and a device and method of testing electronic component using the contactor
KR20010076322A (en) Contact structure having contact bumps
KR100519658B1 (en) Probe card
JPH11108954A (en) Contact probe
KR100644077B1 (en) The structure of probe card for testing semiconductor
JP3172305B2 (en) Method for manufacturing semiconductor device
KR20090035680A (en) Test socket assembly for semiconductor device
JP3120784B2 (en) Apparatus and method for inspecting electrical characteristics of semiconductor products
JPH06349914A (en) Substrate
KR100560410B1 (en) Probe pin block of probe card

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application