KR100644077B1 - The structure of probe card for testing semiconductor - Google Patents
The structure of probe card for testing semiconductor Download PDFInfo
- Publication number
- KR100644077B1 KR100644077B1 KR1020060046893A KR20060046893A KR100644077B1 KR 100644077 B1 KR100644077 B1 KR 100644077B1 KR 1020060046893 A KR1020060046893 A KR 1020060046893A KR 20060046893 A KR20060046893 A KR 20060046893A KR 100644077 B1 KR100644077 B1 KR 100644077B1
- Authority
- KR
- South Korea
- Prior art keywords
- base plate
- pcb substrate
- probe card
- needle
- pcb
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
도 1은 본 발명의 프로브 카드의 상부를 나타낸 평면도.1 is a plan view showing the top of the probe card of the present invention.
도 2는 종래의 프로브 카드에 장착된 베이스판을 나타낸 사시도.Figure 2 is a perspective view showing a base plate mounted on a conventional probe card.
도 3은 종래의 프로브 카드를 나타낸 단면도.3 is a cross-sectional view showing a conventional probe card.
도 4는 본 발명의 프로브 카드에 장착된 베이스판을 나타낸 사시도.Figure 4 is a perspective view showing a base plate mounted on the probe card of the present invention.
도 5는 본 발명의 프로브 카드에 장착된 베이스판을 나타낸 평면도.5 is a plan view showing a base plate mounted on the probe card of the present invention.
도 6은 본 발명의 프로브 카드를 나타낸 단면도.6 is a cross-sectional view showing a probe card of the present invention.
도 7은 본 발명의 프로브 카드에 장착된 베이스판을 나타낸 사시도.Figure 7 is a perspective view showing a base plate mounted on the probe card of the present invention.
도 8은 본 발명의 프로브 카드에 장착된 베이스판을 나타낸 단면도.8 is a cross-sectional view showing a base plate mounted on the probe card of the present invention.
도 9는 본 발명의 프로브 카드를 나타낸 단면도.9 is a cross-sectional view showing a probe card of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10: PCB 기판 20: 보강판10: PCB substrate 20: gusset
30: 니들고정블럭 40: 절연물30: needle fixing block 40: insulator
50: 니들 60, 160: 베이스판50:
62: 지지대 64, 164: 가이드홀62: supports 64, 164: guide hole
65, 65’: 커팅처리부 66: 돌출부65, 65 ': cutting portion 66: projection
68, 68’: 공간부 70: 커버판68, 68 ': space part 70: cover plate
본 발명은 반도체 검사용 프로브 카드에 관한 것으로서, 보다 상세하게는 PCB 기판(10)의 하부면에 장착된 베이스판(60)에 지지대(62)가 형성되어 있으며 PCB 기판(10)의 하부면에 직접 니들고정블럭(30)을 장착하지 않고 베이스판(60)의 지지대(62) 하부면에 니들고정블럭(30)을 장착하여 니들의 솔더링(soldering)을 하 기 전후에 있어서 PCB 기판(10)에 미치는 열변형을 방지할 수 있는 반도체 검사용 프로브 카드를 제작할 수 있으며 초소형화 및 박형화한 니들과 니들에의 인터페이스 구성을 간소하게 개선하여 보다 미세한 패턴의 반도체 칩 검사에 적용 가능토록 하는 반도체 검사용 프로브 카드에 관한 것이다.The present invention relates to a probe card for semiconductor inspection, and more particularly, a support (62) is formed on a base plate (60) mounted on a lower surface of a PCB substrate (10), and a lower surface of the PCB substrate (10).
일반적으로 반도체소자는 웨이퍼(Wafer) 상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication)공정과 패턴이 형성된 웨이퍼를 각각의 칩(Chip)으로 조립하는 어셈블리(Assembly)공정을 수행함으로써 제조된다. 그리고 패브리케이션공정과 어셈블리공정 사이에는 웨이퍼를 구성하고 있는 각각의 칩의 전기적 특성을 검사하는 이디에스(Electrical Die Sorting: 이하 'EDS'라 한다)공정을 수행하게 된다. 이러한 EDS공정은 웨이퍼를 구성하고 있는 칩들 중에서 불량칩을 판별하기 위하여 수행하는 것이다. 여기서 EDS공정은 웨이퍼를 구성하는 칩들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해 불량을 판단하는 검사장치를 주로 이용한다. 이와 같은 검사는 웨이퍼를 구성하는 칩들의 전기적 상태를 검사할 수 있도록 웨이퍼와 접촉하여 전기적 신호를 인가시킬 수 있는 니들이 구비되는 프로브 카드로 이루어지는 검사장치를 주로 이용한다. 프로브 카드를 이용한 테스트의 결과가 양품으로 판정되는 반도체 디바이스는 패키징의 후공정에 의해서 완성품으로서 제작된다.In general, semiconductor devices are manufactured by performing a fabrication process of forming a pattern on a wafer and an assembly process of assembling the wafer on which the pattern is formed into each chip. An electronic die sorting (EDS) process is performed between the fabrication process and the assembly process to examine electrical characteristics of each chip constituting the wafer. This EDS process is performed to determine the defective chip among the chips constituting the wafer. In this case, the EDS process mainly uses an inspection apparatus that applies an electrical signal to the chips constituting the wafer and determines a defect by a signal checked from the applied electrical signal. Such inspection mainly uses an inspection apparatus including a probe card having needles for contacting the wafer and applying an electrical signal to inspect the electrical state of the chips constituting the wafer. The semiconductor device whose result of the test using a probe card is judged good quality is manufactured as a finished product by the post process of packaging.
반도체 웨이퍼의 전기적 특성검사는 통상 반도체 웨이퍼의 전극패드에 프로브 카드의 니들을 접촉시키고, 이러한 니들을 통해 특정의 전류를 통전시켜 그 경우의 전기적 특성을 측정하게 된다. 한편 반도체 디바이스는 점차 미세한 사이즈로 축소되면서 회로의 집적도 또한 더욱 높아지고 있으므로 프로브 카드의 니들과 접촉되는 반도체 디바이스의 전극 패드가 더욱 미세해지고 있는 추세이다.In the electrical property inspection of a semiconductor wafer, a needle of a probe card is usually brought into contact with an electrode pad of a semiconductor wafer, and a specific current is energized through these needles to measure electrical characteristics in that case. Meanwhile, as semiconductor devices are gradually reduced to finer sizes, the degree of integration of circuits is also increased, so that electrode pads of semiconductor devices in contact with the needles of probe cards are becoming more fine.
반도체 웨이퍼 검사에 사용되는 종래의 프로브 카드는 원형의 PCB 기판(10)과, 이 PCB 기판(10)의 상면 중앙에 구비되는 보강판(20)과, PCB 기판(10)의 저면 중앙에 보강판(20)과 대응되게 구비되는 니들고정블럭(30) 및 니들고정블럭(30)에 에폭시와 같은 절연물(40)에 의해서 고정되는 니들(50)로서 이루어지는 구성이다. 니들(50)은 니들고정블럭(30)에서 통상 양측으로 서로 대칭이 되게 형성되며, 상단은 PCB 기판(10)의 저면에서 니들고정블럭(30)의 외측 주연부에 형성되어 있는 배선 패턴에 용접에 의해 접합되고, 하단은 니들고정블럭(30)의 중심부로 완만한 경사각을 이루면서 끝단부가 거의 수직에 가깝게 하향 절곡되는 형상으로 구비된다. 이때 니들(50)의 경사지는 일부는 니들고정블럭(30)에 에폭시와 같은 절연물(40)에 매립되는 방식에 의해 고정되며, 특히 하향 절곡되는 끝단부는 상호 마주보는 방향으로 약간 휘어지게 하므로서 수직의 탄성을 갖도록 하고 있다. 양측에서 서로 대칭되게 형성되는 니들(50)은 전후방향으로 접촉하게 될 반도체 디바이스의 전극 패드와 동일한 갯수로 구비된다. 한편 PCB 기판(10)에 접합되는 니들(50) 상단부의 직상부측 PCB 기판(10)의 상면에는 디커플링 캐페시터가 부착된다.Conventional probe cards used for semiconductor wafer inspection include a
종래의 프로브 카드는 검사장비의 테스트 헤드 하부에 설치되며, 검사공정 진행시 테스트 헤드의 포고 핀이 PCB 기판(10)의 상면에 형성되어 있는 회로패턴에 접촉되고, 각 니들(50)의 하향 절곡된 접촉단부가 웨이퍼의 상면에 형성되는 검사용 패드에 접촉되므로서 웨이퍼의 각 반도체 디바이스에 전류를 통전시켜 전기적인 특성 검사를 수행하게 되는 것이다.The conventional probe card is installed under the test head of the inspection equipment, the pogo pin of the test head is in contact with the circuit pattern formed on the upper surface of the
종래의 프로브 카드는 웨이퍼의 반도체 디바이스와 접속되는 접촉단부가 서로 대칭이 되게 하므로서 반도체 검사를 장시간 반복시 양측의 접촉단부간 간격이 점차 좁아지게 되고, 급기야는 검사용 패드와의 접촉이 어긋나면서 접촉불량을 초래하는 문제가 있다. 이를 위해서 종래의 프로브 카드는 니들의 길이를 축소하는 한편 PCB 기판의 패턴과 니들간 접속 구조를 간소화하여 고주파 신호의 전달 효율을 향상시키고, 특히 니들로 하여금 외부 구조물과의 간섭이 최대한 방지되어 항상 반도체 디바이스의 패턴과 안정된 접속이 이루어지게 하여 검사의 효율성이 증대되도록 하였다. 한편 최근의 반도체 디바이스는 집적화의 속도가 대단히 빨라지면서 소형화의 추세가 두드러진다. 그러나 현재 프로브 카드에 적용되고 있는 니들은 봉형상의 구성이므로 그 직경을 축소하는데 한계가 있다. 봉형상의 니들은 필요로 하는 직경으로의 가공에 한계가 있으므로 그보다 더 이상 직경의 축소가 불가능하므로 집적도가 높은 반도체 디바이스에 대해서는 검사가 불가능한 문제가 있다.In the conventional probe card, the contact ends connected to the semiconductor device of the wafer are symmetrical with each other, so that the interval between the contact ends on both sides gradually becomes narrower when the semiconductor inspection is repeated for a long time, and the air supply contact is made while the contact with the inspection pad is shifted. There is a problem that causes a defect. To this end, the conventional probe card reduces the length of the needle and improves the transmission efficiency of the high frequency signal by simplifying the PCB board pattern and the connection structure between the needles. A stable connection with the device's pattern was made to increase the efficiency of the inspection. On the other hand, the recent trend of miniaturization is accentuated as semiconductor devices become extremely fast. However, the needle that is currently applied to the probe card has a rod-like configuration, so there is a limit to reducing its diameter. Since the rod-shaped needle has a limitation in processing to a required diameter, it is impossible to further reduce the diameter, so that there is a problem that inspection of a highly integrated semiconductor device is impossible.
종래의 프로브카드는 프로브 핀의 위치가 정확하게 맞지 않으며 스프링 기능의 반복횟수 감소로 인한 잦은 보정과 수리가 요구되기 때문에 실리콘과 비교해서 열팽창 계수가 다른 에폭시(EPOXY) 종류의 물질을 이용하여 프로브 핀을 고정한다. 프로브 핀의 위치 틀어짐은 크게 세가지로 볼 수 있는데 첫째는 프로브 핀을 고정하는 제조단계에서의 오차가 요인이며, 수축 성질을 띠고 있는 경화성 에폭시의 경화 과정에서의 위치변화가 있다. 또한, 프로브 카드의 제조환경은 일반 사무실환경과 같은 상온 조건에서 사람의 손으로 제작되는데 프로브 카드의 사용환경 조건은 섭씨 영하 수십도 또는 영상 백도 이상의 고온에서 사용되기 때문에 온도 차이에 의한 프로브 카드의 프로브 핀 위치와 반도체 웨이퍼의 접촉 단자 간의 위치 틀어짐이 발생한다. 이것은 반도체 웨이퍼 생산에 치명적인 문제이며, 생산성과 수율에 밀접한 영향을 끼친다. In the conventional probe card, the probe pin is not correctly positioned and requires frequent correction and repair due to the reduced number of repetitions of the spring function. Therefore, the probe pin is made of epoxy type material having a different thermal expansion coefficient compared to silicon. Fix it. The positional misalignment of the probe pins can be regarded in three ways. Firstly, the error in the manufacturing step of fixing the probe pins is a factor, and there is a positional change in the curing process of the curable epoxy having shrinkage properties. In addition, the manufacturing environment of the probe card is manufactured by human hands at room temperature conditions such as general office environment. The environmental conditions of the probe card are used at high temperatures of tens of degrees Celsius or more than 100 degrees Celsius, so that the probe of the probe card is caused by temperature difference. Position misalignment occurs between the pin position and the contact terminal of the semiconductor wafer. This is a critical issue for semiconductor wafer production and has a close impact on productivity and yield.
종래의 반도체 검사용 프로브 카드는 PCB 기판(10)의 하부면에 장착하는 베이스판(160)의 중앙부위에 지지대(62)가 형성되어 있지 않기 때문에 베이스판(160)의 양측 가장자리에 니들고정블럭(30)을 고정한 후 PCB 기판(10)의 하부면에 니들고정블럭(30)이 고정된 베이스판(160)을 장착하며 PCB 기판(10)의 하부면에 직접 니들고정블럭(30)이 장착되어 니들의 솔더링(soldering)을 하기 전후에 있어서 PCB 기판(10)에 열변형이 생기는 문제점이 있었다.In the conventional semiconductor inspection probe card, since the
이에 본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로서, PCB 기판(10)의 하부면에 장착된 베이스판(60)에 지지대(62)가 형성되어 있으며 PCB 기판(10)의 하부면에 직접 니들고정블럭(30)을 장착하지 않고 베이스판(60)의 지지대(62) 하부면에 니들고정블럭(30)을 장착하여 니들의 솔더링(soldering)을 하기 전후에 있어서 PCB 기판(10)에 미치는 열변형을 방지할 수 있는 반도체 검사용 프로브 카드를 제작하는 것을 그 목적으로 한다. Accordingly, the present invention is to solve the above-described problems of the prior art, the
이와 같은 목적을 달성하기 위하여 본 발명은 판면에는 다수의 회로가 인쇄되고, 중앙에는 수직으로 관통되는 다수의 핀홀이 형성되어 있는 PCB 기판(10); 상 기 PCB 기판(10)의 변형이 방지되도록 PCB 기판(10)의 상부면 중앙에 장착된 보강판(20); 상기 PCB 인쇄회로기판(10)의 하부면에 장착되어 있으며 체결볼트를 사용하여 가장자리에 다수개의 니들고정블럭(30)이 좌우방향으로 고정되어 있는 베이스판(60); 상기 베이스판(60)의 가장자리에 체결볼트를 사용하여 좌우방향으로 고정된 상태에서 PCB 인쇄회로기판(10)의 하부면에 장착되어 있는 다수개의 니들고정블럭(30); 상기 니들고정블럭(30)에 절연물(40)에 의해서 고정되며 베이스판(60)의 가이드홀(64)을 관통하여 PCB 기판(10)의 핀홀에 긴밀하게 삽입되면서 상단부는 PCB 기판(10)의 회로 패턴과 접속되어 솔더링에 의해 고정되는 니들(50)로 이루어진 반도체 검사용 프로브 카드에 있어서 PCB 기판(10)의 하부면에 장착된 베이스판(60)에 지지대(62)가 형성되어 있으며 상기 베이스판(60)의 지지대(62) 하부면에 니들고정블럭(30)이 장착된 것을 특징으로 하는 반도체 검사용 프로브 카드에 관한 것이다.In order to achieve the above object, the present invention provides a plurality of circuits printed on a plate surface, and a plurality of pin holes penetrating vertically in the center thereof are formed on the
본 발명의 반도체 검사용 프로브 카드에 있어서 베이스판(60)은 지지대(62)와 가이드홀(64)이 교차된 형태로 형성되어 있으며 지지대(62)의 하부면이 지지대(62)의 양쪽 가장자리 하부면보다 높은 상태로 단차지게 형성된 것을 특징으로 한다. 또한 본 발명의 반도체 검사용 프로브 카드에 있어서 베이스판(60)은 지지대(62)와 가이드홀(64)이 교차된 형태로 형성되어 있으며 양쪽 가장자리가 커팅처리된 커팅처리부(65, 65’)가 형성되어 있고 지지대(62)의 상부면 중앙부위에 돌출부(66)가 형성되어 있으며 상기 돌출부(66)의 양측에 공간부(68)가 돌출부(66)의 상부면보다 낮은 상태로 단차지게 형성된 것을 특징으로 한다. 또한 본 발명의 반 도체 검사용 프로브 카드 베이스판(60)은 세라믹 또는 알루미나 재질로 이루어진 것을 특징으로 한다.In the semiconductor inspection probe card of the present invention, the
이하 본 발명의 바람직한 실시예를 첨부된 도면에 의하여 더욱 상세히 설명하면 다음과 같다. 본 발명의 반도체 검사용 프로브 카드는 종래의 웨이퍼와 동일한 소재를 사용하여 웨이퍼 가공 기술을 이용해서 반도체 디바이스의 패턴 집적도에 적절히 대응할 수 있도록 구조를 개선시킨 것이다. 본 발명의 반도체 검사용 프로브 카드에서 PCB 기판(10)은 상부면에 테스트 헤드의 포고핀과 접속되는 단자가 형성되고 상기 단자로부터 판면에는 회로가 인쇄되는 구성이다. 본 발명의 반도체 검사용 프로브 카드에서 PCB 기판(10)에는 중앙에 일정한 간격으로 수직의 핀홀이 형성되고 핀홀의 외측에는 수직의 관통홀이 형성된다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The probe card for semiconductor inspection of this invention improves a structure so that it can respond suitably to the pattern integration degree of a semiconductor device using wafer processing technology using the same material as a conventional wafer. In the semiconductor inspection probe card of the present invention, a
본 발명의 반도체 검사용 프로브 카드에서 보강판(stiffener)은 PCB 기판(10)의 상부에서 중앙에 장착되어 PCB 기판(10)의 휨변형이 방지되도록 하기 위해 구비하게 되는 보강부재이다. 본 발명의 반도체 검사용 프로브 카드에서 보강판(20)은 하부면으로 PCB 기판(10)에 형성시킨 핀홀들을 모두 수용하는 크기로 상향 요입되는 요홈이 형성되고 상기 요홈의 외측 주연부에는 소정의 깊이로 상향 요입되는 나사 결합공이 형성된다. 본 발명의 반도체 검사용 프로브 카드에서 베이스판(60)은 PCB 인쇄회로기판(10)의 하부면에 장착되어 있으며 체결볼트를 사용하여 가장자리에 다수개의 니들고정블럭(30)이 좌우방향으로 고정되어 있다. 본 발명의 반도체 검사용 프로브 카드에서 베이스판(60)은 보강판(20)과는 대응되는 PCB 기판(10)의 하부면에 면밀착된 상태로 장착되며 PCB 기판(10)의 측단면 외경이 그 하 부측 단면 외경보다는 커지게 단차지게 한 형상이며 판면에는 지지대(62)와 가이드홀(64)이 교차된 형태로 형성되어 있는 절연부재이다. 본 발명의 반도체 검사용 프로브 카드에서 베이스판(60)은 세라믹 또는 알루미나 재질로 이루어진 것이며 세라믹이 바람직하고 세라믹이 더욱 바람직하다. 본 발명의 반도체 검사용 프로브 카드에서 베이스판(60)은 PCB 기판(10)의 하부면에 장착된 베이스판(60)에 지지대(62)가 형성되어 있으며 PCB 기판(10)의 하부면에 직접 니들고정블럭(30)을 장착하지 않고 베이스판(60)의 지지대(62) 하부면에 니들고정블럭(30)을 장착하여 니들의 솔더링(soldering)을 하기 전후에 있어서 PCB 기판(10)에 미치는 열변형을 방지할 수 있다.In the semiconductor inspection probe card of the present invention, a stiffener is a reinforcing member mounted in the center of the
도 2에서 살펴본 바와 같이 종래의 반도체 검사용 프로브 카드에 있어서 베이스판(160)은 중앙부위에 가이드홀이 형성되어 있으며 양쪽 가장자리에 니들고정블럭(30)을 고정할 수 있도록 고정홈이 형성되어 있다. 도 3에서 살펴본 바와 같이 종래의 반도체 검사용 프로브 카드는 PCB 기판(10)의 하부면에 장착하는 베이스판(160)의 중앙부위에 지지대가 형성되어 있지 않기 때문에 베이스판(160)의 양측 가장자리에 니들고정블럭(30)을 고정한 후 PCB 기판(10)의 하부면에 니들고정블럭(30)이 고정된 베이스판(160)을 장착하며 PCB 기판(10)의 하부면에 직접 니들고정블럭(30)이 장착되어 니들의 솔더링(soldering)을 하기 전후에 있어서 PCB 기판(10)에 열변형이 생기는 문제점이 있었다.As shown in FIG. 2, in the conventional semiconductor inspection probe card, the
도 4 및 도 5에서 살펴본 바와 같이 본 발명의 반도체 검사용 프로브 카드에 있어서 베이스판(60)은 지지대(62)와 가이드홀(64)이 교차된 형태로 형성되어 있으 며 지지대(62)의 하부면이 지지대(62)의 양쪽 가장자리 하부면보다 높은 상태로 단차지게 형성되어 있고 세라믹 재질로 이루어진 것이 바람직하다. 도 6에서 살펴본 바와 같이 본 발명의 반도체 검사용 프로브 카드는 PCB 기판(10)의 하부면에 장착된 베이스판(60)에 지지대(62)가 형성되어 있으며 PCB 기판(10)의 하부면에 직접 니들고정블럭(30)을 장착하지 않고 베이스판(60)의 지지대(62) 하부면에 니들고정블럭(30)을 장착하여 니들의 솔더링(soldering)을 하기 전후에 있어서 PCB 기판(10)에 미치는 열변형을 방지할 수 있다.As shown in FIGS. 4 and 5, in the semiconductor inspection probe card of the present invention, the
도 7 및 도 8에서 살펴본 바와 같이 본 발명의 반도체 검사용 프로브 카드에 있어서 다른 형태로서 베이스판(60)은 지지대(62)와 가이드홀(64)이 교차된 형태로 형성되어 있으며 양쪽 가장자리가 커팅처리되어 커팅처리부(65, 65’)가 형성되어 있고 지지대(62)의 상부면 중앙부위에 돌출부(66)가 형성되어 있으며 상기 돌출부(66)의 양측에 공간부(68)가 돌출부(66)의 상부면보다 낮은 상태로 단차지게 형성되어 있고 세라믹 재질로 이루어진 것이 바람직하다. 도 9에서 살펴본 바와 같이 본 발명의 반도체 검사용 프로브 카드는 PCB 기판(10)의 하부면에 장착된 베이스판(60)에 지지대(62)가 형성되어 있으며 PCB 기판(10)의 하부면에 직접 니들고정블럭(30)을 장착하지 않고 베이스판(60)의 지지대(62) 하부면에 니들고정블럭(30)을 장착할 수 있을 뿐만아니라 양쪽 가장자리가 커팅처리되어 커팅처리부(65, 65’)가 형성되어 있으며 지지대(62)의 돌출부(66) 양측에 공간부(68)가 형성되어 있어 니들의 솔더링(soldering)을 하기 전후에 있어서 PCB 기판(10)에 미치는 열변형을 2중으로 방지할 수 있다.As shown in FIGS. 7 and 8, in the semiconductor inspection probe card of the present invention, the
본 발명의 반도체 검사용 프로브 카드에서 니들(50)은 박판을 웨이퍼에 패터닝 공정과 동일한 공정에 의해서 제작한다. 본 발명의 반도체 검사용 프로브 카드에서 니들(50)을 제조하는 공정은 식각 공정이 가장 바람직하다. 한편 커버판(70)은 보강판(20)의 수평을 잡아주기 위한 구성으로서 내경은 보강판(20)을 수용할 수 있는 크기이며 측방으로 유동되지 않도록 홀딩하게 되는 구성이다. 이와 같이 결합되는 구성의 프로브 카드는 웨이퍼 가공 공정인 식각 공정에 의해 수행하게 되므로서 이들의 사이즈를 대단히 미세하게 형성시킬 수가 있다. 또한 니들 삽입홀과 니들홀에 삽입되는 니들(50)도 박판재를 식각에 의해 패터닝하는 방식으로 제작하게 되므로 종전과 같은 외경 축소의 한계를 극복할 수가 있을 뿐만 아니라 초소형으로의 제작이 가능하다. 본 발명에 의해 고집적 반도체의 검사도 가능하게 되는 동시에 특히 니들의 집적도 향상으로 회로 패턴이 사방으로 형성되는 반도체에도 적용이 가능하므로 범용이 용이하다.In the semiconductor inspection probe card of the present invention, the
상술한 바와 같이 본 발명은 PCB 기판(10)의 하부면에 장착된 베이스판(60)에 지지대(62)가 형성되어 있으며 PCB 기판(10)의 하부면에 직접 니들고정블럭(30)을 장착하지 않고 베이스판(60)의 지지대(62) 하부면에 니들고정블럭(30)을 장착하여 니들의 솔더링(soldering)을 하기 전후에 있어서 PCB 기판(10)에 미치는 열변형을 방지할 수 있는 반도체 검사용 프로브 카드를 제작할 수 있으며 웨이퍼 가공 공정인 식각 공정에 의해 고집적화가 가능토록 하여 고집적 및 극소형의 반도체에 대한 특성 검사가 가능하고 장시간 사용에 따른 니들의 변형을 완벽하게 방지하게 되 어 사용수명을 대폭 연장시킬 수가 있어 반도체 산업상 매우 유용한 것이다.As described above, in the present invention, a
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060046893A KR100644077B1 (en) | 2006-05-25 | 2006-05-25 | The structure of probe card for testing semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060046893A KR100644077B1 (en) | 2006-05-25 | 2006-05-25 | The structure of probe card for testing semiconductor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100644077B1 true KR100644077B1 (en) | 2006-11-10 |
Family
ID=37654117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060046893A KR100644077B1 (en) | 2006-05-25 | 2006-05-25 | The structure of probe card for testing semiconductor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100644077B1 (en) |
-
2006
- 2006-05-25 KR KR1020060046893A patent/KR100644077B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100502119B1 (en) | Contact structure and assembly mechanism thereof | |
US7898276B2 (en) | Probe card with stacked substrate | |
KR20000062209A (en) | Test socket for Ball Grid Array package and method for testing thereof | |
KR20070005520A (en) | Socket for inspection apparatus | |
KR101120405B1 (en) | Probe block assembly | |
KR20010111118A (en) | Probe card | |
KR200383930Y1 (en) | probe card for wafer test | |
KR100644077B1 (en) | The structure of probe card for testing semiconductor | |
KR101391794B1 (en) | probe unit and probe card | |
KR100906345B1 (en) | Probe card of semiconductor device test apparatus and method for positioning correction of probe block in the probe card | |
KR100786771B1 (en) | A probe card for electrical die sortingprocess | |
KR20060094203A (en) | Probe card for wafer test | |
KR101399542B1 (en) | Probe card | |
KR20020093380A (en) | Probe card for testing semiconductor | |
KR20020093381A (en) | Probe card for testing semiconductor | |
KR20090079271A (en) | Probe Card | |
KR20090079273A (en) | Probe Card having integral Space Transformer with pin | |
KR100679167B1 (en) | The probe card using coaxial cable for semiconductor wafer | |
KR200389879Y1 (en) | A probe card | |
KR100519658B1 (en) | Probe card | |
KR20090030442A (en) | Probe card having integral space transformer with pin | |
KR102456348B1 (en) | Interposer and test socket having the same | |
KR101317251B1 (en) | Probe Card | |
KR200244655Y1 (en) | Probe card for testing semiconductor | |
KR20090058862A (en) | Semiconductor package test board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101028 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |