KR200244654Y1 - Probe card for testing semiconductor - Google Patents

Probe card for testing semiconductor Download PDF

Info

Publication number
KR200244654Y1
KR200244654Y1 KR2020010017126U KR20010017126U KR200244654Y1 KR 200244654 Y1 KR200244654 Y1 KR 200244654Y1 KR 2020010017126 U KR2020010017126 U KR 2020010017126U KR 20010017126 U KR20010017126 U KR 20010017126U KR 200244654 Y1 KR200244654 Y1 KR 200244654Y1
Authority
KR
South Korea
Prior art keywords
needle
substrate
probe card
sub
plate
Prior art date
Application number
KR2020010017126U
Other languages
Korean (ko)
Inventor
전태운
Original Assignee
주식회사 유림하이테크산업
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유림하이테크산업 filed Critical 주식회사 유림하이테크산업
Priority to KR2020010017126U priority Critical patent/KR200244654Y1/en
Application granted granted Critical
Publication of KR200244654Y1 publication Critical patent/KR200244654Y1/en

Links

Abstract

본 고안은 반도체 검사용 프로브 카드에 대한 것으로서, 본 고안은 메인 기판과; 상기 메인 기판의 변형 방지용 보강판과; 상기 메인 기판과 상기 보강판을 동시에 체결되도록 하는 마운트 블록과; 상기 마운트 블록의 저면에 부착되는 하부 커버판과: 일단은 상기 하부 커버판의 안치홈과 끼움홀에 삽입되면서 타단은 접속 단부는 상향 경사지다 수직으로 연장되는 니들과; 상기 니들의 상하 유동을 방지하게 되는 가이드 블록과; 상기 니들의 수직으로 상향 연장되는 부위가 측방 유동이 방지되도록 안내하는 가이드 플레이트와; 판면에는 상향 돌출되는 상기 니들의 상단부가 삽입되는 동시에 전기적으로 접속되는 접속홀이 형성되며, 이들 접속홀로부터 상부면으로 회로 패턴이 형성되는 서브 기판과; 저면에는 상기 서브 기판측 단자와 접속 가능하게 다수의 단자가 하향 돌출되고, 상면에는 상기 메인 기판측 단자와 접속 가능하게 다수의 단자가 상향 돌출되면서 상기 서브 기판과 메인 기판 사이에서 압착 고정되는 인터페이스 러버로서 구비되도록 하는데 특징이 있다.The present invention relates to a probe card for semiconductor inspection, the present invention and the main substrate; A reinforcing plate for preventing deformation of the main substrate; A mounting block for fastening the main substrate and the reinforcement plate at the same time; A lower cover plate attached to a bottom surface of the mount block; a needle extending one end of which is inserted into the settling groove and the fitting hole of the lower cover plate while the other end thereof is inclined upward; A guide block to prevent the needle from flowing upward and downward; A guide plate for guiding the vertically upwardly extending portion of the needle to prevent lateral flow; A sub-substrate having an upper end portion of the needle projecting upwardly and a connecting hole electrically connected thereto, wherein a circuit pattern is formed from the connecting hole to an upper surface thereof; A plurality of terminals protrude downward from the bottom surface to be connected to the terminal on the sub-substrate side, and an interface rubber press-fixed between the sub-substrate and the main board while the upper surface protrudes from the terminal to the main board-side terminal. It is characterized in that it is provided as.

Description

반도체 검사용 프로브 카드{Probe card for testing semiconductor}Probe card for testing semiconductor

본 고안은 반도체 검사용 프로브 카드에 관한 것으로서, 보다 상세하게는 반도체 디바이스의 패턴에 접촉하게 되는 니들을 초소형하고, 니들간 간격이 대폭적으로 축소되게 하므로서 고집적화된 소형의 반도체 디바이스 검사를 가능케하는 반도체 검사용 프로브 카드에 관한 것이다.The present invention relates to a probe card for semiconductor inspection, and more particularly, a semiconductor inspection that enables a highly integrated and compact semiconductor device inspection by miniaturizing the needle that comes into contact with the pattern of the semiconductor device and greatly reducing the distance between the needles. For a probe card.

일반적으로 반도체 디바이스는 웨이퍼(Wafer) 상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication)공정과 패턴이 형성된 웨이퍼를 각각의 칩(Chip)으로 조립하는 어셈블리(Assembly)공정을 수행함으로써 제조된다.In general, a semiconductor device is manufactured by performing a fabrication process of forming a pattern on a wafer and an assembly process of assembling the wafer on which the pattern is formed into each chip.

그리고 패브리케이션공정과 어셈블리공정 사이에는 웨이퍼를 구성하고 있는 각각의 칩의 전기적 특성을 검사하는 이디에스(Electrical Die Sorting:이하 'EDS' 라 한다)공정을 수행하게 된다.In addition, between the fabrication process and the assembly process, an electronic die sorting process (hereinafter, referred to as 'EDS') is performed to inspect electrical characteristics of each chip constituting the wafer.

이러한 EDS공정은 웨이퍼를 구성하고 있는 칩들 중에서도 불량칩을 판별하기 위하여 수행하는 것이다.This EDS process is performed to identify defective chips among the chips constituting the wafer.

여기서 EDS공정은 웨이퍼를 구성하는 칩들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해서 불량을 판단하게 되는 검사장치를 주로 이용한다.In this case, the EDS process mainly uses an inspection apparatus that applies an electrical signal to the chips constituting the wafer and determines a defect based on a signal checked from the applied electrical signal.

웨이퍼를 구성하는 칩들의 전기적 검사는 이들 각 칩의 패턴과 접촉되면서 전기적 신호를 인가하게 되는 다수의 니들을 구비한 프로브 카드라는 검사장치를 주로 이용한다.The electrical inspection of the chips constituting the wafer mainly uses an inspection apparatus called a probe card having a plurality of needles that apply electrical signals while being in contact with the pattern of each of these chips.

프로브 카드를 이용한 테스트의 결과가 양품으로 판정되면 반도체 디바이스는 패키징등의 후공정에 의해서 완성품으로서 제작된다.If the result of the test using the probe card is determined to be good, the semiconductor device is manufactured as a finished product by a post process such as packaging.

반도체 웨이퍼의 전기적 특성검사는 통상 웨이퍼의 각 디바이스의 전극패드에 프로브 카드의 니들이 접촉되게 하므로서 이 니들을 통해 특정의 전류를 통전시켜 그때의 전기적 특성을 측정하게 되는 것이다.In the electrical property inspection of a semiconductor wafer, the needle of the probe card is normally brought into contact with the electrode pad of each device of the wafer, and a specific current is energized through the needle to measure the electrical characteristics at that time.

한편 최근의 반도체 디바이스는 고집적화와 동시에 극소형화로 발전하는 추세이므로 이런 반도체 디바이스의 검사를 위해서는 그에 적절히 대응할 수는 검사장치가 필요로 된다.On the other hand, as semiconductor devices have recently been developed to be highly integrated and miniaturized, an inspection apparatus that can appropriately respond to the inspection of such semiconductor devices is required.

이와같은 반도체 웨이퍼 검사장치로서, 도 1과 도 2는 종래의 프로브 카드를 도시하고 있다.As such a semiconductor wafer inspection apparatus, FIGS. 1 and 2 show a conventional probe card.

도시된 바와같이 종래의 프로브 카드는 중앙에 관통공(1a)이 형성된 원형의 메인 인쇄회로기판(1)과, 이 메인 인쇄회로기판(1)의 상면 중앙에 구비되는 보강판(2)과, 메인 인쇄회로기판(1)의 저면 중앙에 보강판(2)과 대응되게 구비되는 고정판(3) 및 고정판(3)에 절연물(4)에 의해서 고정되는 니들(5)로서 이루어지는 구성이다.As shown in the drawing, a conventional probe card includes a circular main printed circuit board 1 having a through hole 1a formed at its center, a reinforcement plate 2 provided at the center of an upper surface of the main printed circuit board 1, It consists of a fixed plate 3 provided in the center of the bottom surface of the main printed circuit board 1 to correspond to the reinforcement plate 2 and the needle 5 fixed to the fixed plate 3 by the insulator 4.

니들(5)은 고정판(3)에서 통상 양측으로 서로 대칭이 되게 형성되며, 상단은 메인 인쇄회로기판(1)의 저면에서 고정판(3)의 외측 주연부에 형성되어 있는 배선패턴에 용접에 의해 접합되고, 하단은 고정판(3)의 중심부로 완만한 경사각을 이루면서 끝단부가 거의 수직에 가깝게 하향 절곡되는 형상이다.Needle 5 is usually formed symmetrically on both sides of the fixing plate 3, the upper end is joined by welding to the wiring pattern formed on the outer periphery of the fixing plate 3 at the bottom of the main printed circuit board (1) The lower end forms a gentle inclination angle toward the center of the fixing plate 3, and the end portion is bent downward to almost vertical.

이때 니들(5)의 경사지는 일부는 고정판(3)에 절연물(4)에 의해서 부착되는 방식에 의해 고정되며, 특히 하향 절곡되는 끝단부는 상호 마주보는 방향으로 약간 휘어지게 하므로서 수직의 탄성을 갖도록 하고 있다.In this case, the inclined portion of the needle 5 is fixed by the method of being attached to the fixing plate 3 by the insulator 4, and in particular, the ends bent downward have a vertical elasticity by slightly bending in opposite directions. have.

양측에서 서로 대칭되게 형성되는 니들(5)은 전후방향으로 접촉하게 될 반도체 디바이스의 전극 패드와 동일한 갯수로서 구비된다.Needles 5, which are formed symmetrically with each other on both sides, are provided as the same number as the electrode pads of the semiconductor device to be contacted in the front-rear direction.

한편 메인 인쇄회로기판(1)에 접합되는 니들(5) 상단부의 직상부측 메인 인쇄회로기판(1)의 상면에는 디커플링 캐페시터(6)가 부착된다.On the other hand, the decoupling capacitor 6 is attached to the upper surface of the main printed circuit board 1 directly on the upper end of the needle 5 joined to the main printed circuit board 1.

이와같이 구성되는 종래의 프로브 카드는 검사장비의 테스트 헤드 하부에 설치되며, 검사공정 진행시 테스트 헤드의 포고 핀이 메인 인쇄회로기판(1)의 상면에 형성되어 있는 회로패턴에 접촉되고, 각 니들(5)의 하향 절곡된 접촉단부(5a)가 웨이퍼의 상면에 형성되는 검사용 패드에 접촉되므로서 웨이퍼의 각 반도체 디바이스에 전류를 통전시켜 전기적인 특성 검사를 수행하게 되는 것이다.The conventional probe card configured as described above is installed under the test head of the inspection equipment, and the pogo pin of the test head contacts the circuit pattern formed on the upper surface of the main printed circuit board 1 during the inspection process. The downwardly bent contact end 5a of 5) is in contact with the inspection pad formed on the upper surface of the wafer, so that each semiconductor device of the wafer is energized to perform electrical property inspection.

하지만 종래의 프로브 카드는 웨이퍼의 반도체 디바이스와 접속되는 접촉단부(5a)가 서로 대칭이 되게 하므로서 반도체 검사를 장시간 반복시 양측의 접촉단부(5a)간 간격이 점차 좁아지게 되고, 급기야는 검사용 패드와의 접촉이 어긋나면서 접촉불량을 초래하는 문제가 있다.However, in the conventional probe card, the contact ends 5a connected to the semiconductor device of the wafer are symmetrical with each other, so that the interval between the contact ends 5a on both sides gradually becomes narrower when the semiconductor inspection is repeated for a long time, and the supply pad is the inspection pad. There is a problem that the contact with the misalignment causes a poor contact.

이를 위해서 본 출원인은 특허출원 제2000-31240호(명칭:프로브 카드)를 통해 니들의 길이를 축소하는 한편 메인 인쇄회로기판의 패턴과 니들간 접속 구조를간소화하여 고주파 신호의 전달 효율이 향상되도록 한 바 있다.To this end, the present applicant reduced the length of the needle through patent application No. 2000-31240 (name: probe card), while simplifying the connection structure between the pattern of the main printed circuit board and the needle to improve the transmission efficiency of high frequency signals. There is a bar.

또한 니들로 하여금 외부 구조물과의 간섭이 최대한 방지되게 하는 동시에 항상 반도체 디바이스의 패턴과 안정된 접속이 이루어지게 하므로서 검사의 효율성이 증대되는 효과를 제공하였다.In addition, the needle was prevented from interfering with the external structure as much as possible, and the stable connection with the pattern of the semiconductor device was made at all times, thereby increasing the efficiency of inspection.

그러나 선출원 고안의 프로브 카드 또한 니들을 수직으로 승강이 가능하도록 하기 위하여 길이는 짧아지기는 하였지만 소정의 각도로 경사지게 하면서 종래의 니들 배열과 같이 일방향으로만이 형성이 가능한 구조적 한계가 있게 된다.However, although the length of the probe card has been shortened to allow the needle to be vertically raised and lowered, it has a structural limit that can be formed only in one direction as in the conventional needle arrangement while inclining at a predetermined angle.

즉 반도체 디바이스에는 일방향으로 평행하게 패턴이 형성되어 있는 것이 있는 반면 사방으로 패턴이 형성되어 있는 반도체 디바이스도 있으므로 이같은 반도체 디바이스의 검사를 위해서는 별도의 프로브 카드를 사용해야만 하는 번거로움이 있다.That is, some semiconductor devices have patterns formed in parallel in one direction, while some semiconductor devices have patterns formed in all directions, so that a separate probe card has to be used for inspection of such semiconductor devices.

특히 선출원 고안에서의 니들은 상단부를 회로 기판의 패턴에 안정되게 접속되는 상태가 되도록 하기 위해서 니들을 에폭시에 의해 견고하게 접합되도록 하고 있다.In particular, the needle in the prior application design makes the needle firmly bonded by epoxy to ensure that the upper end portion is stably connected to the pattern of the circuit board.

이렇게 니들 접합을 위해 니들 고정구에 형성된 니들 삽입홀내에 에폭시를 충전시키게 되는 것은 대단히 난해한 작업이다.It is a very difficult task to fill the epoxy into the needle insertion hole formed in the needle fixture for the needle bonding.

따라서 조립이 간단하면서도 보다 다양한 회로 패턴을 갖는 반도체 디바이스에의 적용이 가능한 검사장치가 필요로 되고 있다.Therefore, there is a need for an inspection apparatus that is simple to assemble and applicable to semiconductor devices having more diverse circuit patterns.

이에 본 고안은 상술한 종래 기술의 문제점과 필요성을 감안하여 창출한 것으로서, 본 고안의 주된 목적은 웨이퍼 가공 기술을 이용하여 니들 유동이 방지되게 안내홀을 형성하고, 니들은 대폭적으로 길이가 축소되면서 니들간 폭이 단축되게 하여 고집적 및 초소형의 반도체 디바이스 검사가 가능토록 하는데 있다.Therefore, the present invention was created in view of the problems and necessity of the above-described prior art. The main purpose of the present invention is to form a guide hole to prevent needle flow using wafer processing technology, and the needle is greatly reduced in length. The width between the needles is shortened to enable inspection of highly integrated and micro semiconductor devices.

또한 본 고안은 사방으로 패턴을 형성하는 반도체 디바이스의 검사에도 적용이 가능토록 하는데 다른 목적이 있다.In addition, the present invention has another object to be applicable to the inspection of the semiconductor device to form a pattern in all directions.

도 1은 일반적인 프로브 카드의 측단면도,1 is a side cross-sectional view of a typical probe card,

도 2는 도 1의 평면도,2 is a plan view of FIG.

도 3은 본 고안에 따른 프로브 카드의 측단면도,3 is a side cross-sectional view of a probe card according to the present invention,

도 4는 본 고안에 따른 프로브 카드의 분리된 상태의 측단면도,Figure 4 is a side cross-sectional view of the separated state of the probe card according to the present invention,

도 5는 본 고안에 따른 하부 고정판의 구성을 도시한 일부 절결 사시도,Figure 5 is a partially cutaway perspective view showing the configuration of the lower fixing plate according to the present invention,

도 6은 본 고안에 따른 가이드 블록을 도시한 일부 절결 사시도,6 is a partially cutaway perspective view of the guide block according to the present invention;

도 7은 본 고안에 따른 가이드 플레이트의 구성을 도시한 일부 절결 사시도,Figure 7 is a partially cutaway perspective view showing the configuration of the guide plate according to the present invention,

도 8은 본 고안에 따른 서브 기판의 일례를 도시한 일부 절결 사시도,8 is a partially cutaway perspective view showing an example of a sub-substrate according to the present invention;

도 9는 본 고안에 따른 서브 기판의 다른 예를 도시한 일부 절결 사시도.9 is a partially cutaway perspective view showing another example of the sub-substrate according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 메인 기판 20 : 보강판10 main board 20 reinforcement plate

30 : 마운트 블록 40 : 하부 커버판30: mounting block 40: lower cover plate

41 : 안치홈 42 : 끼움홀41: settled groove 42: fitting hole

50 : 니들 60 : 가이드 블록50: needle 60: guide block

70 : 가이드 플레이트 80 : 서브 기판70: guide plate 80: sub substrate

90 : 인터페이스 러버90: interface rubber

이와 같은 목적을 달성하기 위하여 본 고안은 판면에는 다수의 회로가 인쇄되어 있는 메인 기판과; 상기 메인 기판의 변형이 방지되게 상면 중앙에 구비되는 보강판과; 상기 메인 기판의 저면에서 체결 수단에 의해 상기 메인 기판과 상기 보강판을 동시에 체결되도록 하고, 중앙에는 하향 관통되는 삽입홀을 형성한 마운트 블록과; 외주연부가 상기 마운트 블록의 저면에 부착되며, 상부면에는 일정 간격으로 장공의 안치홈을 형성하면서 상기 안치홈의 일단은 수직으로 관통되도록 한 하부 커버판과: 상기 하부 커버판의 안치홈에 수평 안치되는 동시에 일단의 접속 단부는 수직으로 하향 절곡되어 안치홈의 일단으로 형성한 끼움홀에 하향 돌출되게 삽입되고, 타단은 접속 단부의 상부측으로 상향 경사지는 형상으로 연장되면서 그 끝단부가 수직으로 상향 연장되는 형상인 니들과; 상기 하부 커버판의 상기 마운트 블록의 삽입홀측 상부면에 일정 간격으로 부착되어 상기 니들의 상하 유동을 방지하게 되는 가이드 블록과; 상기 가이드 블록의 상부면에 일정 간격으로 부착되면서상기 니들의 수직으로 상향 연장되는 부위가 측방 유동이 방지되도록 안내하는 가이드 플레이트와; 상기 가이드 플레이트의 상부에 접착되고, 판면에는 상향 돌출되는 상기 니들의 상단부가 삽입되는 동시에 전기적으로 접속되는 접속홀이 형성되며, 이들 접속홀로부터 상부면으로 회로 패턴이 형성되는 서브 기판과; 저면에는 상기 서브 기판측 단자와 접속 가능하게 다수의 단자가 하향 돌출되고, 상면에는 상기 메인 기판측 단자와 접속 가능하게 다수의 단자가 상향 돌출되면서 상기 서브 기판과 메인 기판 사이에서 압착 고정되는 인터페이스 러버로서 구비되는 구성이 특징이다.In order to achieve the above object, the present invention includes a main substrate on which a plurality of circuits are printed on a plate surface; A reinforcing plate provided at the center of the upper surface to prevent deformation of the main substrate; A mounting block on the bottom surface of the main substrate, the mounting block for fastening the main substrate and the reinforcement plate simultaneously by a fastening means and having an insertion hole penetrating downward in the center thereof; A lower cover plate having an outer periphery attached to the bottom surface of the mount block, and having one end of the settling groove vertically penetrated at a predetermined interval on an upper surface thereof; At the same time, one end of the connecting end is vertically bent downward and inserted into the fitting hole formed as one end of the settling groove, and the other end extends in a shape that is inclined upward toward the upper side of the connecting end, and the end thereof extends vertically upward. A needle having a shape; A guide block attached to the upper surface of the insertion hole side of the mount block of the lower cover plate at a predetermined interval to prevent the needle from flowing upward and downward; A guide plate attached to the upper surface of the guide block at regular intervals and guiding the vertically extending portion of the needle to prevent lateral flow; A sub-substrate bonded to an upper portion of the guide plate, and having a connection hole for inserting an upper end of the needle protruding upwardly and electrically connected thereto, wherein a circuit pattern is formed from the connection hole to an upper surface thereof; A plurality of terminals protrude downward from the bottom surface to be connected to the terminal on the sub-substrate side, and an interface rubber press-fixed between the sub-substrate and the main board while the upper surface protrudes from the terminal to the main board-side terminal. It is characterized by the configuration provided as.

이하 본 고안의 바람직한 실시예를 첨부된 도면에 의하여 더욱 상세히 설명하면 다음과 같다.Hereinafter, a preferred embodiment of the present invention will be described in more detail with reference to the accompanying drawings.

본 고안은 종전의 웨이퍼와 재질과 동일한 실리콘을 이용하여 웨이퍼 가공 기술로서 최근 고집적화되는 반도체 디바이스에 적절히 대응할 수 있도록 구조를 개선시킨 것이다.The present invention improves the structure so that it can appropriately cope with semiconductor devices which are recently integrated as wafer processing technology by using the same silicon as the conventional wafer and material.

즉 본 고안은 도 3 및 도 4에서와 같이 크게 메인 기판(10)과 보강판(20)과 마운트 블록(30)과 하부 커버판(40)과 니들(50)과 가이드 블록(60)과 가이드 플레이트(70)와 서브 기판(80) 및 인터페이스 러버(90)로서 이루어지는 구성이다.That is, the present invention has a main board 10, a reinforcing plate 20, a mounting block 30, a lower cover plate 40, a needle 50, a guide block 60, and a guide as shown in FIGS. 3 and 4. The plate 70, the sub board | substrate 80, and the interface rubber 90 are comprised.

메인 기판(10)은 종전과 마찬가지로 상부면의 외주연에는 테스트 헤드의 포고핀과 접속되는 단자가 형성되고, 이러한 메인 기판(10)의 접속 단자들 내측 주연부에는 디커플링 캐페시터(11)가 부착되며, 각 접속 단자로부터 판면에는 중앙을 향해 다양하게 회로가 인쇄되어 있다.The main board 10 has a terminal connected to the pogo pin of the test head on the outer periphery of the upper surface as before, and the decoupling capacitor 11 is attached to the inner periphery of the connection terminals of the main board 10, Circuits are printed on the plate surface from each connection terminal toward the center in various ways.

보강판(20)은 메인 기판(10)의 상부에서 중앙에 구비되어 메인 기판(10)의 휨변형이 방지되도록 하기 위해 구비하게 되는 보강부재이다.The reinforcing plate 20 is a reinforcing member provided in the center at the top of the main substrate 10 so as to prevent the bending deformation of the main substrate 10.

이러한 메인 기판(10)과 보강판(20)은 보강판(20)과는 대응되는 면으로 구비되는 마운트 블록(30)의 저면으로부터 끼워지는 체결 수단(100)에 의해서 동시에 체결되도록 한다.The main substrate 10 and the reinforcement plate 20 are simultaneously fastened by the fastening means 100 fitted from the bottom surface of the mount block 30 provided with a surface corresponding to the reinforcement plate 20.

마운트 블록(30)은 중앙으로 하향 관통되는 삽입홀(31)과 함께 외주연부에는 전기한 바와같이 체결 수단(100)이 삽입되는 체결공(32)이 형성되도록 하면서 외부의 열에 대해 내열성이 강한 재질로서 구비되도록 하되 이때의 가장 바람직한 재질은 세라믹이다.The mount block 30 is formed of a material having a high heat resistance against external heat while forming a fastening hole 32 into which the fastening means 100 is inserted, as described above, together with the insertion hole 31 penetrating downward toward the center. To be provided as, but the most preferred material at this time is a ceramic.

하부 커버판(40)은 마운트 블록(30)의 저면측 삽입홀(31)을 커버하는 평면 플레이트이다.The lower cover plate 40 is a flat plate covering the bottom side insertion hole 31 of the mounting block 30.

도 5에서와 같이 하부 커버판(40)은 상부면에 일정 간격으로 장공의 안치홈(41)을 형성하고, 이 안치홈(41)의 일단은 수직으로 관통되도록 하여 끼움홀(42)이 형성되도록 한 구성이다.As shown in FIG. 5, the lower cover plate 40 forms a settled groove 41 of a long hole at a predetermined interval on an upper surface thereof, and one end of the settled groove 41 is vertically penetrated to form a fitting hole 42. It is a configuration as possible.

한편 하부 커버판(40)에 형성되는 안치홈(41)과 끼움홀(42)은 웨이퍼 가공 기술을 이용한 식각 공정에 의해 형성하되 이를 위해서 하부 커버판(40)은 웨이퍼와 동일한 재질인 실리콘으로 이루어지도록 하는 것이 가장 바람직하다.On the other hand, the settled groove 41 and the fitting hole 42 formed in the lower cover plate 40 are formed by an etching process using a wafer processing technology, but for this purpose, the lower cover plate 40 is made of silicon having the same material as that of the wafer. Most desirable.

니들(50)은 본 고안의 메인 기판(10)으로부터 인가되는 전기적 신호를 반도체 디바이스의 회로 패턴에 직접적으로 전달되도록 하는 접속 수단이다.The needle 50 is a connecting means for directly transmitting the electrical signal applied from the main substrate 10 of the present invention to the circuit pattern of the semiconductor device.

본 고안의 니들(50)은 상기 하부 커버판(40)의 상부면에 형성된 안치홈(41)에 안착되는 수평부위와 이 수평부위의 일단을 하향 절곡되게 하여 안치홈(41)의 일단에 수직으로 관통되게 한 끼움홀(42)에 삽입되면서 그 끝단이 일부 하향 돌출되도록 하고, 타단은 다시 끼움홀(42)에 삽입되는 접속 단부(51)의 상부측으로 소정의 경사각을 갖고 절곡되게 하면서 그 끝단은 수직으로 상향 연장되게 한 형상이다.The needle 50 of the present invention is vertical to one end of the settle groove 41 by causing the horizontal portion to be seated in the settling groove 41 formed on the upper surface of the lower cover plate 40 and one end of the horizontal portion bent downward. While being inserted into the fitting hole 42 to be penetrated into the end portion thereof to protrude downward, the other end is bent with a predetermined inclination angle to the upper side of the connecting end 51 is inserted into the fitting hole 42 at its end Is a shape that extends vertically upward.

가이드 블록(60)은 하부 커버판(40)의 상부면에 부착되는 니들(50)의 상하 유동 방지용 지지부재로서, 도 6에서와 같이 일측면은 니들(50)의 경사진 부위와 동일한 경사면으로 이루어지는 구성이다.The guide block 60 is a support member for preventing the vertical flow of the needle 50 attached to the upper surface of the lower cover plate 40, one side is the same inclined surface as the inclined portion of the needle 50 as shown in FIG. It is a configuration made.

가이드 블록(60)은 하부 커버판(40)의 안치홈(41)간 다시말해 안치홈(41)의 길이방향에서 양끝단에 각각의 일측의 끝단이 위치되면서 병렬로 부착되도록 하므로서 동일선상의 니들(50)을 동시에 지지하게 된다.The guide block 60 has needles on the same line while being placed in parallel between the settle grooves 41 of the lower cover plate 40, that is, the ends of each side are positioned at both ends in the longitudinal direction of the settled groove 41. Support 50 at the same time.

특히 가이드 블록(60)을 부착시 마운트 블록(30)의 중앙에 형성된 삽입홀(31)을 통해 상부로부터 삽입시켜 부착되도록 한다.In particular, when attaching the guide block 60 is inserted from the top through the insertion hole 31 formed in the center of the mount block 30 to be attached.

가이드 플레이트(70)는 가이드 블록(60)의 상부에서 상향 연장되는 니들(50)의 상단부를 측방 유동이 방지되도록 하는 지지부재이다.The guide plate 70 is a support member for preventing lateral flow of the upper end of the needle 50 extending upward from the top of the guide block 60.

가이드 플레이트(70)는 도 7에서와 같이 폭이 협소한 박판으로 이루어지는 구성이며, 일측의 단면에는 니들(50)이 수직으로 관통할 수 있도록 하는 가이드 홀(71)이 형성되어 있다.The guide plate 70 is configured as a thin plate having a narrow width as shown in FIG. 7, and a guide hole 71 is formed in one end surface to allow the needle 50 to penetrate vertically.

이때의 가이드 홀(71)은 단면측으로 개방되는 형상으로 구비되게 하는 것이 가장 바람직하다.At this time, the guide hole 71 is most preferably provided in a shape that is open to the cross-sectional side.

서브 기판(80)은 메인 기판(10)으로부터 각 니들(50)에 전기적인 신호가 전달되도록 회로가 인쇄되어 있는 플레이트로서, 판면에는 도 8에서와 같이 니들(50)의 상단부가 일부 삽입되도록 접속홀(81)이 형성되어 있으며, 상부면에는 이들 접속홀(81)과 연결되는 회로 패턴(82) 및 접속 단자(83)가 형성된다.The sub-substrate 80 is a plate on which a circuit is printed so that an electrical signal is transmitted from the main substrate 10 to each of the needles 50, and the upper surface of the needle 50 is partially inserted into the plate surface as shown in FIG. The hole 81 is formed, and the circuit pattern 82 and the connection terminal 83 which are connected with these connection holes 81 are formed in the upper surface.

이같은 서브 기판(80)에서 회로 패턴(82)과 접속 단자(83)는 도 8에서와 같이 나란하게 형성되게 할 수도 있으나 더욱 조밀한 패턴을 갖도록 하기 위해서는 도 9에서와 같이 회로 패턴(82)에 의한 접속 단자(83)와의 연결 길이를 차별화하여 접속 단자(83)가 지그 재그식으로 위치되게 하는 것도 바람직하다.In the sub-substrate 80, the circuit pattern 82 and the connection terminal 83 may be formed side by side as shown in FIG. 8, but in order to have a more dense pattern, the circuit pattern 82 may be formed as shown in FIG. It is also preferable to differentiate the connection length with the connection terminal 83 so that the connection terminal 83 is located in a zigzag manner.

한편 상기한 가이드 플레이트(70)와 서브 기판(80)은 하부 커버판(40)과 마찬가지로 웨이퍼 가공에 사용되는 식각에 의해 필요로 하는 패턴을 형성하고, 이를 위해서 재질은 실리콘으로 이루어지도록 하는 것이 가장 바람직하다.Meanwhile, like the lower cover plate 40, the guide plate 70 and the sub-substrate 80 form a pattern required by etching used for wafer processing, and for this purpose, the material is made of silicon. desirable.

한편 서브 기판(80)과 메인 기판(10)의 사이에는 인터페이스 러버(90)를 삽입한다.The interface rubber 90 is inserted between the sub board 80 and the main board 10.

인터페이스 러버(90)는 저면과 상면에 각각 서브 기판(80)측 단자와 접속 가능하게 다수의 단자가 하향 돌출되는 동시에 메인 기판(10)측 단자와도 접속 가능하게 다수의 단자가 상향 돌출되도록 하면서 서브 기판(80)과 메인 기판(10)의 사이에서 압착 고정되도록 하는 구성이다.The interface rubber 90 has a plurality of terminals protruding downward on the bottom and an upper surface thereof so as to be connected to the terminals of the sub-substrate 80, respectively, and allowing the terminals of the interface rubber 90 to protrude upwardly so as to be accessible to the terminals of the main board 10 side. It is a structure which is crimped and fixed between the sub board | substrate 80 and the main board | substrate 10. FIG.

이와 같은 구성의 본 고안에 의한 프로브 카드의 조립과 그의 작용에 대해 살펴보면 다음과 같다.Looking at the assembly and operation of the probe card according to the present invention of such a configuration as follows.

본 고안에서 실리콘 재질로 이루어지는 하부 커버판(40)과 가이드플레이트(70)와 서브 기판(80)은 우선 전술한 바와같이 반도체 제조시 웨이퍼 가공에 적용되는 식각 공정에 의해 필요로 하는 형상으로 제작한다.In the present invention, the lower cover plate 40, the guide plate 70, and the sub-substrate 80 made of a silicon material are first manufactured in a shape required by an etching process applied to wafer processing during semiconductor manufacturing as described above. .

이렇게 식각 공정으로 제작하게 되면 각 부품의 판면에 형성되는 다양한 형상의 패턴을 매우 조밀하면서 정확하게 형성할 수가 있다.When manufactured by the etching process, it is possible to form a very dense and accurate pattern of various shapes formed on the plate surface of each component.

특히 필요로 하는 패턴을 일시에 형성시킬 수가 있으므로 기계적인 가공에 비해 작업에 소요되는 시간을 대폭족으로 단축시킬 수가 있다.In particular, since the required pattern can be formed at a time, the time required for work can be significantly shortened compared to mechanical processing.

몇가지 부품이 식각에 의해서 가공되고 나면 마운트 블록(30)의 저면으로는 이미 가공된 하부 커버판(40)이 부착되도록 한다.After some parts have been processed by etching, the bottom cover plate 40 is already attached to the bottom of the mount block 30.

이때 하부 커버판(40)에는 판면에 다수의 안치홈(41)과 끼움홀(42)이 형성되어 있으므로 이들이 형성되지 않은 외주연측이 마운트 블록(30)의 저면에 부착되도록 한다.In this case, the lower cover plate 40 has a plurality of settled grooves 41 and fitting holes 42 are formed on the plate surface so that the outer circumferential side where they are not formed is attached to the bottom surface of the mount block 30.

마운트 블록(30)이 부착된 하부 커버판(40)의 상부로부터는 삽입홀(31)을 통해 각 하부 커버판(40)의 안치홈(41)과 끼움홀(42)에 니들(50)이 하나씩 안착되도록 한다.From the top of the lower cover plate 40 to which the mounting block 30 is attached, the needle 50 is inserted into the settling groove 41 and the fitting hole 42 of each lower cover plate 40 through the insertion hole 31. Allow them to rest one by one.

이렇게 안착되는 니들(50)은 측방으로의 유동이 방지된다.The needle 50 seated in this way is prevented from flowing to the side.

한편 니들(50)의 상부로부터는 하부 커버판(40)의 상부면으로 가이드 블록(60)이 일정 간격으로 부착되도록 한다.Meanwhile, from the top of the needle 50, the guide block 60 is attached to the upper surface of the lower cover plate 40 at regular intervals.

즉 하부 커버판(40)에 형성되는 안치홈(41)의 길이방향으로 양끝단부간 간격으로 가이드 블록(60)이 병렬로 부착되도록 하는 것이다.That is, the guide block 60 is attached in parallel at intervals between both ends in the longitudinal direction of the settling groove 41 formed in the lower cover plate 40.

이렇게 가이드 블록(60)이 부착되면 니들(50)은 하부 커버판(40)에서 측방유동이 방지되는 동시에 상하 방향으로의 유동도 방지될 수가 있게 된다.When the guide block 60 is attached in this way, the needle 50 can prevent side flow in the lower cover plate 40 and at the same time prevent flow in the vertical direction.

한편 하부 커버판(40)의 끼움홀(42)에 삽입되어 있는 니들(50)의 접속 단부(51)는 하부 커버판(40)의 저부로 일부가 돌출되는바 이러한 접속 단부(51)는 끼움홀(42)에서 외력에 의해 상하 유동이 가능하다.Meanwhile, a part of the connection end 51 of the needle 50 inserted into the fitting hole 42 of the lower cover plate 40 protrudes to the bottom of the lower cover plate 40, and such a connection end 51 is fitted. Up and down flow is possible by the external force in the hole 42.

하지만 상하 유동시 니들(50)의 경사진 부위가 가이드 블록(60)의 경사면에 접촉되면서 상승 유동이 방지된다.However, when the inclined portion of the needle 50 is in contact with the inclined surface of the guide block 60 during the up and down flow, upward flow is prevented.

가이드 블록(60)에 지지되는 상태에서 니들(50)의 상단부는 가이드 플레이트(70)의 가이드홀(61)을 통해 서브 기판(80)의 접속홀(81)에 삽입되어 있게 된다.In the state supported by the guide block 60, the upper end of the needle 50 is inserted into the connection hole 81 of the sub-substrate 80 through the guide hole 61 of the guide plate 70.

서브 기판(80)에는 각 접속홀(81)을 따라 그리고 상부면으로 회로 패턴이 형성되도록 하므로서 접속홀(81)에 삽입된 니들(50)을 통해 항상 안정되게 전기적 신호가 전달될 수 있게 된다.In the sub-substrate 80, a circuit pattern is formed along each connection hole 81 and on the upper surface, so that an electrical signal can be stably transmitted at all times through the needle 50 inserted into the connection hole 81.

한편 메인 기판(10)과 서브 기판(80)의 사이에는 인터페이스 러버(90)가 구비되면서 이들 각 회로 패턴과는 단자들끼리 접속되도록 한다.Meanwhile, an interface rubber 90 is provided between the main board 10 and the sub board 80 so that the terminals are connected to each of the circuit patterns.

이와같이 메인 기판(10)으로부터 전기적 신호를 서브 기판(80)을 통해 니들(50)에 전달되도록 하는 간소화된 구성에 의해 고주파 신호의 전달 효율을 보다 향상시킬 수가 있게 된다.As such, the simplified configuration of transmitting the electrical signal from the main substrate 10 to the needle 50 through the sub-substrate 80 may further improve the transmission efficiency of the high frequency signal.

특히 니들(50)과 이 니들(50)에 전기적 신호를 인가하는 서브 기판(80) 및 니들(50)을 지지하는 가이드 플레이트()와 하부 커버판(40)을 웨이퍼 가공 기술인 식각 공정을 이용하여 대단히 조밀하게 니들(50)을 배치시킬 수가 있게 되므로 고집적화되는 반도체 디바이스에의 검사에 적절히 대처할 수가 있다.In particular, the needle 50, the sub-substrate 80 for applying an electrical signal to the needle 50, the guide plate supporting the needle 50, and the lower cover plate 40 are subjected to an etching process, which is a wafer processing technique. Since the needle 50 can be arranged very densely, it is possible to appropriately cope with the inspection of the highly integrated semiconductor device.

또한 도 에서와 같이 니들(50)을 서로 마주보게 배치시키게 되면 사방에 회로 단자가 구비되는 C4 타입의 반도체 디바이스의 검사에도 적용이 가능하므로 보다 다양한 반도체 디바이스의 검사를 가능케 한다.In addition, when the needles 50 are disposed to face each other, as shown in FIG. 4, it is possible to apply to the inspection of the C4 type semiconductor device provided with circuit terminals on all sides, thereby enabling inspection of various semiconductor devices.

상술한 바와 같이 본 고안은 메인 기판(10)으로부터 반도체 디바이스와 접속하게 되는 니들(50)까지의 신호 전달 경로를 보다 간소화하고, 이들 신호 전달 수단인 니들(50)을 대단히 조밀하게 형성할 수가 있도록 하므로서 고집적화된 반도체 디바이스나 극소형의 반도체 디바이스의 특성 검사를 가능케 한다.As described above, the present invention further simplifies the signal transmission path from the main substrate 10 to the needle 50 to be connected with the semiconductor device, so that the needle 50 as these signal transmission means can be formed very densely. This makes it possible to inspect the characteristics of highly integrated semiconductor devices and very small semiconductor devices.

또한 니들(50)의 반도체 디바이스와 접촉하게 되는 접속 단부(51)를 상하로 텐션을 갖는 구조로 구비하게 되므로서 장시간 사용시에도 니들(50)의 변형을 완벽하게 방지할 수가 있으므로 더욱 사용수명을 연장시킬 수 있는 경제적인 이점도 제공하게 된다.In addition, since the connecting end 51 which is in contact with the semiconductor device of the needle 50 is provided with a structure having a tension up and down, the deformation of the needle 50 can be completely prevented even when used for a long time, thereby further extending the service life. It also provides economic benefits that can be made.

Claims (8)

판면에는 다수의 회로가 인쇄되어 있는 메인 기판과;A main board on which a plurality of circuits are printed; 상기 메인 기판의 변형이 방지되게 상면 중앙에 구비되는 보강판과;A reinforcing plate provided at the center of the upper surface to prevent deformation of the main substrate; 상기 메인 기판의 저면에서 체결 수단에 의해 상기 메인 기판과 상기 보강판을 동시에 체결되도록 하고, 중앙에는 하향 관통되는 삽입홀을 형성한 마운트 블록과;A mounting block on the bottom surface of the main substrate, the mounting block for fastening the main substrate and the reinforcement plate simultaneously by a fastening means and having an insertion hole penetrating downward in the center thereof; 외주연부가 상기 마운트 블록의 저면에 부착되며, 상부면에는 일정 간격으로 장공의 안치홈을 형성하면서 상기 안치홈의 일단은 수직으로 관통되도록 한 하부 커버판과:An outer periphery is attached to the bottom surface of the mount block, the upper surface and the lower cover plate to form a settling groove of the long hole at regular intervals so that one end of the settling groove penetrates vertically: 상기 하부 커버판의 안치홈에 수평 안치되는 동시에 일단의 접속 단부는 수직으로 하향 절곡되어 안치홈의 일단으로 형성한 끼움홀에 하향 돌출되게 삽입되고, 타단은 접속 단부의 상부측으로 상향 경사지는 형상으로 연장되면서 그 끝단부가 수직으로 상향 연장되는 형상인 니들과;At the same time it is horizontally settled in the settling groove of the lower cover plate, one end of the connecting end is vertically bent downwardly inserted into the fitting hole formed as one end of the settling groove, and the other end is inclined upward toward the upper side of the connecting end. A needle having a shape in which its end portion extends vertically upward while being extended; 상기 하부 커버판의 상기 마운트 블록의 삽입홀측 상부면에 일정 간격으로 부착되어 상기 니들의 상하 유동을 방지하게 되는 가이드 블록과;A guide block attached to the upper surface of the insertion hole side of the mount block of the lower cover plate at a predetermined interval to prevent the needle from flowing upward and downward; 상기 가이드 블록의 상부면에 일정 간격으로 부착되면서 상기 니들의 수직으로 상향 연장되는 부위가 측방 유동이 방지되도록 안내하는 가이드 플레이트와;A guide plate attached to the upper surface of the guide block at regular intervals and guiding the vertically extending portion of the needle to prevent lateral flow; 상기 가이드 플레이트의 상부에 접착되고, 판면에는 상향 돌출되는 상기 니들의 상단부가 삽입되는 동시에 전기적으로 접속되는 접속홀이 형성되며, 이들 접속홀로부터 상부면으로 회로 패턴이 형성되는 서브 기판과;A sub-substrate bonded to an upper portion of the guide plate, and having a connection hole for inserting an upper end of the needle protruding upwardly and electrically connected thereto, wherein a circuit pattern is formed from the connection hole to an upper surface thereof; 저면에는 상기 서브 기판측 단자와 접속 가능하게 다수의 단자가 하향 돌출되고, 상면에는 상기 메인 기판측 단자와 접속 가능하게 다수의 단자가 상향 돌출되면서 상기 서브 기판과 메인 기판 사이에서 압착 고정되는 인터페이스 러버;A plurality of terminals protrude downward from the bottom surface to be connected to the terminal on the sub-substrate side, and an interface rubber press-fixed between the sub-substrate and the main board while the upper surface protrudes from the terminal to the main board-side terminal. ; 로 구비되는 반도체 검사용 프로브 카드.Probe card for semiconductor inspection provided with. 제 1 항에 있어서, 상기 메인 기판에는 상기 마운트 블록으로부터 체결 수단이 지날 수 있도록 하는 마운팅 홀이 형성되는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein a mounting hole is formed in the main substrate to allow a fastening means to pass from the mounting block. 제 1 항에 있어서, 상기 보강판에는 상기 마운트 블록과 상기 메인 기판을 통해 체결 수단이 체결되도록 하는 나사 결합홈을 형성하는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein a screw coupling groove is formed in the reinforcing plate to fasten the fastening means through the mount block and the main substrate. 제 1 항에 있어서, 상기 마운트 블록은 세라믹 재질로 이루어지는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein the mount block is made of a ceramic material. 제 1 항에 있어서, 상기 하부 커버판은 실리콘 재질로 이루어지며, 식각에 의해 안치홈과 끼움홀을 형성하는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein the lower cover plate is made of a silicon material, and forms a settling groove and a fitting hole by etching. 제 1 항에 있어서, 상기 가이드 블록은 부도체인 세라믹으로 이루어지는 반도체 검사용 프로브 카드.The probe card for semiconductor inspection according to claim 1, wherein the guide block is made of ceramic which is a non-conductor. 제 1 항에 있어서, 상기 가이드 플레이트는 실리콘 재질로 이루어지며, 식각에 의해 일단면측의 가이드홀이 형성되는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein the guide plate is made of a silicon material, and a guide hole at one end surface thereof is formed by etching. 제 1 항에 있어서, 상기 서브 기판은 실리콘 재질로 이루어지며, 식각에 의해 접속홀과 회로 패턴이 패터닝되는 반도체 검사용 프로브 카드.The probe card of claim 1, wherein the sub substrate is made of a silicon material, and the connection hole and the circuit pattern are patterned by etching.
KR2020010017126U 2001-06-08 2001-06-08 Probe card for testing semiconductor KR200244654Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020010017126U KR200244654Y1 (en) 2001-06-08 2001-06-08 Probe card for testing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020010017126U KR200244654Y1 (en) 2001-06-08 2001-06-08 Probe card for testing semiconductor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020010032115A Division KR20020093380A (en) 2001-06-08 2001-06-08 Probe card for testing semiconductor

Publications (1)

Publication Number Publication Date
KR200244654Y1 true KR200244654Y1 (en) 2001-10-29

Family

ID=73103124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020010017126U KR200244654Y1 (en) 2001-06-08 2001-06-08 Probe card for testing semiconductor

Country Status (1)

Country Link
KR (1) KR200244654Y1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847508B1 (en) 2007-02-07 2008-07-21 윌테크놀러지(주) Needle and probe card having the needle
KR101299204B1 (en) * 2012-04-16 2013-08-23 주식회사 오킨스전자 Contact pin complex and semi conductor device socket comprising the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847508B1 (en) 2007-02-07 2008-07-21 윌테크놀러지(주) Needle and probe card having the needle
KR101299204B1 (en) * 2012-04-16 2013-08-23 주식회사 오킨스전자 Contact pin complex and semi conductor device socket comprising the same

Similar Documents

Publication Publication Date Title
KR100502119B1 (en) Contact structure and assembly mechanism thereof
US7898276B2 (en) Probe card with stacked substrate
KR200200534Y1 (en) Probe card
JP2008216060A (en) Electrical connecting device
KR101369406B1 (en) Probe structure and electric tester having a probe structure
KR20020093380A (en) Probe card for testing semiconductor
KR200244654Y1 (en) Probe card for testing semiconductor
KR101112749B1 (en) A test socket for semiconductor devices and manufacuring method at the same
KR100815137B1 (en) Probe card, and production method thererof
KR100496583B1 (en) Probe card for testing semiconductor
KR101391794B1 (en) probe unit and probe card
KR20020093381A (en) Probe card for testing semiconductor
KR100786771B1 (en) A probe card for electrical die sortingprocess
KR100679167B1 (en) The probe card using coaxial cable for semiconductor wafer
KR20090079271A (en) Probe Card
KR200244655Y1 (en) Probe card for testing semiconductor
KR101317251B1 (en) Probe Card
KR100776985B1 (en) Probe card for a semiconductor wafer test
JP2004138576A (en) Electrical connection device
KR100519658B1 (en) Probe card
KR200304113Y1 (en) Probe card for testing semiconductor
KR101173948B1 (en) Probe structure
JPH06308155A (en) Probe device
KR20080054738A (en) Probe card
JP2005127961A (en) Substrate for tests and test equipment with its use

Legal Events

Date Code Title Description
U107 Dual application of utility model
REGI Registration of establishment
T701 Written decision to grant on technology evaluation
G701 Publication of correction
FPAY Annual fee payment

Payment date: 20100810

Year of fee payment: 10

EXPY Expiration of term