KR100496583B1 - Probe card for testing semiconductor - Google Patents
Probe card for testing semiconductor Download PDFInfo
- Publication number
- KR100496583B1 KR100496583B1 KR10-2002-0067655A KR20020067655A KR100496583B1 KR 100496583 B1 KR100496583 B1 KR 100496583B1 KR 20020067655 A KR20020067655 A KR 20020067655A KR 100496583 B1 KR100496583 B1 KR 100496583B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate member
- substrate
- probe card
- pattern
- needle
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 반도체 검사용 프로브 카드에 대한 것으로서, 본 발명은 베이스 부재(10)의 저부로 메인 기판 부재(20)와 가이드 부재(30)가 밀착되고, 상기 메인 기판 부재(20)와 상기 가이드 부재(30)의 각 핀홀(21)(31)에는 수직으로 인터페이스 부재(40)를 삽입하여 그 하부에 구비되는 제1기판 부재(50)와 전기적으로 접속되도록 하며, 상기 제1기판 부재(50)의 저부에서는 필름부재(70)와 솔더링 부재(80)를 개재하여 제2기판 부재(60)가 가열 접합되고, 상기 제2기판 부재(60)의 저면에는 제3기판 부재(100)에 다수의 니들 부재(90)를 안착시켜 접합되도록 하며, 캡 부재(110)의 외주연부로 체결 수단(111)을 체결하여 상기 가이드 부재(30)와 메인 기판 부재(20) 및 베이스 부재(10)가 일체로 결합되도록 하는 구성이 특징인 바 본 발명의 구성에 따라 전기적 신호 전달 경로를 간소화하고, 견고하고 안전한 접속으로 검사의 신뢰성이 대폭 향상되도록 하는 특징이 있다.The present invention relates to a probe card for semiconductor inspection, and the present invention is a main substrate member 20 and the guide member 30 is in close contact with the bottom of the base member 10, the main substrate member 20 and the guide member Inserting the interface member 40 vertically into each of the pinholes 21 and 31 of the 30 to be electrically connected to the first substrate member 50 provided at the lower portion thereof, the first substrate member 50 At the bottom of the substrate, the second substrate member 60 is heated and bonded through the film member 70 and the soldering member 80, and a plurality of third substrate members 100 are disposed on the bottom surface of the second substrate member 60. The guide member 30, the main substrate member 20, and the base member 10 are integrally formed by fastening the fastening means 111 to the outer circumferential edge of the cap member 110 by mounting the needle member 90. It is characterized by the configuration to be coupled to the bar according to the configuration of the present invention simplified the electrical signal transmission path It is characterized by the fact that the reliability of inspection can be greatly improved by means of a flexible, robust and secure connection.
Description
본 발명은 반도체 검사용 프로브 카드에 관한 것으로서, 보다 상세하게는 반도체 디바이스에 접촉되는 니들간 간격이 보다 간소한 구성에 의해 대폭적으로 축소되게 하므로서 소형의 반도체 디바이스 검사를 안전하고 정확하게 수행할 수 있도록 하는 반도체 검사용 프로브 카드에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe card for semiconductor inspection, and more particularly, to reduce the gap between needles in contact with a semiconductor device by a simpler configuration and to perform a safe and accurate inspection of a small semiconductor device. A probe card for semiconductor inspection.
일반적으로 반도체 디바이스는 웨이퍼(Wafer) 상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication)공정과 패턴이 형성된 웨이퍼를 각각의 칩(Chip)으로 조립하는 어셈블리(Assembly)공정을 통해 제조된다.In general, a semiconductor device is manufactured through a fabrication process of forming a pattern on a wafer and an assembly process of assembling the wafer on which the pattern is formed into each chip.
그리고 패브리케이션공정과 어셈블리공정 사이에서는 웨이퍼를 구성하고 있는 각각의 칩의 전기적 특성을 검사하는 이디에스(Electrical Die Sorting:이하 'EDS' 라 한다)공정을 수행하게 된다.In addition, between the fabrication process and the assembly process, an electronic die sorting (hereinafter referred to as 'EDS') process for inspecting electrical characteristics of each chip constituting the wafer is performed.
이러한 EDS공정은 웨이퍼를 구성하고 있는 칩들 중에서도 특히 불량칩을 판별하기 위하여 수행되는데 여기서 EDS공정은 웨이퍼를 구성하는 칩들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해 불량을 판단하게 되는 검사장치를 주로 이용한다.The EDS process is performed to identify defective chips, especially among the chips constituting the wafer, wherein the EDS process applies an electrical signal to the chips constituting the wafer to determine the defect by a signal checked from the applied electrical signal. The inspection device is mainly used.
즉 웨이퍼를 구성하는 칩들의 전기적 검사를 위해 이들 각 칩의 패턴과 접촉되면서 전기적 신호를 인가하게 되는 다수의 니들을 구비한 프로브 카드라는 검사장치를 이용하게 된다. In other words, for the electrical inspection of the chips constituting the wafer, a test device called a probe card having a plurality of needles that are in contact with the pattern of each chip and applies an electrical signal is used.
프로브 카드를 이용한 테스트의 결과가 양품으로 판정되면 반도체 디바이스는 패키징등의 후공정에 의해서 완성품으로서 제작된다.If the result of the test using the probe card is determined to be good, the semiconductor device is manufactured as a finished product by a post process such as packaging.
반도체 웨이퍼의 전기적 특성검사는 통상 웨이퍼의 각 디바이스의 전극패드에 프로브 카드의 니들이 접촉되게 하므로서 이 니들을 통해 특정의 전류를 통전시켜 그때의 전기적 특성을 측정하게 되는 것이다.In the electrical property inspection of a semiconductor wafer, the needle of the probe card is normally brought into contact with the electrode pad of each device of the wafer, and a specific current is energized through the needle to measure the electrical characteristics at that time.
한편 최근의 반도체 디바이스는 고집적화와 동시에 극소형화로 발전하는 추세이므로 이런 반도체 디바이스의 검사를 위해서는 그에 적절히 대응할 수는 검사장치가 필요로 된다.On the other hand, as semiconductor devices have recently been developed to be highly integrated and miniaturized, an inspection apparatus that can appropriately respond to the inspection of such semiconductor devices is required.
이와같은 반도체 웨이퍼 검사장치로서, 종래에는 도 1에서와 같은 프로브 카드를 이용하였다.As such a semiconductor wafer inspection apparatus, a probe card as in Fig. 1 was conventionally used.
하지만 종래의 프로브 카드는 반도체 검사를 장시간 반복 수행 시 웨이퍼의 반도체 디바이스와 접속되는 접촉단부들간의 간격이 점차 좁아지면서 검사용 패드와의 접촉이 어긋나게 되어 접촉불량이 초래되는 사례가 많았다.However, in the conventional probe card, when the semiconductor inspection is repeatedly performed for a long time, the contact gap between the contact ends connected to the semiconductor device of the wafer is gradually narrowed, so that the contact with the inspection pad is displaced.
이에 본 출원인은 선출원 발명(특허출원 제2001-32115호)을 통해 니들의 길이를 대폭적으로 축소하는 한편 메인 인쇄회로기판의 패턴과 니들간 접속 구조를 간소화하여 고주파 신호의 전달 효율이 향상되도록 한 바 있다.Accordingly, the present applicant significantly reduced the length of the needle through the prior application (Patent Application No. 2001-32115), while simplifying the connection structure between the pattern of the main printed circuit board and the needle to improve the transmission efficiency of the high frequency signal. have.
또한 니들로 하여금 외부 구조물과의 간섭이 최대한 방지되게 하는 동시에 항상 반도체 디바이스의 패턴과 안정된 접속이 이루어지게 함으로서 검사의 효율성이 증대되는 효과를 제공하였다.In addition, the needle was prevented from interfering with the external structure as much as possible, and the stable connection with the pattern of the semiconductor device was made at all times, thereby increasing the efficiency of inspection.
그러나 선출원 발명의 프로브 카드 또한 니들을 수직으로 승강이 가능하도록 하기 위하여 길이는 짧아지기는 하였지만 소정의 각도로 경사지게 하면서 종래의 니들 배열과 같이 일방향으로만 형성이 가능한 구조적 한계가 있었다.However, the probe card of the present invention also has a structural limit that can be formed only in one direction as in the conventional needle arrangement while inclining at a predetermined angle although the length is shortened to enable the needle to be vertically lifted.
즉 반도체 디바이스에는 일방향으로 평행하게 패턴이 형성되어 있는 것이 있는 반면 사방으로 패턴이 형성되어 있는 반도체 디바이스도 있으므로 이같은 반도체 디바이스의 검사를 위해서는 별도의 프로브 카드를 사용해야만 하는 번거로움이 있다.That is, some semiconductor devices have patterns formed in parallel in one direction, while some semiconductor devices have patterns formed in all directions, so that a separate probe card has to be used for inspection of such semiconductor devices.
특히 선출원 발명에서의 니들은 상단부를 회로 기판의 패턴에 안정되게 접속되는 상태가 되도록 하기 위해서 니들을 에폭시에 의해 견고하게 접합되도록 하고 있고, 이러한 니들 접합을 위해 니들 고정구에 형성된 니들 삽입홀 내에 에폭시를 충전시키게 되는 대단히 난해한 작업이 요구되었다.In particular, the needle in the prior application allows the needle to be firmly bonded by epoxy to ensure that the upper end portion is stably connected to the pattern of the circuit board, and epoxy is inserted into the needle insertion hole formed in the needle fixture for the needle bonding. A very difficult task to be charged was required.
따라서 조립이 간단하면서도 보다 다양한 회로 패턴을 갖는 반도체 디바이스에의 적용이 가능한 검사장치가 필요로 되고 있다.Therefore, there is a need for an inspection apparatus that is simple to assemble and applicable to semiconductor devices having more diverse circuit patterns.
이에 본 발명은 상술한 종래 기술의 문제점과 필요성을 감안하여 창출한 것으로서, 본 발명의 주된 목적은 웨이퍼 가공 기술을 이용하여 다수의 기판에 형성되는 회로 패턴이 상부로부터 하부로 점차 조밀하게 연결되도록 하여 고집적 및 초소형의 반도체 디바이스 검사가 가능토록 하는데 있다.Accordingly, the present invention has been made in view of the problems and necessities of the prior art described above, and a main object of the present invention is to allow a circuit pattern formed on a plurality of substrates to be densely connected from the top to the bottom by using a wafer processing technology. The aim is to enable the inspection of highly integrated and micro semiconductor devices.
또한 본 발명은 전기적 신호를 최단거리로 안정되고 정확하게 전달되게 함으로써 전기적 신호 전달 효율이 더욱 향상되도록 하는데 다른 목적이 있다. In addition, the present invention has another object to further improve the electrical signal transmission efficiency by ensuring that the electrical signal is stable and accurate in the shortest distance.
이와 같은 목적을 달성하기 위한 본 발명은 베이스 부재의 저면에 밀착되는 메인 기판 부재와; 상기 메인 기판 부재의 저면에 밀착되는 가이드 부재와; 상기 메인 기판 부재와 상기 가이드 부재에 각각 형성시킨 핀홀에 수직으로 삽입되어 전기적 신호를 전달하는 인터페이스 부재와; 상기 가이드 부재의 저부에서 상기 인터페이스 부재의 하단부와 전기적으로 접속되는 상부 패턴과 상기 상부 패턴보다 패턴간 간격이 축소되도록 하부 패턴을 형성한 제1기판 부재와; 상부면에는 상기 제1기판 부재의 하부 패턴과 동일 수직선상에 상부 패턴을 형성하고, 상기 상부 패턴보다 패턴간 간격이 축소되도록 하부 패턴을 형성한 제2기판 부재와; 상기 제1기판 부재와 상기 제2기판 부재간을 절연하면서 가열 압착되도록 하는 필름 부재와; 상기 제1기판 부재와 제2기판 부재의 서로 마주보는 단자 패턴간 접속이 이루어지도록 상기 필름 부재를 관통하여 삽입되는 솔더링 부재와; 상단부가 상기 제2기판 부재의 하부 패턴에 한 곳 이상이 접속되고, 일측의 끝단부는 하향 절곡되면서 절곡된 팁 단부는 수직의 방향으로 탄력을 갖는 복수의 니들 부재와; 상기 제2기판 부재의 저면에 접합되는 상부면에는 상향 개방되게 니들 삽입홀이 형성되고, 니들 삽입홀의 일단은 하향 관통되게 하여 상기 니들 부재의 팁 단부가 일부 하향 돌출되도록 하는 제3기판 부재; 및 내측에는 상기 제1기판 부재가 안착되도록 하고, 외주연 단부를 따라 체결되는 체결 수단에 의해서 상기 가이드 부재와 메인 기판 부재 및 베이스 부재를 일체로 결합되도록 하는 캡 부재로서 구비되는 구성이 특징이다.The present invention for achieving the above object is a main substrate member in close contact with the bottom surface of the base member; A guide member in close contact with the bottom surface of the main substrate member; An interface member inserted perpendicularly to the pinholes formed in the main substrate member and the guide member to transmit an electrical signal; A first substrate member formed at a bottom of the guide member to form an upper pattern electrically connected to a lower end of the interface member and a lower pattern such that a distance between patterns is reduced from the upper pattern; A second substrate member having an upper pattern formed on the same vertical line as the lower pattern of the first substrate member, and having a lower pattern formed on the upper surface such that the distance between the patterns is smaller than the upper pattern; A film member for thermally compressing the insulating substrate between the first substrate member and the second substrate member; A soldering member inserted through the film member such that the first substrate member and the second substrate member are connected to each other with a terminal pattern facing each other; A plurality of needle members having an upper end connected to at least one lower pattern of the second substrate member, and one end of which is bent downward and a tip end bent in a vertical direction; A third substrate member having a needle insertion hole formed at an upper surface joined to a bottom surface of the second substrate member to open upward, and allowing one end of the needle insertion hole to penetrate downward so that a tip end portion of the needle member protrudes downward; And a cap member configured to allow the first substrate member to be seated therein and to integrally couple the guide member, the main substrate member, and the base member by fastening means fastened along an outer circumferential end thereof.
이하 본 발명의 바람직한 실시예를 첨부된 도면에 의하여 더욱 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 고집적화되는 반도체 디바이스에 적절히 대응할 수 있도록 구조를 개선시키는데 가장 두드러진 특징이 있다.The present invention has the most prominent feature of improving the structure so that it can adequately cope with highly integrated semiconductor devices.
즉 본 발명은 도 2 및 도 3에서와 같이 크게 메인 기판 부재(20)과 가이드 부재(30)와 인터페이스 부재(40)와 제1기판 부재(50)와 제2기판 부재(60)와 필름 부재(70)와 솔더링 부재(80)와 니들 부재(90)와 제3기판 부재(100) 및 캡 부재(110)로서 이루어지도록 하는 구성이다.That is, in the present invention, as shown in FIGS. 2 and 3, the main substrate member 20, the guide member 30, the interface member 40, the first substrate member 50, the second substrate member 60, and the film member are largely formed. 70, the soldering member 80, the needle member 90, the third substrate member 100, and the cap member 110.
메인 기판 부재(20)는 절연성 재질로서 본 발명의 휨변형이 방지되도록 경질의 재질로 구비되는 베이스 부재(10)의 저면에 밀착되면서 상부면에는 회로가 인쇄되고, 판면에는 인쇄된 회로를 따라 수직으로 다수의 핀홀(21)이 관통되도록 한 구성으로, 특히 베이스 부재(10)보다는 큰 외경을 가지면서 외부로부터 전기적 신호가 입력된다.The main substrate member 20 is an insulating material, and the circuit is printed on the upper surface while being in close contact with the bottom surface of the base member 10 provided with a hard material so as to prevent the bending deformation of the present invention, the plate surface is vertical along the printed circuit In this configuration, a plurality of pinholes 21 are penetrated, and in particular, electrical signals are input from the outside while having a larger outer diameter than the base member 10.
가이드 부재(30)는 메인 기판 부재(20)에 형성한 핀홀(21)과 동일 수직선상에 동일한 직경으로 핀홀(31)을 형성하고, 각 핀홀(31)로부터 일정한 간격을 두고 일측으로 유동 방지홀(32)이 형성되도록 한 박판의 구성으로, 외경은 판면에 핀홀(31)과 유동 방지홀(32)이 형성되는 최소한의 크기로 형성되도록 하여 메인 기판 부재(20)의 저면에 접합되도록 한다.The guide member 30 forms a pinhole 31 with the same diameter on the same vertical line as the pinhole 21 formed in the main substrate member 20, and flow prevention holes to one side at regular intervals from each pinhole 31. In the configuration of the thin plate so that the 32 is formed, the outer diameter is formed to the minimum size that the pinhole 31 and the flow preventing hole 32 are formed in the plate surface to be bonded to the bottom surface of the main substrate member 20.
인터페이스 부재(40)는 수직으로 전기적 신호를 전달할 수 있도록 하는 수단으로서, 메인 기판 부재(20)와 가이드 부재(30)에 형성한 각각의 핀홀(21)(31)에 수직으로 삽입되면서 도 4에서와 같이 상단부는 메인 기판 부재(20)의 상부면에서 솔더링에 의해 견고하게 접합되고, 하단부는 가이드 부재(30)의 저부로 일부 돌출되도록 하면서 돌출되는 하단부에는 회전 방지편(41)과 함께 접속 단자편(42)이 각각 소정의 각도로 절곡되면서 동시에 형성된다.The interface member 40 is a means for transmitting an electrical signal vertically, and is inserted perpendicularly to each of the pinholes 21 and 31 formed in the main substrate member 20 and the guide member 30. As described above, the upper end is firmly joined by soldering on the upper surface of the main substrate member 20, and the lower end protrudes while partially protruding to the bottom of the guide member 30. Pieces 42 are each formed at the same time while being bent at a predetermined angle.
다시 말해 인터페이스 부재(40)는 수직으로 접합시킨 메인 기판 부재(20)와 가이드 부재(30)의 두께보다는 길이가 미세하게 길게 형성되도록 하는 구성으로, 가장 두드러진 특징은 하단부에 각각 소정의 각도로 절곡되게 한 회전 방지편(41)과 접속 단자편(42)이 형성되도록 하되 회전 방지편(41)은 끝단부가 다시 수직으로 상향 절곡되게 하여 가이드 부재(30)의 유동 방지홀(32)에 삽입되도록 하고, 접속 단자편(42)은 회전 방지편(41)과 동일하게 그 직하부에서 보다 완만한 각도로 절곡되도록 하여 상하로 유동 가능한 탄력을 가지며, 하단부는 거의 수직에 가깝게 하향 절곡되도록 하여 회로 패턴과 점접촉에 의해 접속되도록 한다.In other words, the interface member 40 is configured to have a length longer than the thickness of the main substrate member 20 and the guide member 30 that are vertically bonded. The most prominent feature is that each of the lower ends is bent at a predetermined angle. The anti-rotation piece 41 and the connecting terminal piece 42 are formed, but the anti-rotation piece 41 is inserted into the flow preventing hole 32 of the guide member 30 so that the end portion thereof is vertically bent upward again. In addition, the connection terminal piece 42 has the elasticity that can be vertically bent to be bent at a more gentle angle at the lower portion thereof, in the same manner as the anti-rotation piece 41, and the lower end portion is bent downward to almost vertically to form a circuit pattern. It is to be connected by the point contact.
한편 인터페이스 부재(40)는 도전성의 박판을 반도체 제조 과정에서 웨이퍼 가공에 응용되는 에칭, 특히 습식 에칭에 의해 패턴을 형성하는 방법을 이용하여 형성하며, 특히 에칭에 의해서 형성한 인터페이스 부재(40)는 도 5에서와 같이 대칭형의 박판으로 형성하여 이를 상호 겹쳐지도록 절곡시켜서 사용할 수가 있고, 이는 회로 패턴과의 보다 안전한 접속을 가능케한다.On the other hand, the interface member 40 is formed using a method of forming a pattern by etching, in particular wet etching, which is applied to wafer processing in a semiconductor manufacturing process, and the interface member 40 formed by etching is particularly As shown in FIG. 5, a symmetrical thin plate can be formed and bent to overlap each other, which enables a more secure connection with a circuit pattern.
제1기판 부재(50)는 가이드 부재(30)의 저부에 구비되는 회로 기판으로서, 상부면에는 인터페이스 부재(40)의 하단부가 접속되는 상부 패턴(51)이 형성되고, 하부면에는 상부 패턴(51) 보다는 패턴간 간격이 근접되게 하부 패턴(52)이 형성되도록 한다. 제1기판 부재(50)는 특히 휨변형에 강한 경질의 세라믹 재질로서 이루어지도록 하는 것이 가장 바람직하다.The first substrate member 50 is a circuit board provided at the bottom of the guide member 30. An upper pattern 51 is formed on an upper surface thereof to connect a lower end portion of the interface member 40, and an upper pattern The lower pattern 52 is formed so that the spacing between patterns is closer than the gap 51). Most preferably, the first substrate member 50 is made of a hard ceramic material resistant to bending deformation.
제2기판 부재(60)는 제1기판 부재(50)의 하부 패턴(52)이 수용 가능한 직경으로 형성되며, 상부면에는 제1기판 부재(50)측 하부 패턴(52)과 동일 수직선상에 상부 패턴(61)을 형성하고, 하부면에는 상부 패턴(61)에서 보다 패턴간 간격이 근접되도록 하여 회로가 축소 형성되도록 한 박판의 인쇄회로기판이다.The second substrate member 60 is formed to have a diameter that can accommodate the lower pattern 52 of the first substrate member 50, and has an upper surface on the same vertical line as the lower pattern 52 of the first substrate member 50 side. It is a thin printed circuit board which forms the upper pattern 61, and the lower surface has a smaller spacing between patterns than the upper pattern 61 so that the circuit is reduced.
필름 부재(70)는 제1기판 부재(50)와 제2기판 부재(60)간을 가열 접합시키기 위해 구비하게 되는 박판의 절연성 부재로서, 특히 필름 부재(70)에는 제1기판 부재(50)와 제2기판 부재(60)의 서로 마주보는 패턴간이 서로 연통되도록 소정의 직경으로 판면이 관통되게 한다.The film member 70 is a thin plate insulating member which is provided to heat-bond between the first substrate member 50 and the second substrate member 60. In particular, the film member 70 includes the first substrate member 50. The plate surface penetrates to a predetermined diameter so that the patterns facing each other of the second substrate member 60 communicate with each other.
솔더링 부재(80)는 제1기판 부재(50)와 제2기판 부재(60)의 사이에서 필름 부재(70)에 형성한 관통홀(71)에 삽입되어 제1기판 부재(50)측 하부 패턴(52)과 제2기판 부재(60)의 상부 패턴(61)간이 전기적으로 접속되도록 하는 구성으로, 제1기판 부재(50)와 제2기판 부재(60)의 사이로 필름 부재(70)를 삽입시켜 이들을 가열 접합시킴에 의해 용융되어 양 패턴(52)(61)간을 전기적으로 연결되게 한다.The soldering member 80 is inserted into the through hole 71 formed in the film member 70 between the first substrate member 50 and the second substrate member 60 to form a lower pattern on the first substrate member 50 side. The film member 70 is inserted between the first substrate member 50 and the second substrate member 60 in such a manner as to be electrically connected between the 52 and the upper pattern 61 of the second substrate member 60. They are melted by heat bonding so as to electrically connect the two patterns 52 and 61.
니들 부재(90)는 제2기판 부재(60)를 통해 전달되는 전기적 신호가 반도체 디바이스에 직접 접속되면서 인가되도록 하는 복수의 접속 수단이다. 니들 부재(90)는 특히 인터페이스 부재(40)와 마찬가지로 웨이퍼를 패턴하는 방식에 의해 도전성 박판을 패터닝하여 형성하되 상단부는 제2기판 부재(60)의 하부면 회로에 한 곳 이상이 접속되고, 일측의 끝단부는 하향 절곡되면서 절곡된 팁 단부는 수직의 방향에 가깝게 형성되면서 반도체 디바이스와 점접촉되도록 하는 구성이다.The needle member 90 is a plurality of connection means for allowing an electrical signal transmitted through the second substrate member 60 to be directly connected to the semiconductor device. In particular, the needle member 90 is formed by patterning a conductive thin plate in a manner similar to the interface member 40 by patterning a wafer, but one or more upper end portions are connected to a lower surface circuit of the second substrate member 60. The end of the bent is bent downward while the tip end is bent in close contact with the semiconductor device is formed in a vertical direction.
한편 니들 부재(90)는 도 6 및 도 7에서와 같이 상단부가 제2기판 부재(60)의 하부면 회로에 한 곳 또는 그 이상이 접속되도록 하는 구성으로 형성할 수도 있다. Meanwhile, the needle member 90 may be formed to have one or more upper end portions connected to the lower surface circuit of the second substrate member 60 as shown in FIGS. 6 and 7.
제3기판 부재(100)는 제2기판 부재(60)의 저면으로 접합되는 박판의 구성으로, 상부면에는 상향 개방되도록 다수의 니들 부재(90)가 안치되는 니들 삽입홀(101)이 형성되고, 이 니들 삽입홀(101)의 일단은 판면을 수직으로 관통되게 하여 니들 부재(90)의 팁 단부가 일부 하향 돌출되게 삽입하는 구성이다.The third substrate member 100 is a thin plate that is joined to the bottom surface of the second substrate member 60, and a needle insertion hole 101 in which a plurality of needle members 90 is placed is formed in the upper surface so as to be opened upward. One end of the needle insertion hole 101 is configured to penetrate the plate vertically so that the tip end of the needle member 90 protrudes downward.
캡 부재(110)는 내부로 직접 제1기판 부재(50)를 안착시키거나 도 8에서와 같이 홀더 부재(130)를 이용하여 제1기판 부재(50)가 안착되도록 하고, 외주연 상단부는 메인 기판 부재(20)의 저면에 접합되어 있는 가이드 부재(30)의 외주연 저면에 긴밀하게 밀착되어 별도의 체결 수단(111)에 의해서 가이드 부재(30)와 함께 메인 기판 부재(20)를 베이스 부재(10)에 견고하게 고정시키게 된다.The cap member 110 seats the first substrate member 50 directly therein or allows the first substrate member 50 to be seated using the holder member 130 as shown in FIG. It is in close contact with the outer circumferential bottom of the guide member 30 joined to the bottom of the substrate member 20, and the main substrate member 20 is joined together with the guide member 30 by a separate fastening means 111. It is firmly fixed to (10).
한편 본 발명에서 제2기판 부재(60)와 제3기판 부재(100)는 각각 실리콘 재질의 박판으로 이루어지도록 하는 것이 가장 바람직하고, 베이스 부재(10)에는 상부로부터 중앙으로 메인 기판 부재(20)과 가이드 부재(30)를 관통하여 하단부가 제1기판 부재(50)의 상부면 중앙을 강하게 압박하도록 가압 부재(120)가 구비되도록 하여 제1기판 부재(50)의 안정된 수평도 유지가 가능하도록 한다. Meanwhile, in the present invention, it is most preferable that the second substrate member 60 and the third substrate member 100 are each made of a thin plate made of silicon, and the base member 10 includes the main substrate member 20 from the top to the center. And the pressing member 120 to penetrate the guide member 30 so that the lower end portion strongly presses the center of the upper surface of the first substrate member 50 so as to maintain a stable level of the first substrate member 50. do.
상기한 구성에 따른 본 발명의 작용에 대해서 살펴보면 다음과 같다.Looking at the operation of the present invention according to the above configuration as follows.
본 발명은 전술한 바와 같이 메인 기판 부재(20)를 기준으로 그 상부에는 베이스 부재(10)가 구비되고, 저부에는 가이드 부재(30)와 제1기판 부재(50)와 제2기판 부재(60) 및 제3기판 부재(100)가 차례로 적층되는 다수의 박판 적층 구조로 이루어지면서 전기적 회로 패턴이 상부로부터 하부로 점차 축소되게 하여 초소형 반도체 디바이스에의 전기적 신호 전달이 안정되게 이루어지도록 하는 것이다.As described above, the base member 10 is provided at an upper portion of the main substrate member 20, and the guide member 30, the first substrate member 50, and the second substrate member 60 are disposed at the bottom thereof. ) And the third substrate member 100 are sequentially laminated to form a plurality of thin laminate structures, and the electrical circuit pattern is gradually reduced from the top to the bottom so that the electrical signal transmission to the micro semiconductor device is made stable.
이때 전체적으로는 캡 부재(110)를 관통하여 가이드 부재(30)와 메인 기판 부재(20) 및 베이스 부재(10)가 체결 수단(111)에 의해서 상호 면간 밀착에 의해 고정되도록 하되 단지 제2기판 부재(60)는 제1기판 부재(50)와를 필름 부재(70)과 솔더링 부재(80)을 개제시켜 고온의 열에 의해 가열 접합되도록 하며, 제3기판 부재(100) 또한 제2기판 부재(60)에 가열 접합되도록 한다.In this case, the guide member 30, the main substrate member 20, and the base member 10 are fixed to each other by the surface-to-surface contact by the fastening means 111, but penetrate the cap member 110 as a whole. 60, the first substrate member 50 and the film member 70 and the soldering member 80 are opened to be heated and bonded to each other by high temperature heat, and the third substrate member 100 and the second substrate member 60 are also connected to each other. To be thermally bonded.
이렇게 해서 조립되는 메인 기판 부재(20)와 가이드 부재(30)에는 각각의 핀홀(21)(31)에 인터페이스 부재(40)가 각각 삽입되고, 이 인터페이스 부재(40)의 가이드 부재(30) 저면으로 하향 돌출되는 회동 방지편(41)은 상향 절곡된 끝단부가 가이드 부재(30)의 유동 방지홀(32)에 삽입되도록 하여 인터페이스 부재(40)에서의 회전 유동이 방지되도록 한다.The interface member 40 is inserted into each of the pinholes 21 and 31 in the main substrate member 20 and the guide member 30 assembled in this way, and the bottom surface of the guide member 30 of the interface member 40. The anti-rotation piece 41 protrudes downward so that the upwardly bent end portion is inserted into the flow preventing hole 32 of the guide member 30 to prevent rotational flow in the interface member 40.
그리고 인터페이스 부재(40)는 상단부가 메인 기판 부재(20)의 상부면에서 솔더링에 의해 접합되고, 하단부의 접속 단자편(42)은 제1기판 부재(50)의 상부 패턴에 긴밀하게 접촉하게 된다. In addition, the interface member 40 has an upper end joined by soldering at an upper surface of the main substrate member 20, and the connection terminal piece 42 at the lower end comes into intimate contact with the upper pattern of the first substrate member 50. .
한편 인터페이스 부재(40)는 도 5에서와 같이 박판의 구성으로 대칭이 되게 형성되도록 하여 이들을 접어 이중으로 겹쳐지게 하면 비록 접속 단자편(42)의 하단부측 팁 부위 중 한 곳이 제1기판 부재(50)의 상부 패턴(51)과 접속되지 않는 상태가 되더라도 접혀진 다른 하나의 접속 단자편(42)이 접속되도록 하여 적어도 둘 중에 하나의 접속 단자편(42)이 접속되면서 항상 안정된 접속 상태가 유지될 수 있도록 한다.On the other hand, if the interface member 40 is formed to be symmetrical in the configuration of a thin plate as shown in FIG. 5 so that they are folded and overlapped twice, one of the tip portions of the lower end side of the connection terminal piece 42 is formed of the first substrate member ( Even if it is not connected to the upper pattern 51 of 50, the other folded connection terminal piece 42 is connected so that at least one of the connection terminal pieces 42 of the two is always connected and a stable connection state can be maintained. To help.
또한 제2기판 부재(60)와 제3기판 부재(100)의 사이에서 제3기판 부재(100)의 니들 삽입홀(101)에 각각 안치되는 니들 부재(90)는 특히 상단부가 제2기판 부재(60)의 저면에 형성한 패턴 회로에 직접 한 곳 이상이 접속되도록 함으로써 항상 안정된 접속 상태가 유지되도록 한다.In addition, the needle member 90, which is placed in the needle insertion hole 101 of the third substrate member 100 between the second substrate member 60 and the third substrate member 100, in particular, has an upper end portion thereof. One or more places are directly connected to the pattern circuit formed on the bottom of 60 so that a stable connection state is always maintained.
이와 같이 본 발명은 메인 기판 부재(20)로부터 니들 부재(90)에 이르는 전기적 접속 위치가 점차 중심부로 모여지면서 패턴간 간격이 점차 좁혀지게 하여 미세한 간극을 갖는 반도체 디바이스의 검사에 적절히 적용할 수가 있도록 한다.As described above, the present invention allows the distance between the patterns to be gradually narrowed while the electrical connection positions from the main substrate member 20 to the needle member 90 are gradually gathered to the central portion, so that the present invention can be suitably applied to the inspection of semiconductor devices having fine gaps. do.
또한 니들 부재(90)에 이르는 회로의 구성을 최단거리로 간소화하면서 밀집해서 형성되도록 하여 신속하게 전기적 신호가 인가되게 할 뿐만 아니라 보다 정확한 검사가 이루어질 수 있도록 함으로써 본 발명의 프로브 카드를 이용한 검사의 신뢰성을 대폭적으로 향상시킬 수가 있다.In addition, by simplifying the configuration of the circuit reaching the needle member 90 in a shortest distance, it is formed to be densely packed so that not only the electrical signal is quickly applied but also the more accurate inspection can be performed, thereby ensuring the reliability of the inspection using the probe card of the present invention. Can be greatly improved.
상술한 바와 같이 본 발명은 회로 패턴을 점차 밀집시켜 형성되도록 함으로써 전기적 신호를 최단 거리로 전달될 수 있도록 하여 반도체 디바이스 검사의 신뢰성이 향상되도록 하는 이점이 있다.As described above, the present invention has an advantage in that the circuit pattern is gradually formed to be densely formed so that the electrical signal can be transmitted at the shortest distance, thereby improving the reliability of the semiconductor device inspection.
또한 본 발명의 각 구성 요소들은 웨이퍼 에칭 공정을 이용하여 대량으로 제작이 가능할 뿐만 아니라 조립이 용이하므로 제작 능률을 대폭 향상시키게 된다.In addition, each component of the present invention not only can be manufactured in large quantities using a wafer etching process, but also can be easily assembled, thereby greatly improving manufacturing efficiency.
도 1은 일반적인 프로브 카드의 측단면도,1 is a side cross-sectional view of a typical probe card,
도 2는 본 발명에 따른 프로브 카드를 분해한 상태의 측단면도,2 is a side cross-sectional view of the exploded state of the probe card according to the present invention;
도 3은 본 발명에 따른 프로브 카드의 조립된 상태의 측단면도,3 is a side cross-sectional view of the assembled state of the probe card according to the present invention;
도 4는 본 발명에 따른 프로브 카드의 인터페이스 부재의 결합 구성을 도시한 확대도,4 is an enlarged view showing a coupling configuration of an interface member of a probe card according to the present invention;
도 5는 본 발명에 따른 인터페이스 부재의 전개도,5 is an exploded view of an interface member according to the present invention;
도 6 내지 도 7은 본 발명에 따른 니들 부재의 실시예를 도시한 측면도,6 to 7 is a side view showing an embodiment of a needle member according to the present invention,
도 8은 본 발명에 따른 캡 부재에의 제1기판 부재가 안착되는 구성을 도시한 측단면도.Figure 8 is a side cross-sectional view showing a configuration in which the first substrate member to the cap member according to the present invention is seated.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on main parts of the drawing
10 : 베이스 부재 20 : 메인 기판 부재10 base member 20 main substrate member
30 : 가이드 부재 40 : 인터페이스 부재30: guide member 40: interface member
41 : 회전 방지편 42 : 접속 단자편 41: anti-rotation piece 42: connecting terminal piece
50 : 제1기판 부재 60 : 필름 부재50: first substrate member 60: film member
70 : 제2기판 부재 80 : 솔더링 부재70 second substrate member 80 soldering member
90 : 니들 부재 100 : 제3기판 부재90: needle member 100: third substrate member
110 : 캡 부재110: cap member
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0067655A KR100496583B1 (en) | 2002-11-02 | 2002-11-02 | Probe card for testing semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0067655A KR100496583B1 (en) | 2002-11-02 | 2002-11-02 | Probe card for testing semiconductor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20-2002-0032820U Division KR200304113Y1 (en) | 2002-11-02 | 2002-11-02 | Probe card for testing semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040039547A KR20040039547A (en) | 2004-05-12 |
| KR100496583B1 true KR100496583B1 (en) | 2005-06-22 |
Family
ID=37337106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0067655A KR100496583B1 (en) | 2002-11-02 | 2002-11-02 | Probe card for testing semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100496583B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744232B1 (en) | 2005-12-28 | 2007-07-30 | 동부일렉트로닉스 주식회사 | A semiconductor test device |
| KR100996150B1 (en) | 2008-05-23 | 2010-11-24 | 주식회사 엠아이티 | Align Plate and Electric Conduction Plate of Probe pin, method of manufacturing the Align Plate and Electric conduction Plate |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006010629A (en) * | 2004-06-29 | 2006-01-12 | Tokyo Electron Ltd | Probe card having parallel adjustment mechanism |
| KR100655155B1 (en) * | 2004-07-05 | 2006-12-08 | (주) 미코티엔 | Probe card for testing semiconductor |
| JP4823667B2 (en) * | 2005-12-05 | 2011-11-24 | 日本発條株式会社 | Probe card |
| JP4842640B2 (en) * | 2005-12-28 | 2011-12-21 | 日本発條株式会社 | Probe card and inspection method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200200534Y1 (en) * | 2000-06-08 | 2000-10-16 | 주식회사유림하이테크산업 | Probe card |
| US6246247B1 (en) * | 1994-11-15 | 2001-06-12 | Formfactor, Inc. | Probe card assembly and kit, and methods of using same |
-
2002
- 2002-11-02 KR KR10-2002-0067655A patent/KR100496583B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246247B1 (en) * | 1994-11-15 | 2001-06-12 | Formfactor, Inc. | Probe card assembly and kit, and methods of using same |
| KR200200534Y1 (en) * | 2000-06-08 | 2000-10-16 | 주식회사유림하이테크산업 | Probe card |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744232B1 (en) | 2005-12-28 | 2007-07-30 | 동부일렉트로닉스 주식회사 | A semiconductor test device |
| KR100996150B1 (en) | 2008-05-23 | 2010-11-24 | 주식회사 엠아이티 | Align Plate and Electric Conduction Plate of Probe pin, method of manufacturing the Align Plate and Electric conduction Plate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040039547A (en) | 2004-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973394A (en) | Small contactor for test probes, chip packaging and the like | |
| KR100502119B1 (en) | Contact structure and assembly mechanism thereof | |
| US7898276B2 (en) | Probe card with stacked substrate | |
| US6922069B2 (en) | Needle assembly of probe card | |
| US20020053463A1 (en) | Robust, small scale electrical contactor | |
| US7172431B2 (en) | Electrical connector design and contact geometry and method of use thereof and methods of fabrication thereof | |
| JP4252491B2 (en) | Module with inspection function and inspection method thereof. | |
| US20030057976A1 (en) | Probe card | |
| KR100496583B1 (en) | Probe card for testing semiconductor | |
| KR101369406B1 (en) | Probe structure and electric tester having a probe structure | |
| KR101823119B1 (en) | Relay socket, relay socket module, and test board for semiconductor package | |
| JP5491581B2 (en) | Socket for semiconductor chip inspection | |
| KR200304113Y1 (en) | Probe card for testing semiconductor | |
| KR20020093380A (en) | Probe card for testing semiconductor | |
| KR20100123033A (en) | A test socket having mesh structure fabricated by micro-machining technology for using to test of semiconductor devices | |
| JP2004138576A (en) | Electrical connection device | |
| KR20090108791A (en) | Probe member and probe card including the same | |
| KR101907270B1 (en) | Vertical probe module with anti-rotation function for wire probes | |
| KR200244654Y1 (en) | Probe card for testing semiconductor | |
| KR100491780B1 (en) | Probe card | |
| KR100890190B1 (en) | Method of manufacturing probe card | |
| KR200446425Y1 (en) | Probe Card | |
| US7486093B2 (en) | Arrangement for contacting an integrated circuit in a package | |
| KR200244655Y1 (en) | Probe card for testing semiconductor | |
| CN116359569A (en) | Probe card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120611 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130313 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |