KR20020089981A - 액정표시소자 패널의 제조방법 - Google Patents
액정표시소자 패널의 제조방법 Download PDFInfo
- Publication number
- KR20020089981A KR20020089981A KR1020010029091A KR20010029091A KR20020089981A KR 20020089981 A KR20020089981 A KR 20020089981A KR 1020010029091 A KR1020010029091 A KR 1020010029091A KR 20010029091 A KR20010029091 A KR 20010029091A KR 20020089981 A KR20020089981 A KR 20020089981A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- liquid crystal
- crystal display
- layer
- display device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 239000010408 film Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 229910052731 fluorine Inorganic materials 0.000 claims description 9
- 239000011737 fluorine Substances 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 7
- 229910052779 Neodymium Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 6
- 229910052749 magnesium Inorganic materials 0.000 claims description 6
- 229910052748 manganese Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 229910052727 yttrium Inorganic materials 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 4
- 150000004820 halides Chemical class 0.000 claims description 3
- 150000001247 metal acetylides Chemical class 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 150000003568 thioethers Chemical class 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 238000010301 surface-oxidation reaction Methods 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 97
- 239000010949 copper Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Abstract
본 발명은 알루미늄 단일막을 게이트 전극 및 소오스/드레인 전극으로 사용하여 후 공정에서 픽셀전극과 직접적인 접촉이 가능하도록 하여 원가절감과 공정을 단순화시킬 수 있는 액정표시소자 패널의 제조방법에 관한 것이다.
본 발명의 액정표시소자 패널의 제조방법은 박막트랜지스터 영역 및 게이트 패드 영역을 갖는 투명한 하부 절연기판상에 복수개의 게이트 전극을 형성하는 단계와, 상기 게이트 패드 영역의 게이트 전극상에 제 1 버퍼층을 형성하는 단계와, 상기 제 1 버퍼층을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 박막트랜지스터 영역의 게이트 전극상에 반도체층, n+반도체층 그리고 소오스/드레인 전극을 형성하는 단계와, 상기 소오스/드레인 전극상에 제 2 버퍼층을 형성하는 단계와, 상기 제 2 버퍼층을 포함한 게이트 절연막상에 보호막을 형성하는 단계와, 상기 제 1, 제 2 버퍼층이 소정부분 노출되도록 게이트 절연막과 보호막을 선택적으로 식각하하여 복수개의 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 보호막상에 픽셀전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 액정표시소자 패널의 제조방법에 관한 것으로, 특히 알루미늄 단일막을 게이트 전극 및 소오스/드레인 전극으로 사용하여 후 공정에서 픽셀전극과 직접적인 접촉이 가능하도록 하여 원가절감과 공정을 단순화시킬 수 있는 액정표시소자 패널의 제조방법에 관한 것이다.
평판표시장치(Flat Panel Display)의 일종인 LCD(Liquid Crystal Display)는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 인가하여 광학적 이방성을 변화시켜 얻어지는 명암의 차이로 화상을 얻는 장치로서, 사용되는 액정의 종류에 따라 TN(Twisted Nematic), STN(Super TN), 강유전성(Ferro Electric) LCD 등으로 나누어지고, 화소의 스위칭 소자인 TFT를 각 화소마다 내장하는 TFT LCD 등이 사용되고 있다.
이러한 LCD는 종래 음극선관(Cathode Ray Tube)에 비해 소비전력이 낮고, 경박단소화가 용이하며 칼라화, 대형화 및 고정세화가 가능하여 차츰 사용 범위가 넓어지고 있으며, 최근에는 액정의 응답속도가 빠르고 고화질화에 유리한 TFT-LCD가 주목받고 있다.
상기의 LCD는 각각 투명전극 패턴들이 형성되어 있는 상·하측 기판의 사이에 액정이 밀봉되어 있는 형태로 구성되는데, 상기의 LCD는 석영이나 유리 또는 플라스틱 필름 등과 같은 투명 재질의 상·하측 기판상에 ITO(Indium Thin Oxide)나SnO2등의 화소전극과 공통전극이 되는 투명전극 패턴과, 상기 투명전극 패턴의 단락을 방지하기 위한 보호막과, 액정을 일정 방향으로 배열시키기 위한 배향막이 형성되어 있다. 여기서 상기 배향막은 방향성을 주기 위하여 원통형의 코아에 천이 감겨 있는 러빙 롤로 러빙을 실시하여 일정 방향의 골들이 형성되어 있으며, 상기 하측 액정기판에는 칼라 필터가 형성되어 있다.
또한 상기 상·하측 기판은 일정한 셀갭을 갖고 실 패턴에 의해 봉합되어 있으며, 상기 상·하측 기판 사이의 셀갭에는 액정이 밀봉되어 있다.
상기의 LCD는 독립적으로 화면을 나타내지 못하고 발광소자 예를 들어, EL(Electro Luminescence) 소자나 발광 다이오드(Light Emitting Diode) 판넬 또는 냉음극선관(Cold Cathode Fluorescence Lamp) 등의 광원을 구비하는 모듈의 형태로 사용되며, 바탕색과 액정 구동 시의 색으로 화면을 구성한다.
여기서, TFT-LCD는 하측기판에 형성되어 있는 각 화소전극의 일측에 화소전극을 스위칭하는 TFT가 형성되어 있으며, 상기 TFT는 실리콘을 채널층으로하여 게이트가 채널층의 하부에 형성되는 저부 게이트형과 그 반대인 상부 게이트형이 있다.
이하, 첨부된 도면을 참조하여 종래의 액정표시소자 패널의 제조방법에 대하여 설명하기로 한다.
도 1a 내지 도 1e는 종래의 BCE 타입의 박막트랜지스터 어레이를 나타낸 공정 단면도이다.
도 1a에 도시한 바와 같이 투명한 하부 절연기판(10)상에 제 1 마스크 공정을 이용하여 박막 트랜지스터 영역 및 게이트 패드 영역에 게이트 전극(11a,11b)을 형성한다. 이때, 상기 게이트 전극(11a,11b)은 비저항이 낮은 금속으로 알루미늄 또는 알루미늄 합금을 사용한다.
한편, MoW를 사용한 게이트 전극은 최근 대화면 및 고화질화의 경향에 따른 RC 타임 딜레이(RC time delay) 문제로 소자의 게이트 전극으로 적용이 불가능하다. 즉, 비저항이 주요 원인인 RC 타임 딜레이 문제를 해결할 수 있는 대체 금속으로 구리(Cu), 은(Ag) 및 알루미늄(Al) 등이 제시되었으나, Cu와 Ag은 식각 및 단가 측면에서 부적합하여 알루미늄 또는 알루미늄 합금을 사용한다.
도 1b에 도시한 바와 같이 상기 게이트 전극(11a,11b)을 포함한 기판(10) 전면에 게이트 절연막(12)을 형성한 후, 상기 게이트 절연막(12)상에 비정질 실리콘 재질의 반도체층(13)과 n+반도체층(예컨대, n+비정질 실리콘층이나 미세 결정질 실리콘층)(14)을 순차적으로 증착한다.
이어, 제 2 마스크 공정을 이용하여 상기 박막 트랜지스터 영역에만 남도록 상기 반도체층(13)과 n+반도체층(14)을 선택적으로 식각 제거하고, 상기 반도체층(13)이 소정부분 노출되도록 n+반도체층(14)을 선택적으로 식각하여 액티브 패턴을 형성한다.
도 1c에 도시한 바와 같이 상기 n+반도체층(14)을 포함한 전면에 금속층을증착한 후, 제 3 마스크를 공정을 이용하여 상기 박막 트랜지스터 영역의 n+반도체층(14)상에 남도록 상기 금속층을 식각하여 소오스/드레인 전극(15)을 형성한다. 이때, 상기 소오스/드레인 전극(15)은 비저항이 낮은 금속으로 알루미늄 또는 알루미늄 합금을 사용한다.
도 1d에 도시한 바와 같이 상기 소오스/드레인 전극(15)을 포함한 전면에 보호막(17)을 형성하고, 제 4 마스크 공정을 이용하여 상기 소오스 전극(15) 및 게이트 패드 영역의 게이트 전극(11b)이 노출되도록 상기 보호막(17)과 게이트 절연막(12)을 선택적으로 식각하여 복수개의 콘택홀(18a,18b)을 형성한다.
도 1e에 도시한 바와 같이 상기 콘택홀(18a,18b)을 포함한 보호막(17)상에 ITO 물질을 증착하고, 제 5 마스크 공정을 이용하여 상기 ITO 물질을 선택적으로 식각하여 픽셀전극(19)을 형성한다.
그러나 상기와 같은 종래의 액정표시소자 패널의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
게이트 전극으로 이용되는 순수한 알루미늄은 200℃ 이상의 공정온도에서 유리기판과의 큰 열팽창계수 차이로 인해 특정부위가 수 ㎛까지 성장하는 히럭(hillock) 현상을 발생시킨다.
또한, 순수한 알루미늄 또는 알루미늄 합금을 사용한 게이트 패드 부위의 게이트 전극 및 박막 트랜지스터 부위의 소오스/드레인 전극은 픽셀전극과 직접 콘택되므로 알루미늄 표면이 산화되어 접촉저항이 증가한다.
따라서, 이를 해결하기 위해 알루미늄 상부 및 하부에 Mo 버퍼층을 증착한다.
그러나 단일막 게이트 전극을 사용할 때보다 단가 및 생산성 측면에서 매우 비효율적인다.
또한, 습식 또는 건식식각시 단일막보다 우수한 식각 프로파일(profile)을 가지기 어렵고, 건식식각시 여러 번에 걸쳐 식각 해야한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 알루미늄을 사용한 게이트 전극에 버퍼층으로 알루미늄과 실리콘 혼합층을 사용하여 히럭 발생을 억제하면서 우수한 식각 특성 가질 수 있고, 게이트 전극 및 소오스/드레인 전극과 픽셀전극간의 접촉저항을 줄일 수 있는 액정표시소자 패널의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래의 BCE 타입의 박막트랜지스터 어레이를 나타낸 공정 단면도
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 BCE 타입의 액정표시소자 패널의 제조방법을 나타낸 공정 단면도
도 3은 도 2f의 접촉저항 값을 나타낸 도면
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 101a,101b : 게이트 전극
102 : 제 1 실리콘층 102a : 제 1 버퍼층
103 : 게이트 절연막 104 : 반도체층
105 : n+반도체층 106 : 소오스/드레인 전극
107 : 제 2 실리콘층 107a : 제 2 버퍼층
108 : 보호막 109a,109b : 콘택홀
110 : 픽셀전극
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자 패널의 제조방법은 BCE 타입의 액정표시소자 패널의 제조방법에 있어서, 박막트랜지스터 영역 및 게이트 패드 영역을 갖는 투명한 하부 절연기판상에 복수개의 게이트 전극을 형성하는 단계와, 상기 게이트 패드 영역의 게이트 전극상에 제 1 버퍼층을 형성하는 단계와, 상기 제 1 버퍼층을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 박막트랜지스터 영역의 게이트 전극상에 반도체층, n+반도체층 그리고 소오스/드레인 전극을 형성하는 단계와, 상기 소오스/드레인 전극상에 제 2 버퍼층을 형성하는 단계와, 상기 제 2 버퍼층을 포함한 게이트 절연막상에 보호막을 형성하는 단계와, 상기 제 1, 제 2 버퍼층이 소정부분 노출되도록 게이트 절연막과 보호막을 선택적으로 식각하하여 복수개의 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 보호막상에 픽셀전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 액정표시소자 패널의 제조방법은 상기 게이트 전극 및 소오스/드레인 전극은 순수 알루미늄 또는 알루미늄 합금을 사용하는 것이 바람직하다.
또한, 상기 게이트 전극 및 소오스/드레인 전극은 Al-X 합금 시스템에서 X의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 어느 하나인 것이 바람직하다.
또한, 상기 게이트 전극 및 소오스/드레인 전극은 Al-X-Y 합금 시스템에서 X와 Y의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 하나라도 포함하는 것이 바람직하다.
또한, 상기 X 또는 Y의 원소가 Al에 첨가되는 양이 X 또는 X와 Y 원소를 합해서 10 at％ 이하의 합금을 사용하는 것이 바람직하다.
또한, 상기 제 1, 제 2 버퍼층은 실리콘과 알루미늄 혼합층인 것이 바람직하다.
또한, 상기 제 1 버퍼층의 형성 단계는 게이트 전극을 포함한 기판상에 실리콘층을 증착하는 단계와, 상기 실리콘층을 게이트 전극쪽으로 확산시켜 알루미늄과 실리콘 혼합층을 형성하는 단계와, 상기 기판상에 형성된 실리콘층을 식각 제거하는 단계를 더 포함하는 것이 바람직하다.
또한, 상기 실리콘층의 증착은 SiH4/H2가스 및 SiH4/H2/PH3가스를 이용하는 것이 바람직하다.
또한, 상기 실리콘층의 두께는 10∼500Å인 것이 바람직하다.
또한, 상기 기판상에 형성된 실리콘층 식각 가스는 플루오르 계열의 SF6, NF3, CHF3을 이용하는 것이 바람직하다.
또한, 상기 기판상에 형성된 실리콘층 식각 가스는 플루오르 계열 가스 외에 플라즈마 밀도를 높이기 위한 Ar 또는 He 가스를 같이 투입하고, 플루오르 계열의 가스와 투입되는 Ar 또는 He의 가스의 상대적인 양이 50% 이하로 하는 것이 바람직하다.
또한, 상기 실리콘층 증착시 프로세스 챔버내의 온도는 50∼400℃인 것이 바람직하다.
또한, 상기 실리콘층 증착에서 식각하기 직전까지 프로세스 챔버내에서 1∼10분 사이의 시간 동안 유지시키는 것이 바람직하다.
또한, 상기 제 1 버퍼층은 산화물을 제외한 가스상태의 금속성분을 포함하는 모든 붕산화물, 탄화물, 질화물, 황화물, 할로겐화물을 프로세스 챔버내에 투입되는 급수 가스로 이용하여 플라즈마 내에서 발생하는 금속성분들을 버퍼층으로 이용하는 것이 바람직하다.
또한, 상기 픽셀전극은 결정질 ITO, 비정질 ITO, IXO(IZO) 막을 사용하는 것이 바람직하다.
또한, 상기 픽셀전극의 두께는 100∼2000Å인 것이 바람직하다.
또한, 상기 픽셀전극의 형성온도는 25∼230℃인 것이 바람직하다.
또한, 상기 픽셀전극 형성 후, 열처리 공정을 실시하는 것이 바람직하다.
또한, 상기 열처리 공정은 280℃ 이하로 실시하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 액정표시소자 패널의 제조방법에 대하여 보다 상세히 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 BCE 타입의 액정표시소자 패널의 제조방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이 투명한 하부 절연기판(100)상에 제 1 마스크 공정을 이용하여 박막 트랜지스터 영역 및 게이트 패드 영역에 게이트 전극(101a,101b)을 형성한다. 이때, 상기 게이트 전극(101a,101b)은 비저항이 낮은 금속으로 알루미늄 또는 알루미늄 합금을 사용한다.
여기서, 상기 알루미늄 합금은 Al-X 합금 시스템에서 X의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 어느 하나를 사용한다.
또한, 상기 알루미늄 합금이 Al-X-Y 합금 시스템에서 X와 Y의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 하나라도 포함한다.
한편, 상기 X 또는 Y의 원소가 Al에 첨가되는 양이 X 또는 X와 Y 원소를 합해서 10 at％ 이하의 합금을 사용한다.
도 2b에 도시한 바와 같이 상기 게이트 전극(101b)을 포함한 게이트 패드 영역의 기판(100) 전면에 제 1 실리콘층(102)을 증착한다. 이때, 상기 제 1 실리콘층(102)은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 프로세스 챔버(Process Chamber)내에서 SiH4/H2가스 또는 SiH4/H2/PH3가스를 이용하여 10∼500Å의 두께로 증착한다. 그리고 상기 제 1 실리콘층(102) 증착시 프로세스 챔버내의 온도는 50∼400℃이다.
이어, 상기 프로세스 챔버내에 엑스트라 가스(extra gas)를 배출하고, 챔버를 안정화시키는 구간에서 상기 제 1 실리콘층(102)은 게이트 전극(101b)쪽으로 확산되면서 상기 게이트 전극(101b)상에 제 1 버퍼층(102a)을 형성한다. 이때, 상기 제 1 버퍼층(102a)은 알루미늄과 실리콘의 혼합층이다.
그리고 상기 잔존하는 제 1 실리콘층(102)을 플루오르 계열의 SF6, NF3, CHF3을 이용하여 식각 제거한다.
한편, 상기 잔존하는 제 1 실리콘층(102) 식각 가스는 플루오르 계열 가스 외에 플라즈마 밀도를 높이기 위한 Ar 또는 He 가스를 같이 투입하고, 플루오르 계열의 가스와 투입되는 Ar 또는 He의 가스의 상대적인 양은 50% 이하로 한다.
여기서, 상기 프로세스 챔버내에서 상기 제 1 실리콘층(102) 증착에서 잔존하는 제 1 실리콘층(102) 식각하기 직전까지 1∼10분 사이의 시간 동안 유지시킨다.
한편, 상기 제 1 버퍼층(102a)은 산화물을 제외한 가스상태의 금속성분을 포함하는 모든 붕산화물(Borides), 탄화물(Carbides), 질화물(Nitrides), 황화물(Sulphides), 할로겐화물(Halides)을 프로세스 챔버내에 투입되는 급수 가스(Feeding gas)로 이용하여 플라즈마 내에서 발생하는 금속성분들을 버퍼층으로 이용할 수 있다.
도 2c에 도시한 바와 같이 상기 게이트 전극(101a,101b)과 제 1 버퍼층(102a)을 포함한 기판(100) 전면에 게이트 절연막(103)을 형성한 후, 상기 게이트 절연막(103)상에 비정질 실리콘 재질의 반도체층(104)과 n+반도체층(예컨대, n+비정질 실리콘층이나 미세 결정질 실리콘층)(105)을 순차적으로 증착한다.
이어, 제 2 마스크 공정을 이용하여 상기 박막 트랜지스터 영역에만 남도록 상기 반도체층(104)과 n+반도체층(105)을 선택적으로 식각 제거하고, 상기 반도체층(104)이 소정부분 노출되도록 n+반도체층(105)을 선택적으로 식각하여 액티브 패턴을 형성한다.
도 2d에 도시한 바와 같이 상기 n+반도체층(105)을 포함한 전면에 금속층을 증착한 후, 제 3 마스크를 공정을 이용하여 상기 박막 트랜지스터 영역의 n+반도체층(105)상에 남도록 상기 금속층을 식각하여 소오스/드레인 전극(106)을 형성한다.
이어, 상기 소오스/드레인 전극(106)상에 제 2 실리콘층(107)을 증착한 후,프로세스 챔버내에 엑스트라 가스(extra gas)를 배출하고, 챔버를 안정화시키는 구간에서 상기 제 2 실리콘층(107)은 소오스/드레인(106)쪽으로 확산되면서 상기 소오스/드레인 전극(106)상에 제 2 버퍼층(107a)을 형성한다. 이때, 상기 제 2 버퍼층(107a)은 알루미늄과 실리콘의 혼합층이다.
한편, 상기 제 2 실리콘층(107)은 PECVD 프로세스 챔버내에서 SiH4/H2가스 또는 SiH4/H2/PH3가스를 이용하여 10∼500Å의 두께로 증착한다. 그리고 상기 제 2 실리콘층(107) 증착시 프로세스 챔버내의 온도는 50∼400℃이다.
그리고 상기 잔존하는 실리콘층(107)을 플루오르 계열의 SF6, NF3, CHF3을 이용하여 식각 제거한다.
도 2e에 도시한 바와 같이 상기 제 2 버퍼층(107a)을 포함한 전면에 보호막(108)을 형성하고, 제 4 마스크 공정을 이용하여 상기 제 1, 제 2 버퍼층(102a)(107a)이 노출되도록 상기 보호막(108)과 게이트 절연막(103)을 선택적으로 식각하여 복수개의 콘택홀(109a,109b)을 형성한다. 이때, 상기 식각공정은 건식식각 공정을 이용한다. 또한, 상기 게이트 전극(101b) 및 소오스 전극(106) 표면 손상이 없을 정도의 시간과 파워(power) 조건에서 식각 공정을 진행한다.
도 2f에 도시한 바와 같이 상기 콘택홀(109b)을 포함한 보호막(108)상에 ITO 물질을 증착하고, 제 5 마스크 공정을 이용하여 상기 ITO 물질을 선택적으로 식각하여 픽셀전극(110)을 형성한다. 즉, 상기 게이트 전극(101b)상 및 소오스/드레인 전극(106)에 형성된 제 1, 제 2 버퍼층(102a)(107a)이 픽셀전극(110)과 집적 접촉하기 알루미늄 표면 산화를 방지할 수 있다.
이때, 상기 픽셀전극(110)은 결정질 ITO, 비정질 ITO, IXO(IZO) 막을 사용하고, 두께는 100∼2000Å이다.
그리고 상기 픽셀전극(110)의 형성온도는 25∼230℃이다.
한편, 상기 픽셀전극(110) 형성 후, 열처리 공정을 280℃ 이하로 실시한다.
도 3은 도 2f의 접촉저항 값을 나타낸 도면이다.
도 3에 도시한 바와 같이 ±3㎃ 이하의 전류 크기에서 안정된 접촉 특성을 나타내며, 상기 게이트 패드 영역의 게이트 전극(101b)상 및 소오스/드레인 전극(106)에 형성된 제 1, 제 2 버퍼층(102a)(107a)의 두께가 증가할수록 접촉저항 값이 감소한다.
이상에서 설명한 바와 같이 본 발명의 액정표시소자 패널의 제조방법에 의하면, 알루미늄 합금으로 된 게이트 전극상 및 소오스/드레인 전극상에 알루미늄과 실리콘 혼합층을 형성시키므로 픽셀전극 증착시 산화성 분위기로 인한 알루미늄 합금 게이트 전극 및 소오스/드레인 전극의 표면 산화를 방지할 수 있다.
따라서, 종래의 알루미늄 합금으로 된 게이트 전극상에 형성된 Mo 버퍼층을 이용하지 않으므로 원가절감과 공정을 단순화시킬 수 있다.
또한, 액티브 패턴 공정 진행시 이용되는 프로세스 챔버내에서 실리콘층의 증착과 식각이 진행되므로 기존의 프로세스 변경없이 적용 가능하다.
그리고 순수한 알루미늄으로 된 게이트 전극 및 소오스/드레인 전극상에 알루미늄과 실리콘의 혼합층을 형성하므로 200℃ 이상의 고온 공정시 순수한 알루미늄 게이트 전극에서 발생하는 히럭 발생을 억제하면서 RC 타임 딜레이 문제를 해결할 수 있다.
또한, 단일막 게이트 전극을 형성하므로 우수한 식각 특성을 가질 수 있다.
Claims (19)
- 박막트랜지스터 영역 및 게이트 패드 영역을 갖는 투명한 하부 절연기판상에 복수개의 게이트 전극을 형성하는 단계와;상기 게이트 패드 영역의 게이트 전극상에 제 1 버퍼층을 형성하는 단계와;상기 제 1 버퍼층을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와;상기 박막트랜지스터 영역의 게이트 전극상에 반도체층, n+반도체층 그리고 소오스/드레인 전극을 형성하는 단계와;상기 소오스/드레인 전극상에 제 2 버퍼층을 형성하는 단계와;상기 제 2 버퍼층을 포함한 게이트 절연막상에 보호막을 형성하는 단계와;상기 제 1, 제 2 버퍼층이 소정부분 노출되도록 게이트 절연막과 보호막을 선택적으로 식각하하여 복수개의 콘택홀을 형성하는 단계와;상기 콘택홀을 포함한 보호막상에 픽셀전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 게이트 전극과 소오스/드레인 전극은 알루미늄 및 알루미늄 합금중 어느 하나를 사용하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 게이트 전극과 소오스/드레인 전극은 Al-X 합금 시스템에서 X의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 어느 하나인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 게이트 전극과 소오스/드레인 전극은 Al-X-Y 합금 시스템에서 X와 Y의 원소가 Ti, Nd, Fe, Si, Cu, Ta, Co, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 중 어느 하나인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 3 항 또는 제 4 항에 있어서,상기 X 또는 Y의 원소가 Al에 첨가되는 양이 X 또는 X와 Y 원소를 합해서 10 wt％ 이하의 합금을 사용하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 제 1, 제 2 버퍼층은 실리콘과 알루미늄 혼합층인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 제 1 버퍼층의 형성 단계는 게이트 전극을 포함한 기판상에 실리콘층을증착하는 단계와;상기 실리콘층을 게이트 전극쪽으로 확산시켜 알루미늄과 실리콘 혼합층을 형성하는 단계와;상기 기판상에 형성된 실리콘층을 식각하는 단계를 더 포함하는 것을 특징으로 액정표시소자 패널의 제조방법.
- 제 7 항에 있어서,상기 실리콘층의 증착시 SiH4/H2가스 및 SiH4/H2/PH3가스를 이용하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 7 항에 있어서,상기 실리콘층의 두께는 10∼500Å인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 7 항에 있어서,상기 기판상에 형성된 실리콘층 식각 가스는 플루오르 계열의 SF6, NF3, CHF3인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 7 항에 있어서,상기 실리콘층 식각시 플루오르 계열 가스 외에 플라즈마 밀도를 높이기 위한 Ar가스, He 가스 및 Ar 가스, He 가스를 같이 투입하고, 상기 Ar가스 및 He가스의 상대적인 양 플루오르 계열 가스을 50% 이하로 하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 7 항에 있어서,상기 실리콘층 증착시 프로세스 챔버내의 온도는 50∼400℃인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 7 항에 있어서,상기 실리콘층 증착에서 식각하기 직전까지 프로세스 챔버내에서 1∼10분 사이의 시간 동안 유지시키는 것을 특징으로 하는 액정표시소자 패널 제조방법.
- 제 7 항에 있어서,상기 제 1 버퍼층은 산화물을 제외한 가스상태의 금속성분을 포함하는 모든 붕산화물, 탄화물, 질화물, 황화물, 할로겐화물을 프로세스 챔버내에 투입되는 급수 가스로 이용하여 플라즈마 내에서 발생하는 금속성분들을 버퍼층으로 이용하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 픽셀전극은 결정질 ITO, 비정질 ITO 및 IXO(IZO)막 중의 하나인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 픽셀전극의 두께는 100∼2000Å인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 픽셀전극의 형성온도는 25∼230℃인 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 1 항에 있어서,상기 픽셀전극 형성 후, 추가로 열처리 공정을 실시하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
- 제 18 항에 있어서,상기 열처리 공정은 280℃ 이하로 실시하는 것을 특징으로 하는 액정표시소자 패널의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010029091A KR100701657B1 (ko) | 2001-05-25 | 2001-05-25 | 액정표시소자 패널의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010029091A KR100701657B1 (ko) | 2001-05-25 | 2001-05-25 | 액정표시소자 패널의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020089981A true KR20020089981A (ko) | 2002-11-30 |
| KR100701657B1 KR100701657B1 (ko) | 2007-03-29 |
Family
ID=27706537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010029091A KR100701657B1 (ko) | 2001-05-25 | 2001-05-25 | 액정표시소자 패널의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100701657B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100904757B1 (ko) * | 2002-12-30 | 2009-06-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| US8067774B2 (en) | 2008-08-20 | 2011-11-29 | Samsung Electronics Co., Ltd. | Thin film transistor panel and method of manufacturing the same |
-
2001
- 2001-05-25 KR KR1020010029091A patent/KR100701657B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100904757B1 (ko) * | 2002-12-30 | 2009-06-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| US8067774B2 (en) | 2008-08-20 | 2011-11-29 | Samsung Electronics Co., Ltd. | Thin film transistor panel and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100701657B1 (ko) | 2007-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100257158B1 (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
| KR102068956B1 (ko) | 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법 | |
| US7943519B2 (en) | Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant | |
| TWI388062B (zh) | 蝕刻劑，以及使用該蝕刻劑與其製得之結構來製造包含導線之薄膜電晶體基材的方法 | |
| US8158982B2 (en) | Polysilicon thin film transistor device with gate electrode thinner than gate line | |
| TW201301521A (zh) | 用以邊緣電場切換模式液晶顯示器之陣列基板及其製造方法 | |
| US20070040954A1 (en) | Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate | |
| JP2008015487A (ja) | 液晶ディスプレイ用基板の製作方法 | |
| US7075603B2 (en) | Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby | |
| US6695955B2 (en) | Method of forming polycrystalline silicon for liquid crystal display device | |
| KR100701657B1 (ko) | 액정표시소자 패널의 제조방법 | |
| KR100809750B1 (ko) | 박막 트랜지스터의 제조방법 | |
| TW560001B (en) | Method of forming reflective liquid crystal display and driving circuit | |
| KR100446384B1 (ko) | 박막트랜지스터 어레이의 제조방법 | |
| KR20020089982A (ko) | 액정표시소자 패널의 제조방법 | |
| KR19980023377A (ko) | 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| KR100390457B1 (ko) | 박막트랜지스터의 구조 및 제조 방법 | |
| KR20050003760A (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR20070040035A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR19980023376A (ko) | 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법 | |
| KR100412121B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR20040050768A (ko) | 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| KR100494705B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20041229 Effective date: 20060530 Free format text: TRIAL NUMBER: 2004101006216; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20041229 Effective date: 20060530 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130315 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190226 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 14 |