KR20020087420A - 조정가능한 스프레드 스펙트럼 클록 발생기 및 그 방법 - Google Patents

조정가능한 스프레드 스펙트럼 클록 발생기 및 그 방법 Download PDF

Info

Publication number
KR20020087420A
KR20020087420A KR1020027012440A KR20027012440A KR20020087420A KR 20020087420 A KR20020087420 A KR 20020087420A KR 1020027012440 A KR1020027012440 A KR 1020027012440A KR 20027012440 A KR20027012440 A KR 20027012440A KR 20020087420 A KR20020087420 A KR 20020087420A
Authority
KR
South Korea
Prior art keywords
period
variable delay
clock signal
spread spectrum
delay
Prior art date
Application number
KR1020027012440A
Other languages
English (en)
Inventor
레파엘리모세
어페크야신
프라이드노르베르트
스몰얀스키레오니드
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR20020087420A publication Critical patent/KR20020087420A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/067—Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 스프레드 스펙트럼 클록 신호들을 발생시키는 방법 및 장치를 제공하는 것으로, 상기 방법은 클록 신호의 기본 기간 T 및 오프셋 기간 DT 사이의 관계 R를 결정하는 단계(1.a); 상기 기본 기간 T를 가진 클록 신호를 수신하는 단계(1.b); 단계(1.d) 동안에 생성될 스프레드 스펙트럼 클록 신호가 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 갖도록 지연 스텝 DS를 조정하는 단계(1.c); (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 가진 스프레드 스펙트럼 클록 신호를 생성하는 단계(1.d)를 포함한다. 단계들(1.c) 및 (1.d)은 지연 스텝에서, 또는 가변 지연 기간에서의 변동들 및/또는 기본 기간들에서의 변화들을 보상하는 방법으로 계속 반복될 수 있다.

Description

조정가능한 스프레드 스펙트럼 클록 발생기 및 그 방법{An adjustable spread spectrum clock generator and a method thereof}
많은 전자 장치들은 동기화를 위해 적어도 하나의 클록 신호를 필요로 한다. 높은 주파수 클록 신호들의 발생은 클록 주파수 및 그의 고조파들에서 피크 진폭들을 갖는 전자기 간섭들(electromagnetic interferences)을 야기한다.
스프레드 스펙트럼 클록 발생기(spread spectrum clock generator)들은 주파수들의 예정된 범위 내에 클록 주파수를 스프레딩함으로써 전자기 간섭 성분들의 크기를 감소시킨다. 일부 종래 기술의 스프레드 스펙트럼 발생기들은 미국 특허들, 즉 Tozan 등의 5,651,035, Liu 등의 6,014,063, Booth 등의 5,872,807, Black 등의 5,812,590 에 개시되어 있다.
종래 기술 해결책들은 예정된 클록 주파수를 가진 고정된 클록 신호를 처리한다. 또한, 종래 기술의 스프레드 스펙트럼 클록 발생기들은 고정된 파라미터들에 의해 특징 지워진다. 예를 들어, Liu는 클록 신호를 복수의 지연 라인들에 제공하고, 복수의 지연된 클록 신호들을 발생시키고, 여러 지연된 신호들을 선택함으로써스프레드 스펙트럼 클록을 발생시키는 것을 제안한다. 지연 라인들의 지연은 고정된다. 또한, 이 해결책은 에너지를 소비하는데, 왜냐하면 많은 지연 라인들이 지연된 클록 신호의 공급에 참여하지 않을 때조차도 활성화되고 있기 때문이다. Liu는 전류 제어된 발진기(Current Controlled Oscillator)를 갖는 스프레드 스펙트럼 클록 발생기를 더 제안하는데, 상기 CCO에 대한 전류는 고정량 만큼 증가하거나 감소된다. Booth는 또한 매우 복잡하고 클록 주파수에서의 상대적으로 느린 변동들에 제한되는 스프레드 스펙트럼 발생기를 기술한다.
종래 기술 해결책들은 클록 주파수 및/또는 스프레드 스펙트럼 클록 발생기의 행동에서의 변동들을 보상하지 못한다. 클록 주파수는 고의적으로든 아니든 변경될 수 있다. 클록 주파수는 디바이스의 동작 모드에 의존될 수 있다. 클록 주파수는, 디바이스가 아이들 모드(idle mode) 또는 저 에너지 소비 모드(low energy consumption mode)에서 동작할 때, 에너지를 절약하기 위하여 더 낮아질 수 있다. 디바이스의 온도에서의 변동들은 클록 주파수 및 스프레드 스펙트럼 클록 발생기 행동을 바꿀수 있다. 또한, 성분 공차들(component tlerances) 및 프로세스 변동들은 흔히 클록 주파수 및 스프레드 스펙트럼 클록 발생기의 특성들에서의 넓은 변동들을 가져온다.
많은 최신 디바이스들은 적어도 2개의 클록 신호들에 의해 구동된다. 예를 들어, 단일 이동 전화는 GSM, JDC, PCN, PCS, AMPS, DECT 및 CDMA와 같은 복수의 셀룰러 전화 시스템들을 처리할 수 있다. 각 시스템은 스스로 동작하는 주파수를 가진다. 따라서, 이러한 셀룰러 전화는 서로 다른 주파수들을 가진 여러 클록 신호들에 의해 구동된다. 각 주파수에 대한 개별적인 스프레드 스펙트럼 클록 발생기를 설계하는 것은 시간을 소비하고, 디바이스의 설계를 복잡하게 한다. 그 때문에, 재사용가능한 단일 스프레드 스펙트럼 클록 발생기 블록을 제공할 필요가 있다.
조정가능한 스프레드 스펙트럼 클록 발생기 및 그 방법을 제공할 필요가 있다. 또한, 클록 주파수 또는 스프레드 스펙트럼 클록 발생기의 행동에서의 변동들을 보상하는 자동-구경 측정된(auto-calibrated) 스프레드 스펙트럼 발생기를 제공할 필요가 있다.
본 발명은 조정가능한 스프레드 스펙트럼 클록 발생 및 그 방법에 관한 것이다.
도 1 은 본 발명의 바람직한 실시예에 따라, 스프레드 스펙트럼 클록 신호를 발생시키는 방법의 플로우 차트도.
도 2 는 본 발명의 또다른 바람직한 실시예에 따라, 스프레드 스펙트럼 클록 신호를 발생시키는 방법의 플로우 차트도.
도 3 은 본 발명의 바람직한 실시예에 따라, 스프레드 스펙트럼 클록 신호를 발생시키는 장치의 개략적인 설명.
도 4 는 본 발명의 바람직한 실시예에 따라, 가변 지연 유닛의 개략적인 설명.
본 발명이 청부된 청구범위에 상세하게 지적되는 동안, 본 발명의 다른 특징들은 수반하는 도면에 관련하여 다음의 상세한 설명에 의해 개시된다.
상세한 설명 및 수반하는 도면들에 채용된 특정 용어들과 표현들 및 특정 구조 및 개시된 동작의 세부 설명은 오직 예시적인 목적들을 위한 것이고, 첨부된 청구범위들에 기재된 바와 같이 본 발명의 범위를 어떤 식으로 제한하도록 의도되지 않는다는 것에 주목해야 한다.
본 발명은 가변 지연 기간(variable delay period)에 대한 클록 신호를 지연함으로써 종래 기술 방법들의 단점들을 극복하는 개선된 방법을 제공하고, 가변 지연 기간은 여러 클록 신호 주파수를 처리하고, 가변 지연 기간에 영향을 끼치는 여러 파라미터들에서의 변화들을 보상하도록 조정된다.
본 발명은 스프레드 스펙트럼 클록 신호들을 발생시키는 방법을 제공하는 것으로, 상기 방법은 클록 신호의 기본 기간 T 및 오프셋 기간 DT 사이의 관계 R를 결정하는 단계(1.a); 상기 기본 기간 T를 가진 클록 신호를 수신하는 단계(1.b); DT를 결정하고 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 가진 스프레드 스펙트럼 클록 신호를 생성하는 단계(1.d)를 포함한다. DT는 T 및 R에 기초한다. 클록 신호는 가변 지연 기간 만큼 지연된다. 가변 지연 기간은 (a) 각 클록 사이클 마다, (b) 임의로, (c) 예정된 방식으로, (d) 지연 스텝 DS 만큼, (e) 다수의 지연 스텝 DS 만큼 변경될 수 있다. DS는 통상 오프셋 기간 DT보다 더 작고 기본 기간 T 보다 훨씬 작다. 알맞게도, 스프레드 스펙트럼 클록 발생은 가변 지연 기간 동안 클록 신호를 지연하는, 가변 지연 라인을 통해 클록 신호 통과시키는 것을 포함한다.
또한, 본 발명은 스프레드 스펙트럼 클록 신호들을 발생시키는 방법을 제공하는 것으로, 상기 방법은, 단계(1.d) 동안 생성될 스프레드 스펙트럼 클록 신호가 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 갖도록 지연 스텝 DS를 조정하는 단계(1. c)를 더 포함한다. 단계들(1.c)은 지연 스텝에서 또는 가변 지연 기간에서의 변동들 및/또는 기본 기간에서의 변화들을 보상하는 방법으로 계속 반복될 수 있다. 지연 스텝 및/또는 스프레드 스펙트럼 클록 발생기의 행동은, 이것에 연결된 디바이스 또는 스프레드 스펙트럼 발생기의 온도가 변할 때 변할 수 있다.
본 발명은 스프레드 스펙트럼 클록 신호를 발생시키는 방법을 제공하는 것으로, 상기 방법은 단계(1.c)가 클록 신호를 조정가능 지연 라인에 제공하고 지연된 클록 신호를 발생시키는 단계(1.c.1), 및 클록 신호 및 지연된 클록 신호를 비교하고 이에 따라 DS를 변경하는 단계(1.c.2)를 더 포함하는 조정 스테이지를 포함한다. 알맞게도, 지연된 클록 신호는 제 1 카운터에 제공되고, 클록 신호는 제 2 카운터에 제공된다.
본 발명은 스프레드 스펙트럼 클록 신호를 발생시키는 방법 및 장치를 제공한다. 가변 지연 기간을 가진 가별 지연 라인을 통해 통과된다. 가변 지연 라인의 가변 지연 기간은 제어 워드에 의해 제어되고, 단계(1.c)는 가변 지연 라인으로 하여금 적어도 하나의 지연 스텝 DS 만큼 클록 신호를 지연하게 하는 적어도 하나의 제어 워드 CW를 학습하는 단계(1.c.1), 및 적어도 하나의 제어 워드가 단계(1.d) 동안 가변 지연 라인에 제공될 수 있도록 적어도 하나의 제어 워드 CW를 저장하는 단계(1.c.2)를 더 포함한다. 단계(1.c.1)는 가변 지연 라인으로 하여금 다수의 DS 만큼 클록 신호를 지연하게 하는 제어 워드들의 세트를 학습하는 단계를 포함할 수 있다.
알맞게도, 가변 기연 기간은 제어 신호들의 기초 세트의 조합에 의해 제어된다. 단계(1.b) 다음에 제어 신호들의 기초 세트를 학습하고 저장하는 단계(1.c)가 온다. 단계들(1.c) 및 (1.d)은 지연 스텝에서 또는 가변 지연 기간에서의 변동들 및/또는 기본 기간에서의 변화들을 보상하는 방법으로 계속 반복될 수 있다.
본 발명은 스프레드 스펙트럼 클록 신호를 발생시키는 방법 및 장치를 제공한다. 가변 지연 기간은 복수의 지연 서브-기간들의 합계일 수 있다. 각 지연 서브-기간의 길이는 제어 신호들의 기초 세트중에서 적어도 하나의 기초 제어 신호에 의해 제어된다. 제어의 기초 세트의 조합은 각 클록 사이클 마다 변경하거나, 임의로 또는 예정된 방식으로 변경할 수 있다.
본 발명은 스프레드 스펙트럼 클록 신호를 발생하는 장치를 제공하는 것으로, 상기 장치는 기본 기간 T을 가진 클록 신호를 수신하고, 가변 지연 기간 동안 클록 신호를 지연시키고, 스프레드 스펙트럼 클록을 제공하는 가변 지연 라인; 가변 지연 라인에 연결되어, 제어 파라미터 R를 수신하고, 스프레드 스펙트럼 클록이 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 갖도록 가변 지연 라인의 가변 지연 기간을 제어하는 제어 유닛을 포함하고, R은 기본 기간 T 및 오프셋 기간 DT 사이의 관계를 규정한다. 알맞게도, DT는 T보다 훨씬 작고 DT는 T*R과 같다.
본 발명은 스프레드 스펙트럼 클록 신호를 발생시키는 장치를 제공하는 것으로, 상기 장치는 제어 유닛에 연결되어, 단계(1.d) 동안에 생성될 스프레드 스펙트럼 클록 신호가 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 갖도록, 클록 신호를 수신하고 지연 스텝 DS를 조정하는 학습 유닛을 더 포함한다. 학습 유닛은 지연 스텝에서 또는 가변 지연 기간에서의 변동들 및/또는 기본 기간에서의 변화들을 보상하는 방법으로 계속 활성화될 수 있다.
본 발명은 제어 유닛이 가변 지연 기간을 결정하는 복수의 제어 신호들을 가변 지연 라인에 보내는 스프레드 스펙트럼 클록을 발생시키는 장치를 제공한다. 학습 유닛은 가변 지연 라인으로 하여금 적어도 하나의 지연 스텝 DS 만큼 클록 신호를 지연하게 하는 적어도 하나의 제어 워드 CW를 학습하고 저장한다. 제어 워드 CW는 제어 유닛 및 가변 지연 라인에 더 제공된다. 알맞게도, 학습 유닛은 가변 지연 라인으로 하여금 다수의 DS 만큼 클록 신호를 지연하게 하는 제어 워드들의 세트를 학습한다.
본 발명은 스프레드 스펙트럼 클록을 발생시키는 장치를 제공하는데, 가변 지연 기간은 제어 신호들의 기초 세트의 조합에 의해 제어된다. 학습 유닛은 제어 신호들의 기초 세트를 학습하고 저장한다. 제어 유닛은 학습 유닛으로부터 제어 신호들의 기초 세트를 수신하고, 제어 신호들의 기초 세트의 조합을 가변 지연 라인에 제공한다.
본 발명은 스프레드 스펙트럼 클록을 발생시키는 장치를 제공하는데, 가변 지연 라인은 복수의 직렬로 연결된 가변 지연 유닛들을 포함하고, 각 가변 지연 유닛은 지연 서브-기간 만큼 신호를 지연시킨다. 각 지연 서브-기간의 길이는 제어 신호들의 기초 세트중에서 적어도 하나의 기초 제어 신호에 의해 제어된다. 제어 신호들의 기초 세트의 조합은 지연 스텝에서 또는 가변 지연 기간에서의 변동들을 보상하고, 및/또는 기본 기간에서의 변화들을 보상하는 방법으로 계속 변경된다.
도 1 은 본 발명의 바람직한 실시예에 따라, 스프레드 스펙트럼 클록 신호를발생시키는 방법의 플로우 차트도이다. 바람직하게, 방법(10)은 단계들(20, 30, 및 50)을 포함하고, 모든 단계들은 블록들로 예시된다. 단계들을 연결하는 실선들(29 및 39)은 바람직한 방법 흐름을 나타낸다.
스프레드 스펙트럼 클록 신호들을 발생시키는 방법(10)에 있어서, 클록 신호의 기본 기간 T 및 오프셋 기간 DT 사이의 관계 R를 결정하는 단계(20), 기본 기간 T를 가진 클록 신호를 수신하는 단계(30), 및 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 가진 스프레드 스펙트럼 클록 신호를 생성하는 단계(50)를 포함하고, DT는 기본 기간 T 및 예정된 관계 R로부터 유출된다. 방법(10)은 재사용가능한 스프레드 스펙트럼 클록 발생기를 설계하는 것을 허용한다. 단계(50)는 클록 기본 기간에서의 변동들을 보상하기 위하여, 클록 기본 기간을 검사하고, 가변 지연 기간을 조정하는 단계(30)로 점프할 수 있다. 알맞게도, DT는 스프레드 스펙트럼 클록을 수신하는 디바이스의 적당한 동작을 허용하기 위하여 T보다 훨씬 작다. DT는 통상 0.01*T보다 더 작다.
단계(50)는 가변 지연 기간 만큼 클록 신호를 지연시키는 단계를 포함한다. 가변 지연 기간은 클록 신호의 에너지 및 주파수 범위에 걸친 그의 고조파들을 스프레딩하기 위하여 변경된다. 가변 지연 기간은 (a) 각 클록 사이클 마다, (b) 임의로, (c) 예정된 방식으로, (d) 지연 스텝 DS 만큼, (e) 다수의 지연 스텝 DS 만큼 변경될 수 있다. DS는 통상 오프셋 기간 DT보다 더 작다. 알맞게도, 단계(50)는 가변 지연 기간 동안 클록 신호를 지연시키는, 가변 지연 라인을 통해 클록 신호를 통과시키는 것을 포함한다.
도 2 는 본 발명의 또다른 바람직한 실시예에 따라, 스프레드 스펙트럼 클록 신호를 발생시키는 방법의 플로우 차트도이다. 바람직하게, 방법(10)은 단계들(20, 30, 40 및 50)을 포함하고, 모든 단계들은 블록들로 예시된다. 단계들에 연결된 실선들(29, 39, 49 및 59)은 바람직한 방법 흐름을 나타낸다.
방법(11)은 클록 주파수 및/또는 스프레드 스펙트럼 클록 발생기의 특징적인 행동에서의 변화들을 보상하는 것을 허용한다. 방법(11)은 방법(10)과 비슷하나, 단계(50) 동안 생성될 스프레드 스펙트럼 클록 신호가 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 갖도록 지연 스텝 DS을 조정하는 추가 단계(40)를 가진다. 단계(40)는 클록 주파수 및/또는 스프레드 스펙트럼 클록 발생기의 특징적인 행동들에서의 변경들을 보상하는 것을 허용한다. 알맞게도, 단계들(40 및 50)은, 방법(11)이 계속적인 보상들을 허용하도록, 계속 반복된다. 지연 스텝에서 또는 기본 주파수에서의 변동들 다음에 예정된 패턴이 오거나 검출될 수 있다면, 단계들(40 및 50)은 그에 따라 반복될 것이다.
단계(40)는 단계들(42 및 44)을 더 포함한다. 가변 지연 라인의 에뮬레이터(eulator)에 의해 에뮬레이션 신호를 발생시키는 단계(42)는 클록 신호 및 에뮬레이션 신호를 비교하고 그에 따라 DS를 변경한다.
알맞게도, 에뮬레이트된 신호는 제 1 카운터에 제공되고, 클록 신호는 제 2 카운터에 제공된다. 단계(44)는 도 3에 따라 부가로 설명될 것이다.
본 발명의 또다른 바람직한 실시예에서, 단계(50)는 가변 지연 기간을 가진 가변 지연 라인을 통해 통과된 클록 신호를 통과시키는 것을 포함한다. 가변 지연라인의 가변 지연 기간은 제어 워드에 의해 제어된다. 단계(42)는 가변 지연 라인으로 하여금 적어도 하나의 지연 스텝 DS 만큼 클록 신호를 지연하게 하는 적어도 하나의 제어 워드 CW를 학습하는 단계를 포함한다. 단계(44)는, 적어도 하나의 제어 워드가 단계(50) 동안 가변 지연 라인에 제공될 수 있도록, 적어도 하나의 제어 워드 CW를 저장하는 단계를 포함한다. 또한, 단계(42)는 가변 지연 라인으로 하여금 다수의 DS 만큼 클록 신호를 지연하게 하는 제어 워드들의 세트를 학습함으로써 구현될 수 있다.
본 발명의 또다른 바람직한 실시예에서, 가변 지연 기간은 제어 신호들의 기초 세트의 조합에 의해 제어된다. 단계(40)는 제어 신호들의 기초 세트를 학습하고 저장하는 단계를 포함한다. 알맞게도, 단계들(40 및 50)은, 방법(11)이 계속적인 보상들을 허용하도록 계속 반복된다. 지연 스텝에서 또는 기본 주파수에서의 변동들 다음에 예정된 패턴이 오거나 검출될 수 있다면, 단계들(40 및 50)은 그에 따라 반복될 것이다.
본 발명의 또다른 바람직한 실시예에서, 가변 지연 기간은 복수의 지연 서브-기간들의 합계이다. 각 지연 서브-기간의 길이는 제어 신호들의 기초 세트중에서 적어도 하나의 기초 제어 신호들에 의해 제어된다. 제어의 기초 세트의 조합은 각 클록 사이클 마다 변경되거나, 임의의 또는 예정된 방식으로 변경될 수 있다.
도 3 은 본 발명의 바람직한 실시예에 따라, 스프레드 스펙트럼 클록 신호를 발생시키는 장치의 개략적인 설명이다. 장치(100)는 기본 기간 T을 가진 클록 신호를 수신하고, 가변 지연 기간 동안 클록 신호를 지연시키고, 스프레드 스펙트럼 클록을 제공하는 가변 지연 라인(110)(a)을 포함한다. 알맞게도, 클록 지연은 적어도 하나의 지연 스텝 DS 만큼 변경된다. 가변 지연 라인(110)에 연결되어, 제어 파라미터 R를 수신하는 제어 유닛(120)을 포함하고, R은 기본 기간 T과 오프셋 기간 DT 사이의 관계를 규정한다. 제어 유닛(120)은 스프레드 스펙트럼 클록이 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 갖도록 가변 지연 라인의 가변 지연 기간을 제어한다. 알맞게도, DT는 T보다 훨씬 작고, DT는 T*R과 같다.
장치(100)는 제어 유닛(120)에 연결되어, 단계(1.d) 동안 생성될 스프레드 스펙트럼 클록 신호가 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 갖도록, 클록 신호를 수신하고 지연 스텝 DS를 조정하는 학습 유닛(130)을 더 포함한다. 학습 유닛(130)은, 상기 장치(100)가 클록 신호들에서 또는 그 행동에서의 변동들을 계속적으로 보상하는 것을 허용하도록 계속 활성화될 수 있다. 지연 스텝 또는 기본 주파수에서의 변동들 다음에 예정된 패턴이 오거나 검출될 수 있다면, 학습 유닛(130)은 그에 따라 활성화될 수 있다. 학습 유닛(130)은 클록 신호에서 또는 장치(100)의 행동에서의 변동들을 학습하고 그에 따라 지연 스텝 DS를 바꾼다.
제어 유닛(120)은 가변 지연 기간을 결정하는 복수의 제어 신호들을 가변 지연 라인(110)에 보낸다. 학습 유닛(130)은 가변 지연 라인(110)으로 하여금 적어도 하나의 지연 스텝 DS 만큼 클록 신호를 지연하게 하는 적어도 하나의 제어 워드 CW를 학습하고 저장한다. 제어 워드 CW는 제어 유닛(120) 및 가변 지연 라인(110)에 더 제공된다. 알맞게도, 학습 유닛(130)은 가변 지연 라인(110)으로 하여금 다수의DS 만큼 클록 신호를 지연하게 하는 제어 워드들의 세트를 학습한다.
제어 유닛(120)은 패턴 발생기(121), 해석표(122)을 더 포함한다. 패턴 발생기(121)는 예정된 패턴을 갖는 신호들의 시퀀스를 발생시킨다. 이 시퀀스는 가변 지연 라인의 지연을 규정하는 제어 워드에 대한 시퀀스를 해석하는 해석표(122)에 제공된다. 알맞게도, 해석표(122)는 학습 유닛(130)에 의해 업데이트된다. 이들 업데이트들은 장치(100)가 T에서 또는 장치(100)의 행동에서의 변동들을 보상하는 것을 허용한다.
바람직하게, 패턴 발생기(121)는 임의수 발생기(129 ; random number generator) 및 패턴 카운터(128)를 포함한다. 임의수 발생기(129)는 수들의 임의 및 의사-임의 시퀀스(pseudo-random sequence)를 패턴 카운터(128)에 제공한다. 이러한 발생기는 복수의 XOR 논리 유닛들에 연결된 멀티-비트 레지스터에 의해 구현될 수 있다. 패턴 카운터(128)의 정황은 그에 따라 감소되거나 증가된다.
알맞게도, 가변 기연 기간은 제어 신호들의 기초 세트의 조합에 의해 제어된다. 학습 유닛(130)은 제어 신호들의 기초 세트를 학습하고 저장한다. 제어 유닛(120)은 학습 유닛(130)으로부터 제어 신호들의 기초 세트를 수신하고, 제어 신호들의 기초 세트의 조합을 가변 지연 라인(110)에 제공한다.
바람직하게, 가변 지연 라인(110)은 복수의 직렬로 연결된 가변 지연 유닛들(111 내지 118)을 포함하고, 각 가변 지연 유닛은 지연 서브-기간 만큼 신호를 지연시킨다. 각 지연 서브-기간의 길이는 제어 유닛(120)에 의해 제공된 제어 신호들의 기초 세트중에서 적어도 하나의 기초 제어 신호들에 의해 제어된다.
예를 들어, 기초 제어 신호들 BSC1, BSC2, BSC3 및 BSC4가 지연 유닛으로 하여금 그에 따른 DS, 2*DS, 3*DS 및 4*DS 만큼 신호를 지연하게 한다고 가정하자. 모든 지연 유닛들에 제어 워드 BSC1를 제공하는 것은 가변 지연 라인(110)으로 하여금 8*DS(DS+DS+DS+DS+DS+DS+DS+DS+DS)의 지연 기간 만큼 클록 신호를 지연하게 한다. 각 BSC1, BSC2, BSC3 및 BSC4의 두 개의 제어 신호들을 지연 유닛들(111 내지 118)에 제공하는 것은 가변 지연 라인(110)으로 하여금 22*DS 2*(DS+2*DS+4*DS+4*DS)의 지연 기간 만큼 클록 신호를 지연하게 한다.
예시적인 해석표(122)의 일부를 하기에 제시한다.
입력 신호 해석표 출력 신호
(패턴 발생기의 출력)
'00000' 0,0,0,0,0,0,0,0
'00001' 0,0,0,0,BSC1,0,0,0
'00010' 0,0,0,BSC2,0,0,0,0
'000011' BSC3,0,0,0,0,0,0,0
'00100' 0,0,BSC4,0,0,0,0,0
'00101' 0,0,0,0,BSC4,BSC1,0,0
..
'11100' BSC4,BSC4,BSC4,BSC4,BSC4,BSC4,BSC4.0
'11101' BSC4,BSC4,BSC4,BSC4,BSC4,BSC4,BSC4.BSC1
'11110' BSC4,BSC4,BSC4,BSC4,BSC4,BSC4,BSC4.BSC2
'11111' BSC4,BSC4,BSC4,BSC4,BSC4,BSC4,BSC4.BSC3
학습 유닛(130)은 장치(100)의 행동 또는 기본 기간 T가 변할 때조차도, 가변 지연 라인(110)에 대한 BSC1, BSC2, BSC3 및 BSC4의 공급이 다수의 지연 스텝 DS 만큼 지연을 변경하게 하도록, BSC1, BSC2, BSC3 및 BSC4를 조정한다.
학습 유닛(130)이 가변 지연 라인(110)의 특성들에서의 변동들 뒤를 추적할 수 있도록, 학습 유닛은 가변 지연 라인(110)을 에뮬리이트하는 에뮬레이션 디바이스(141)를 포함하다. 에뮬레이션 디바이스(141)는 에뮬레이션 디바이스에 제공된 제어 워드에 의해 제어된 기간을 갖는 에뮬레이트된 신호를 발생시킨다. 또한, 학습 유닛(130)은 클록 신호 및 에뮬레이트된 신호를 수신하는, 비교 유닛(142)을 포함하는데, 이 비교 유닛(142)은 클록 신호에서 또는 장치(100)의 행동의 변동들이 수신된 클록 신호 의 기본 기간 T 및 지연 오프셋 DT 사이의 예정된 관계 R를 바꾸지 않도록, 이들 신호들을 비교하고 가변 지연 라인(110)에 제공될 제어 워드들을 제공한다.
학습 유닛(130), 가변 지연 라인(110) 및 제어 유닛(120) 사이의 관계는 하기의 예로부터 잘 이해된다.
지연 라인(110)은 8개의 지연 유닛들(111 내지 118)을 포함하고, 각각은 16 비트 제어 워드에 의해 제어된다. 기초 제어 신호들 BSC1, BSC2, BSC3 및 BSC4은 지연 유닛으로 하여금 그에 따른 DS, 2*DS, 3*DS 및 4*DS 만큼 신호를 지연하게 한다. 학습 유닛(130)은 계속 BSC1, BSC2, BSC3, BSC4를 학습하고, 이들을 장치(100)의 행동에서의 변동들을 보상하는 방법으로 바꾼다.
임의수 발생기(129)는 16 비트 수들의 시퀀스를 패턴 카운터(128)에 제공한다. 패턴 카운터(128)는 패턴 발생기(121)에 의해 제공된 수의 미리 결정된 비트가 "1"일 때 카운트 '업' 하고, 비트가 "0"일 때 카운트 '다운'하는 5 비트 업-다운 카운터이다. 패턴 카운터(128) 출력 신호는 기초 제어 신호들을 포함하는 제어 워드에 대한 출력 신호를 해석하는 해석표(128)에 제공된다. 패턴 발생기(128) 출력이 11111이면, 지연 라인(110)은 지연이 16개의 지연 스텝들이 되는 것을 나타내는 BSC4,BSC4,BSC4,BSC4,BSC4,BSC4,BSC4,BSC4의 제어 워드를 수신한다. 패턴 발생기(128) 출력이 00000이면, 지연 라인(110)은 클록 신호가 실질적으로 지연되지 않는 것을 나타내는 0,0,0,0,0,0,0,0의 제어 워드를 수신한다.
비교 유닛(142)은 제 1 카운터(143), 제 2 카운터(144), 제 1 및 제 2 레지스터들(145 및 146) 및 서브트랙팅 유닛(147 ; subtracting unit)을 포함한다. 학습 유닛(130)은 제어 유닛(120)으로부터의 제어 신호들에 의해 제어되나, 또한 내부 제어 유닛(도시 안됨)에 의해 제어될 수 있다.
에뮬레이션 디바이스(141)는 제어가능한 지연 기간 ED을 갖는 링 발진기(ring oscillator)이다. 알맞게도, 에뮬레이션 디바이스(141)는 서로 직렬로 연결된 지연 유닛(111, 112, 113 또는 114)과 같은 지연 유닛들의 기수(odd number)를 포함하고, 최종 지연 유닛의 출력은 제 1 지연 유닛의 입력에 연결되어 링을 형성한다. 바람직하게, 단일 지연 유닛은 충분하다.
제어가능한 지연 기간 ED는 제어 유닛(120)에 의해 제공된 제어 워드에 의해 제어된다. 에뮬레이션 디바이스(141)는 ED를 제 1 값 ED1으로 설정함으로써 초기화된다. 에뮬레이션 디바이스(141)의 출력은 제 1 카운터(143)의 입력에 연결된다. 제 1 카운터(143)는 각 NO 카운트들을 오버플로우하도록 프로그램된다. NO는 제어 유닛(120)에 의해 제 1 카운터(143)에 제공되는 프로그램가능한 변수이다. 제 1 카운터의 출력은 제 2 카운터(144)의 인에이블 입력에 연결된다. 제 2 카운터(144)는 다른 입력을 통해 클록 신호를 수신한다. 제 1 카운터(143)는 ED1*NO의 기간 뒤에 오버플로우하고, 이것이 오버플로우할 때, 제 2 카운터(144)로 하여금 카운팅을 정지하게 하고 이의 내용 N1을 레지스터(145)에 전달하게 하는, 제 2 카운터(144)에 신호를 전달한다. N1이 저장된 후, 제어 유닛(120)은 에뮬레이션 디바이스(141)의 지연을 변경하는 제 2 값 ED2에 전달한다. 제 1 카운터(143)는 카운트하기 시작하고 ED2*NO의 기간 뒤에 오버플로우한다. 제 1 카운터가 오버플로우할 때, 이로 하여금 카운팅을 정지하게 하고 이의 내용 N2를 서브트랙팅 유닛(147)에 전달하게 하는 제 2 카운터에 신호를 전달한다. 서브트랙팅 유닛(147)은 레지스터(145)로부터 N1, 제 2 카운터(144)로부터 N2 및 레지스터(146)로부터 R*NO, 및 N1로부터 서브트래팅 NO 및 NO*R을 수신한다. 결과는 그에 따른 ED를 증가시키거나 감소시키는 제어 유닛(120)에 제공된다. 예를 들어, 제어가능한 지연 라인(110)이 기초 제어 세트 BSC1, BSC2, BSC3 및 BSC4의 조합에 의해 제어되면, 학습 프로세서는 4번 반복된다. BSC1, BSC2, BSC3 및 BSC4가 학습되는 동안, 레지스터(146)는 그에 따라 NO*R, 2*NO*R, 3*NO*R 및 4*NO*R을 저장한다.
BSC1, BSC2 BSC3 및 BSC4는 레지스터 파일에 저장되고, 제어 유닛(120)의 해석표(122)를 업데이트하는데 이용된다.
도 4 는 본 발명의 바람직한 실시예에 따라, 가변 지연 유닛의 개략적인 설명이다.
지연 유닛(111)은 복수의 전류 소스들(161 내지 166), 복수의 전류 싱크들(171 내지 176), 변환기(181), 복수의 스위칭 캐패시터들(191 내지 193) 및 구동기 유닛(200)을 포함한다. 바람직하게, 구동기 유닛(200)은 감지 변환기(210), 직렬로 연결된 버퍼(220)를 포함하고, 감지 변환기(210)는 이들에 기초하여 전압 차이를 감지하는, 변환기의 출력 및 병렬로 연결된 스위칭 캐패시터들(191 내지 193)의 한 단에 연결된다.
변환기(181)는 입력 신호를 수신하고, 변환기(181)의 출력 및 접지(ground) 사이에 병렬로 연결된, 제어 워드의 일부에 따라 복수의 스위칭 캐패시터들을 충전시키거나 방전시킨다. 바람직하게, 감지 변환기(210)는 변환기(181)의 출력에 연결되어, 스위칭 캐패시터들을 통하는 전압 전위가 제 1 문턱치 이상일 때 감지 변환기가 제 1 논리값을 가진 지연된 신호를 출력한다. 전압이 제 2 문턱치 미만일 때, 감지 변환기(210)는 제 2 논리값을 가진 지연된 신호를 출력한다.
전류 소스들(161 내지 166)은 p 채널 MOS 트랜지스터들에 의해 구현되고, 전류 싱크들(171 내지 176)은 n 채널 MOS 트랜지스터들에 의해 구현된다. 변환기(181)는 p 채널 및 N채널 트랜지스터들(182 및 183)에 의해 구현된다. 스위칭 캐패시터들(191 내지 193)은 복수의 MOS 캐패시터들(197 내지 199)에 연결된 복수의 전송 게이트들(194 내지 196)에 의해 구현된다. 전송 게이트는 전류가 전송 게이터를 통과하거나 이의 입력으로부터 전송 게이트의 입력을 절연시키는 것을 허용하는 p 채널 및 n 채널 트랜지스터을 포함한다.
전류 소스들(161 내지 166)은 트랜지스터(182)의 드레인 및 전력 공급 Vcc 사이에 병렬로 연결된다. 전류 싱크들(171 내지 176)은 트랜지스터(183)의 드레인 및 접지 사이에 병렬로 연결된다. 트랜지스터들(161 내지 166 및 171 내지 176)의 게이트들은 제어 워드의 일부를 수신한다. 제어 워드의 일부의 제어 비트들은 트랜지스터를 활성시키거나 비활성시키고, 전류 소스들이 전류를 변환기(181)에 제공하고 전류 싱크가 변환기(181)로부터 전류를 '빼앗는'다고 결정한다. 트랜지스터(161 내지 166 및 171 내지 176)는 변환기(181)의 출력에 연결된 스위칭 캐패시터들(191 내지 193)을 충전하거나 방전하는 전류의 세기를 결정한다. 제어 워드의 다른 일부는 캐패시터들이 절연되고 스위칭 캐패시터들이 변환기(181)에 의해 충전되거나 방전된다고 결정한다. 예를 들어, BS는 15 비트 폭이고, 6 비트들은 전류 소스들(161 내지 166)을 제어하는데 이용되고, 6 비트들은 6 전류 드레인들(171 내지 176)을 제어하는데 이용되고, 3 비트들은 스위칭 캐패시터들(191 내지 193)을 제어하는데 이용된다.
제어 워드는 충전/방전될 캐패시턴스를 규정함으로써 제어하고, 이것을 충전/방전하는데 이용하는 전류의 세기를 제어한다.
따라서, 본원에는 스프레드 스펙트럼 클록을 발생시키는 개선된 방법 및 장치의 적어도 하나의 바람직한 실시예를 포함하는 구현을 개시하고 있다. 개시된 문제가 다수의 방식으로 변경될 수 있고 상술된 특히 설명된 바람직한 형태와는 다른 많은 구현들을 생각할 수 있음은 당업자에게 명백하다. 따라서, 상기 개시된 문제는 예시적이고 제한적이지 않은 것으로 간주되고, 법으로 허용된 최대 범위로 간주되며, 이것은 첨부된 청구범위에 의해 본 발명의 참된 정신 및 범위 내에 맞는 이러한 변경들 및 다른 구현들 모두를 커버하도록 한다. 본 발명의 범위는 후술하는 청구범위의 넓은 허용가능한 해석 및 전술한 설명보다 그의 등가물들에 의해 결정된다.

Claims (24)

  1. 스프레드 스펙트럼 클록 신호들을 발생시키는 방법(10)에 있어서,
    클록 신호의 기본 기간 T 및 오프셋 기간 DT 사이의 관계 R를 결정하는 단계(20),
    상기 기본 기간 T를 가진 상기 클록 신호를 수신하는 단계(30), 및
    (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 가진 스프레드 스펙트럼 클록 신호를 생성하는 단계(50)를 포함하는, 스프레드 스펙트럼 클록 신호 발생 방법(10).
  2. 제 1 항에 있어서,
    DT=T*R이고, 상기 단계(50)는 가변 지연 기간 만큼 상기 클록 신호를 지연시키는 단계를 포함하는, 스프레드 스펙트럼 클록 신호 발생 방법(10).
  3. 제 2 항에 있어서,
    상기 가변 지연 기간은 임의로 변경되는, 스프레드 스펙트럼 클록 신호 발생 방법(10).
  4. 제 2 항에 있어서,
    상기 가변 지연 기간은 적어도 하나의 지연 스텝 DS 만큼 상기 가변 지연 기간을 증가시키거나 감소시킴으로써 각 클록 사이클 마다 변경되는, 스프레드 스펙트럼 클록 신호 발생 방법(10).
  5. 제 2 항에 있어서,
    상기 가변 지연 기간은 적어도 하나의 지연 스텝 DS 만큼 변경되고, 상기 단계(50) 동안에 생성될 상기 스프레드 스펙트럼 클록 신호가 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 갖도록, 단계(30) 다음에 상기 지연 스텝 DS을 조정하는 단계(40)가 뒤따르는, 스프레드 스펙트럼 클록 신호 발생 방법(10).
  6. 제 5 항에 있어서,
    상기 단계들 (40) 및 (50)은, 상기 지연 스텝에서의 변동들을 보상하는 방법으로, 상기 가변 지연 기간에서의 변동들을 보상하는 방법으로, 또는 상기 기본 기간에서의 변화들을 보상하는 방법으로 계속 반복되는, 스프레드 스펙트럼 클록 신호 발생 방법(11).
  7. 제 5 항에 있어서,
    상기 스프레드 스펙트럼 클록 발생은 가변 지연 기간 동안 상기 클록 신호를 지연시키는, 가변 지연 라인(110)을 통해 상기 클록 신호를 통과시키는 것을 포함하며,
    상기 단계(40)는,
    상기 가변 지연 라인(110)의 에뮬레이터(141)에 의해 에뮬레이션 신호를 발생시키는 단계(42), 및
    상기 클록 신호와 상기 에뮬레이션 신호를 비교하고 그에 따라 DS를 변경하는 단계(44)를 더 포함하는, 스프레드 스펙트럼 클록 신호 발생 방법(11).
  8. 제 2 항에 있어서,
    상기 스프레드 스펙트럼 클록 발생은 가변 지연 기간 동안 상기 클록 신호를 지연시키는, 가변 지연 라인(110)을 통해 상기 클록 신호를 통과시키는 것을 포함하고,
    단계(50) 동안에 생성될 상기 스프레드 스펙트럼 클록 신호가 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 갖도록, 상기 단계(30) 다음에 상기 가변 지연 기간을 조정하는 단계(40)가 뒤따르는, 스프레드 스펙트럼 클록 신호 발생 방법(10).
  9. 제 8 항에 있어서,
    상기 가변 지연 라인의 상기 가변 지연 기간은 제어 워드에 의해 제어되고,
    상기 단계(40)는,
    상기 가변 지연 라인(110)으로 하여금 적어도 지연 스텝 DS 만큼 상기 클록 신호를 지연하게 하는 적어도 하나의 제어 워드 CW를 학습하는 단계(42), 및
    상기 적어도 하나의 제어 워드가 단계(50) 동안 상기 가변 지연 라인(110)에제공될 수 있도록, 상기 적어도 하나의 제어 워드 CW를 저장하는 단계(44)를 더 포함하는, 스프레드 스펙트럼 클록 신호 발생 방법(10).
  10. 제 2 항에 있어서,
    상기 가변 지연 기간은 제어 신호들의 기초 세트의 조합에 의해 제어되고,
    상기 단계(30) 다음에 상기 제어 신호들의 기초 세트를 학습하고 저장하는 단계(40)가 뒤따르는, 스프레드 스펙트럼 클록 신호 발생 방법(10).
  11. 제 10 항에 있어서,
    상기 단계들 (40) 및 (50)은, 상기 지연 스텝에서의 변동들을 보상하는 방법으로, 상기 가변 지연 기간에서의 변동들을 보상하는 방법으로, 또는 상기 기본 기간에서의 변화들을 보상하는 방법으로 계속 반복되는, 스프레드 스펙트럼 클록 신호 발생 방법(11).
  12. 제 2 항에 있어서,
    상기 가변 지연 기간은 복수의 지연 서브-기간들의 합계이고, 각 지연 서브-기간의 길이는 상기 제어 신호들의 기초 세트중에서 적어도 하나의 기초 제어 신호들에 의해 제어되는, 스프레드 스펙트럼 클록 신호 발생 방법(10).
  13. 제 11 항에 있어서,
    상기 제어 신호들의 기초 세트의 조합은 임의로 변경되는, 스프레드 스펙트럼 클록 신호 발생 방법(10).
  14. 스프레드 스펙트럼 클록 신호를 발생시키는 장치(100)에 있어서,
    기본 기간 T을 가진 클록 신호를 수신하고, 가변 지연 기간 동안 상기 클록 신호를 지연시키고, 상기 스프레드 스펙트럼 클록을 제공하는 가변 지연 라인(110)으로서, 상기 가변 지연 기간은 제어 유닛(120)에 의해 제어되는, 상기 가변 지연 라인(110), 및
    상기 가변 지연 라인(110)에 연결되어, 제어 파라미터 R를 수신하고, 상기 스프레드 스펙트럼 클록이 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 갖도록 상기 가변 지연 라인(110)의 가변 지연 기간을 제어하는 제어 유닛(120)으로서, R은 상기 기본 기간 T과 오프셋 기간 DT 사이의 관계를 규정하는, 상기 제어 유닛(120)을 포함하는, 스프레드 스펙트럼 클록 신호 발생 장치(100).
  15. 제 14 항에 있어서,
    상기 가변 지연 기간은 임의로 변경되는, 스프레드 스펙트럼 클록 신호 발생 장치(100).
  16. 제 14 항에 있어서,
    상기 가변 지연 기간은 적어도 하나의 지연 스텝 DS 만큼 상기 가변 지연 기간을 증가시키거나 감소시킴으로써 각 클록 사이클 마다 변경되는, 스프레드 스펙트럼 클록 신호 발생 장치(100).
  17. 제 16 항에 있어서,
    상기 제어 유닛(120)에 연결되어, 단계(50) 동안에 생성될 상기 스프레드 스펙트럼 클록 신호가 (T-DT) 및 (T+DT) 사이의 범위에 있는 기간을 갖도록, 상기 클록 신호를 수신하고 상기 지연 스텝 DS를 조정하는 학습 유닛(130)을 더 포함하는, 스프레드 스펙트럼 클록 신호 발생 장치(100).
  18. 제 16 항에 있어서,
    상기 학습 유닛(130)은,
    상기 학습 유닛(130)이 상기 가변 지연 라인(110)의 특성들에서의 변동들을 추적할 수 있도록, 상기 가변 지연 라인(110)을 에뮬레이트하고, 상기 클록 신호를 수신하며 이를 지연시키는 에뮬레이션 디바이스(141), 및
    상기 클록 신호 및 상기 지연된 클록 신호를 수신하고, 이들을 비교하고, 상기 지연 스텝 DS를 결정하는 제어 워드들을 제공하는 비교 유닛(142)을 포함하는, 스프레드 스펙트럼 클록 신호 발생 장치(100).
  19. 제 18 항에 있어서,
    상기 비교 유닛(142)은, 상기 클록 신호 또는 상기 장치의 특성들에서의 변동들이 상기 클록 신호의 기본 기간 T 및 상기 지연 오프셋 DT 사이의 관계 R를 바꾸지 않도록 제어 워드들을 제공하는, 스프레드 스펙트럼 클록 신호 발생 장치(100).
  20. 제 17 항에 있어서,
    상기 제어 유닛(120)은 상기 가변 지연 기간을 결정하는 복수의 제어 신호들을 상기 가변 지연 라인(100)에 보내고,
    상기 학습 유닛(120)은 상기 가변 지연 라인(110)으로 하여금 적어도 하나의 지연 스텝 DS 만큼 상기 클록 신호를 지연시키게 하는 적어도 하나의 제어 워드 CW를 학습하고 저장하고,
    상기 제어 워드 CW는 상기 제어 유닛(120) 및 상기 가변 지연 라인(110)에 더 제공되는, 스프레드 스펙트럼 클록 신호 발생 장치(100).
  21. 제 17 항에 있어서,
    상기 가변 지연 기간은 제어 신호들의 기초 세트의 조합에 의해 제어되고,
    상기 장치는 상기 제어 유닛(120)에 연결되어 상기 제어 신호들의 기초 세트를 학습하고 저장하는 학습 유닛(130)을 더 포함하는, 스프레드 스펙트럼 클록 신호 발생 장치(100).
  22. 제 21 항에 있어서,
    상기 제어 유닛(120)은 상기 학습 유닛(130)으로부터 상기 제어 신호들의 기초 세트를 수신하고, 상기 제어 신호들의 기초 세트의 조합을 상기 가변 지연 라인(110)에 제공하는, 스프레드 스펙트럼 클록 신호 발생 장치(100).
  23. 제 17 항에 있어서,
    상기 가변 지연 라인(110)은 복수의 직렬로 연결된 가변 지연 유닛들(111-118)을 포함하고, 각 가변 지연 유닛은 지연 서브-기간 만큼 신호를 지연시키며,
    상기 각 지연 서브-기간의 길이는 상기 제어 신호들의 기초 세트중에서 적어도 하나의 기초 제어 신호들에 의해 제어되는, 스프레드 스펙트럼 클록 신호 발생 장치(100).
  24. 제 23 항에 있어서,
    상기 제어 신호들의 기초 세트의 조합은 각 클록 사이클 마다 변경되는, 스프레드 스펙트럼 클록 신호 발생 장치(100).
KR1020027012440A 2000-03-20 2001-03-19 조정가능한 스프레드 스펙트럼 클록 발생기 및 그 방법 KR20020087420A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00105828A EP1137186B1 (en) 2000-03-20 2000-03-20 An adjustable spread spectrum clock generator and a method thereof
EP00105828.8 2000-03-20
PCT/IB2001/000414 WO2001071918A1 (en) 2000-03-20 2001-03-19 An adjustable spread spectrum clock generator and a method thereof

Publications (1)

Publication Number Publication Date
KR20020087420A true KR20020087420A (ko) 2002-11-22

Family

ID=8168150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027012440A KR20020087420A (ko) 2000-03-20 2001-03-19 조정가능한 스프레드 스펙트럼 클록 발생기 및 그 방법

Country Status (7)

Country Link
US (1) US20040076221A1 (ko)
EP (1) EP1137186B1 (ko)
JP (1) JP2004500663A (ko)
KR (1) KR20020087420A (ko)
CN (1) CN1218489C (ko)
DE (1) DE60012299T2 (ko)
WO (1) WO2001071918A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982707B2 (en) 2002-03-14 2006-01-03 Genesis Microchip Inc. Method and apparatus utilizing direct digital synthesizer and spread spectrum techniques for reducing EMI in digital display devices
US7015740B1 (en) * 2002-10-28 2006-03-21 Cisco Technology, Inc. Self-adjusting programmable on-chip clock aligner
JP3883063B2 (ja) 2002-10-31 2007-02-21 ローム株式会社 クロック生成装置
KR100926684B1 (ko) * 2002-11-15 2009-11-17 삼성전자주식회사 스프레드 스펙트럼 클럭 발생기
KR100541548B1 (ko) 2003-09-08 2006-01-11 삼성전자주식회사 대역 확산 클럭 발생회로 및 방법
TWI252393B (en) * 2003-09-08 2006-04-01 Samsung Electronics Co Ltd A spread spectrum clock generator and method and system of generating a spread spectrum clock
US7313161B2 (en) * 2004-09-10 2007-12-25 Elite Semiconductor Memory Technology Inc. Spread spectrum clock generator and method of generating spread spectrum clock
JP4834086B2 (ja) * 2005-06-15 2011-12-07 フリースケール セミコンダクター インコーポレイテッド 通信システムにおけるメッセージ・タイミング制御のためのスペクトラム拡散クロックおよびスペクトラム拡散方法
KR100856123B1 (ko) * 2006-03-20 2008-09-03 삼성전자주식회사 Ｅｍｉ 방출을 감소시킬 수 있는 데이터 처리장치와 그방법
KR100849222B1 (ko) * 2006-04-10 2008-07-31 삼성전자주식회사 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치
US7342528B2 (en) * 2006-06-15 2008-03-11 Semiconductor Components Industries, L.L.C. Circuit and method for reducing electromagnetic interference
US8565284B2 (en) * 2006-08-14 2013-10-22 Intersil Americas Inc. Spread spectrum clock generator and method
GB2437348B (en) * 2006-08-18 2008-03-26 Iti Scotland Ltd Wireless device and method
US7272078B1 (en) * 2006-10-12 2007-09-18 Telefonaktiebolaget L M Ericsson (Publ) Efficient clock calibration in electronic equipment
FR2937198B1 (fr) * 2008-10-13 2010-10-22 St Microelectronics Grenoble Procede et dispositif d'estimation de parametres d'un systeme d'etalement du spectre d'un signal d'horloge.
CN101867356B (zh) * 2009-04-15 2012-07-18 瑞鼎科技股份有限公司 具有省电控制的展频时钟产生电路
DE102010063800A1 (de) * 2010-12-21 2012-06-21 Endress + Hauser Gmbh + Co. Kg Diplexer für homodynes FMCW-Radargerät
GB2493026A (en) 2011-07-22 2013-01-23 Nvidia Corp Method of spreading a clock signal using a variable delay
US9319054B2 (en) * 2011-09-27 2016-04-19 Anue Systems, Inc. Systems and methods utilizing randomized clock rates to reduce systematic time-stamp granularity errors in network packet communications
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US10270630B2 (en) 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9660848B2 (en) 2014-09-15 2017-05-23 Analog Devices Global Methods and structures to generate on/off keyed carrier signals for signal isolators
US9998301B2 (en) 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
CN110212796B (zh) * 2018-02-28 2021-03-19 广州汽车集团股份有限公司 逆变器的开关频率控制方法、装置与计算机可读存储介质
CN112400279A (zh) * 2018-07-10 2021-02-23 株式会社索思未来 相位同步电路、收发电路以及集成电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318034A (en) * 1991-11-27 1994-06-07 Hitachi Medical Corp. Electrically adjustable delay circuit and ultrasonic diagnosis apparatus
US5416434A (en) * 1993-03-05 1995-05-16 Hewlett-Packard Corporation Adaptive clock generation with pseudo random variation
US5659587A (en) * 1994-11-23 1997-08-19 Tektronix, Inc. Spread spectrum phase-locked loop clock generator with VCO driven by a symmetrical voltage ramp signal
US6014063A (en) * 1997-08-27 2000-01-11 Quiet Solutions, Inc. Method and apparatus for reducing radiated electromagnetic emissions from harmonic frequencies for electronic equipment

Also Published As

Publication number Publication date
DE60012299T2 (de) 2005-06-30
CN1418403A (zh) 2003-05-14
EP1137186A1 (en) 2001-09-26
WO2001071918A1 (en) 2001-09-27
DE60012299D1 (de) 2004-08-26
EP1137186B1 (en) 2004-07-21
US20040076221A1 (en) 2004-04-22
CN1218489C (zh) 2005-09-07
JP2004500663A (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
KR20020087420A (ko) 조정가능한 스프레드 스펙트럼 클록 발생기 및 그 방법
US7504897B2 (en) Switched-current oscillator for clock-frequency spreading
EP1831985B1 (en) Pulse width modulation frequency dithering in a switch mode power supply
US6501307B1 (en) Spread-spectrum clock buffer/driver that modulates clock period by switching loads
US8342747B2 (en) Temperature sensing circuit of semiconductor device
US8723577B2 (en) Spreading a clock signal
US7233186B2 (en) Clock generation circuit capable of setting or controlling duty ratio of clock signal and system including clock generation circuit
US7847648B2 (en) Oscillator with delay compensation
CN106357236B (zh) 变频张弛振荡器
US7358821B2 (en) Digital frequency jittering apparatus with random data generator and method thereof
JP6316097B2 (ja) チャージポンプを有する回路、通信デバイス、チャージポンプの制御方法
KR20090051143A (ko) 자기 교정 디지털 펄스-폭 변조기(ｄｐｗｍ)
US20180302073A1 (en) Duty cycle calibration circuit and frequency synthesizer using the same
WO2020078209A1 (zh) 频率调制装置、开关电源及其频率调制方法
CN115085728A (zh) 自适应频率调整电路、方法、芯片、电子设备及配置方法
US7843278B2 (en) Frequency jitter generation circuit
US7573932B2 (en) Spread spectrum clock generator
CN114204918B (zh) 一种振荡器
US20080157831A1 (en) Clock generation with reduced electromagnetic interference for DC-DC converters
CN110266290B (zh) 一种振荡器
JP5319230B2 (ja) 半導体集積回路
US6590458B2 (en) Clock generator circuit with a PLL having an output frequency cycled in a range to reduce unwanted radiation
US6326822B1 (en) Apparatus and method for driving bus with low power consumption
KR19980073516A (ko) 반도체 장치용 발진회로
US20180109247A1 (en) Phase interpolator and clock generating method

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee