KR20020086277A - 주파수변환기, 직교복조기 및 직교변조기 - Google Patents

주파수변환기, 직교복조기 및 직교변조기 Download PDF

Info

Publication number
KR20020086277A
KR20020086277A KR1020020025606A KR20020025606A KR20020086277A KR 20020086277 A KR20020086277 A KR 20020086277A KR 1020020025606 A KR1020020025606 A KR 1020020025606A KR 20020025606 A KR20020025606 A KR 20020025606A KR 20020086277 A KR20020086277 A KR 20020086277A
Authority
KR
South Korea
Prior art keywords
signal
frequency
local oscillation
outputting
harmonic mixer
Prior art date
Application number
KR1020020025606A
Other languages
English (en)
Other versions
KR100463792B1 (ko
Inventor
야마지다카후미
와타나베오사무
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20020086277A publication Critical patent/KR20020086277A/ko
Application granted granted Critical
Publication of KR100463792B1 publication Critical patent/KR100463792B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은, 자기혼합에 의한 감도열화가 적은 우고조파 믹서의 이점을 부품점수의 증가없이 활용할 수 있는 주파수변환기를 제공한다.
이득제어신호에 따라 국부발진신호를 증폭하여 출력하는 가변이득증폭회로(102)와, 입력신호의 주파수와 증폭된 국부발진신호의 주파수의 2이상의 우수배의 주파수와의 합 또는 차의 주파수의 출력신호를 출력하는 우고조파 믹서(101), 증폭된 국부발진신호의 진폭에 따른 진폭의 직류신호를 출력하는 진폭검출회로(103) 및, 진폭검출회로의 출력신호와 참조직류신호를 비교하여, 이득제어신호를 생성하는 비교회로(104)를 구비한다.

Description

주파수변환기, 직교복조기 및 직교변조기{FREQUENCY CONVERTER, QUADRATURE DEMODULATOR AND QUADRATURE MODULATOR}
본 발명은, 주파수변환기에 관한 것으로, 특히 무선통신에 이용되는 주파수변환기와, 이를 이용한 직교복조기 및 직교변조기에 관한 것이다.
휴대전화 등의 무선통신단말의 보급에 따라, 부품점수가 적고 소형화에 적합한 다이렉트 컨버전(direct conversion) 수신방식이 실용화되어 가고 있다. 그러나, 다이렉트 컨버전 방식은 안테나로 수신한 수신신호(RF신호) 주파수와 거의 동일한 주파수의 국부발진신호(LO신호)를 이용한다. 이 때문에, 누설된 LO신호가 수신신호경로에 혼입되어, 방해신호로 된다는 자기혼합의 문제가 있었다.
이를 해결할 하나의 방법으로서는, 수신신호의 거의 1/2의 주파수의 L0신호를 이용하는 방법이 제안되고 있다. 이 방법에 의하면, LO신호주파수로서 RF신호주파수의 거의 1/2의 주파수가 이용된다. 이와 같은 1/2의 주파수를 이용하는 우고조파 믹서를 이용하여 다이렉트 컨버전 수신기가 구성된다. 이 다이렉트 컨버전 수신기는, LO신호주파수가 수신신호경로에 혼입된 경우에도 원리적으로 LO신호에 대해 감도가 없는 다이렉트 컨버전에 적합한 특성을 갖고 있다.
그러나, 우고조파 믹서는, 온도변화 등에 의해 LO신호진폭이 변동하면, 이 변동에 따른 변환이득이 변화해 버려, 수신기의 이득이 목적치로 되지 않는다는 문제를 갖고 있다. 또한, 온도변화에 민감한 저렴한 LO신호발생기를 이용할 경우에는 보다 크게 이득이 변화해 버린다.
이러한 문제를 해결하기 위해 종래에는, LO신호를 진폭제한회로에 입력하여 진폭을 일정하게 하고, 그 후에 우고조파 믹서에 LO신호를 입력하는 방법이 사용되고 있었다. 그러나 이 방법은, 진폭제한회로에 있어서 LO신호의 고조파가 다수발생하기 때문에, 이 고조파를 제거하기 위한 필터를 필요로 한다. 이 필터를 집적화하는 것은 일반적으로 곤란하다. 또한, LO신호발생기와 우고조파 믹서 사이에 필터를 설치하는 것은 부품점수를 적게할 수 있다는 다이렉트 컨버전의 최대의 이점을 저해한다.
상술한 바와 같이, 우고조파 믹서의 변환이득은 LO신호진폭의 변동에 의존하기 때문에 우고조파 믹서를 LO신호진폭이 변동하기 쉬운 저렴한 발진회로와 조합시켜 사용하는 것이 곤란했었다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 자기혼합에 의한 감도열화가 적은 우고조파 믹서의 이점을 부품점수의 증가없이 활용할 수 있는 주파수변환기를 제공하는 것에 그 목적이 있다.
도 1은 본 발명의 제1실시예에 따른 주파수변환기의 블록도,
도 2는 우고조파 믹서(101)의 일예를 나타낸 도면,
도 3은 도 2의 구체적인 회로구성을 나타낸 도면,
도 4는 본 발명의 제2실시예에 따른 주파수변환기의 블록도,
도 5는 우고조파 믹서로서 트랜지스터 차동쌍을 이용한 경우에 있어서의 변환이득과 LO신호의 진폭과의 관계를 나타낸 도면,
도 6은 제2우고조파 믹서(203)의 블록도,
도 7은 전계효과 트랜지스터를 이용한 트랜지스터 차동쌍의 회로도,
도 8은 본 발명의 제3실시예에 따른 직교복조기의 구성도,
도 9는 도 8에 나타낸 직교복조기(400)를 이용한 수신장치의 블록도,
도 10은 본 발명의 제4실시예에 따른 직교변조기의 블록도,
도 11은 본 발명의 제5실시예에 따른 주파수변환기의 블록도,
도 12는 본 발명의 제6실시예에 따른 주파수변환기의 블록도,
도 13은 본 발명의 제7실시예에 따른 주파수변환기의 블록도,
도 14는 본 발명의 제8실시예에 따른 수신장치의 블록도,
도 15는 본 발명의 제9실시예에 따른 수신장치의 블록도이다.
〈도면의 주요부분에 대한 부호의 설명〉
100 --- 주파수변환기, 101 --- 우고조파 믹서,
102 --- 가변이득증폭기, 103 --- 진폭검출회로,
104 --- 비교회로, 201a~201d --- 트랜지스터 차동쌍,
203 --- 제2우고조파 믹서, 400 --- 직교복조기,
401,402 --- 주파수변환기, 403 --- 이상기,
502 --- 저잡음증폭기, 503 --- 대역통과필터,
504 --- LO신호생성기, 505a,505b --- 저역통과필터,
506a,506b --- 증폭기, 508a,508b --- 수신신호 상태검출부,
509a,509b --- 제어부, 510a,510b --- RSSI검출부,
600 --- 직교변조기.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 제1국면은, 이득제어신호에 따라, 외부로부터 공급된 국부발진신호를 증폭하여 출력하는 가변이득증폭회로와, 입력신호 및 상기 증폭된 국부발진신호를 입력하고, 상기 입력신호의 주파수와 상기 증폭된 국부발진신호의 주파수의 2이상의 우수배의 주파수와의 합 또는 차의 주파수의 출력신호를 출력하는 우고조파 믹서, 상기 증폭된 국부발진신호를 입력하고, 이 진폭에 따른 진폭의 직류신호를 출력하는 진폭검출회로 및, 상기 진폭검출회로의 출력신호와 외부로부터 공급되는 참조직류신호를 비교하는 비교회로를 구비하고, 상기 비교회로의 출력을 상기 이득제어신호로 하는 것을 특징으로 하는 주파수변환기를 제공한다.
본 발명의 제2국면은, 제1이득제어신호에 따라, 외부로부터 공급된 제1국부발진신호를 증폭하여 출력하는 제1가변이득증폭회로와, 입력신호 및 상기 증폭된 제1국부발진신호를 입력하고, 상기 입력신호의 주파수와 상기 증폭된 제1국부발진신호의 주파수의 2이상의 우수배의 주파수와의 차의 주파수의 출력신호를 출력하는제1우고조파 믹서, 상기 증폭된 제1국부발진신호를 입력하고, 이 진폭에 따른 진폭의 제1직류신호를 출력하는 제1진폭검출회로, 상기 제1직류신호와 외부로부터 공급되는 제1참조직류신호를 비교하는 제1비교회로를 갖추고, 상기 제1비교회로의 출력을 상기 제1이득제어신호로 하는 제1주파수변환기, 제2이득제어신호에 따라, 외부로부터 공급된 제2국부발진신호를 증폭하여 출력하는 제2가변이득증폭회로, 상기 제1주파수변환기에 입력된 입력신호와 동상의 입력신호 및 상기 증폭된 제2국부발진신호를 입력하고, 상기 입력신호의 주파수와 상기 증폭된 제2국부발진신호의 주파수의 2이상의 우수배의 주파수와의 차의 주파수의 출력신호를 출력하는 제2우고조파 믹서, 상기 증폭된 제2국부발진신호를 입력하고, 이 진폭에 따른 진폭의 제2직류신호를 출력하는 제2진폭검출회로, 상기 제2직류신호와 외부로부터 공급되는 제2참조직류신호를 비교하는 제2비교회로를 갖추고, 상기 제2비교회로의 출력을 상기 제2이득제어신호로 하는 제2주파수변환기 및, 상기 제1국부발진신호와 상기 제2국부발진신호에 소정의 위상차를 주어, 상기 제1 및 제2주파수변환기로 출력하는 이상기(移相器)를 구비한 것을 특징으로 하는 직교복조기를 제공한다.
본 발명의 제3국면은, 제1이득제어신호에 따라, 외부로부터 공급된 제1국부발진신호를 증폭하여 출력하는 제1가변이득증폭회로와, 베이스밴드의 I신호 및 상기 증폭된 제1국부발진신호를 입력하고, 상기 I신호의 주파수와 상기 증폭된 제1국부발진신호의 주파수의 2이상의 우수배의 주파수와의 합의 주파수의 출력신호를 출력하는 제1우고조파 믹서, 상기 증폭된 제1국부발진신호를 입력하고, 이 진폭에 따른 진폭의 제1직류신호를 출력하는 제1진폭검출회로, 상기 제1직류신호와 외부로부터 공급되는 제1참조직류신호를 비교하는 제1비교회로를 갖추고, 상기 제1비교회로의 출력을 상기 제1이득제어신호로 하는 제1주파수변환기, 제2이득제어신호에 따라, 외부로부터 공급된 제2국부발진신호를 증폭하여 출력하는 제2가변이득증폭회로, 베이스밴드의 Q신호와 동상의 입력신호 및 상기 증폭된 제2국부발진신호를 입력하고, 상기 Q신호의 주파수와 상기 증폭된 제2국부발진신호의 주파수의 2이상의 우수배의 주파수와의 합의 주파수의 출력신호를 출력하는 제2우고조파 믹서, 상기 증폭된 제2국부발진신호를 입력하고, 이 진폭에 따른 진폭의 제2직류신호를 출력하는 제2진폭검출회로, 상기 제2직류신호와 외부로부터 공급되는 제2참조직류신호를 비교하는 제2비교회로를 갖추고, 상기 제2비교회로의 출력을 상기 제2이득제어신호로 하는 제2주파수변환기 및, 상기 제1국부발진신호와 상기 제2국부발진신호에 소정의 위상차를 주어, 상기 제1 및 제2주파수변환기로 출력하는 이상기를 구비한 것을 특징으로 하는 직교변조기를 제공한다.
(실시예)
이하, 본 발명의 실시예를 도면을 참조하면서 상세히 설명한다.
도 1은, 본 발명의 제1실시예에 따른 주파수변환기의 블록도이다. 이하, 안테나(도시하지 않았음)로 수신한 수신신호(RF신호)를 다운컨버트하는 수신계에 이용되는 주파수변환기를 설명한다.
도 1에 나타낸 주파수변환기(100)는, 우고조파 믹서(101)와, LO신호 가변이득증폭기(102), 진폭검출회로(103) 및, 비교회로(104)를 갖춘다. 입력신호(RF신호 또는 피변조신호)와 LO신호 가변이득증폭기(102)에 의해 증폭되고 있는 국부발진신호(LO신호)는, 우고조파 믹서(101)에 입력되고, LO신호주파수의 2이상의 우수배(예컨대, 2배)의 신호와의 차의 주파수로 변환된다. 우고조파 믹서(101)의 변환이득은 LO신호 증폭에 의해 변화된다. 따라서, 국부발진기(도시하지 않았음)에서 생성되고 있는 LO신호는 LO신호 가변이득증폭기(102)에 의해 원하는 LO신호진폭으로 증폭된다. 이 원하는 진폭으로 진폭되고 있는 LO신호(LO신호 가변이득증폭기(102)의 출력)는 제1우고조파 믹서(101)에 입력된다.
원하는 LO신호진폭은, 주파수변환기(100)의 잡음특성을 중시할 경우는, 우고조파 믹서의 변환이득이 최대로 되는 LO신호진폭이다. 왜곡특성을 중시할 경우는, 상기 변환이득이 최대로 되는 LO신호진폭보다 크게 증폭되고, 약간 변환이득이 내려간 상태의 LO신호진폭으로 하는 것이 바람직하다.
LO신호진폭을 원하는 값으로 유지하기 위해서는, 이 진폭의 검출이 필요하다. 상술한 LO신호 가변이득증폭기(102)의 출력은, 진폭검출회로(103)에도 입력되고, 그 진폭에 따른 직류신호로 변환된다. 진폭검출회로(103)의 출력은, 외부로부터 공급되고 있는 참조직류신호와 비교회로(104)에 의해 비교된다. 비교회로(104)의 출력은 이득제어신호로서 LO신호 가변이득증폭기(102)에 입력된다. 즉, LO신호 가변이득증폭기(102), 진폭검출회로(103) 및 비교회로(104)는 피드백루프를 구성하고 있다. 이 피드백루프에 의해, LO신호 가변이득증폭기(102)에서 증폭되는 LO신호진폭은, 참조직류신호의 대소에 의해 결정된다. 그 결과, 우고조파 믹서(101)의 변환이득이 일정하게 유지된다.
주파수변환기(100)는 가변이득증폭회로를 이용하고 있기 때문에, 그것은 거의 고조파를 발생하지 않는다. 따라서, 고조파를 제거하기 위한 필터도 필요로 하지 않는다. 이 때문에, 주파수변환기(100)는 집적회로로서 실현가능하고, 이 집적회로의 면적은 약간 커지지만, 수신기의 부품점수는 증가하지 않는다.
도 2는, 도 1에 나타낸 우고조파 믹서(101)의 일예로서, 바이폴라 트랜지스터 차동쌍을 이용한 우고조파 믹서의 블록도를 나타낸다. 도 3은, 도 2의 구체적인 회로구성을 나타낸 도면이다. 이 우고조파 믹서(101)는, 4조의 트랜지스터 차동쌍(201a~201d)을 이용하고, 입력단자인 베이스단자가 브릿지형상으로 접속되어 있다. 브릿지형상을 위해 LO신호와 피변조신호(RF신호)는 직접 접속되지 않고 분리되어 있다. 트랜지스터 차동쌍을 이용하고 있기 때문에, LO신호는 LO+와 LO-(LO+의 반전신호)의 차동신호로 변환되고, RF신호는 RF+와 RF-(RF+의 반전신호)의 차동신호로 변환되므로, LO신호와 피변조신호는 우고조파 믹서(101)에 입력시킨다.
LO신호가 RF단자로 누설하는 것이 자기혼합의 한 원인이다. 그러나, 브릿지형상의 우고조파 믹서(101)에서는 LO+단자로부터의 신호누설과 LO-단자로부터의 신호누설이 후술하는 바와 같이 서로 상쇄된다. 따라서, RF+ 및 RF-단자로부터 보면, 외관상 신호누설이 없게 된다.
각 트랜지스터 차동쌍의 출력단자는, 도 3을 참조하여 후에 더 설명하지만, LO차동신호(LO+, LO-)가 서로 상쇄되고, 또 주파수변환 후의 원하는 신호(도 3의 베이스밴드 차동신호 BB+, BB-)가 서로 강해지도록 접속된다. 종래의 우고조파 믹서는 역병렬 다이오드(antiparallel diod)쌍을 이용한 믹서이다. 그러나, 이와 같은 믹서가 다이렉트 컨버전에 이용할 경우에는 신호누설이 문제로 된다. 이는다이오드가 2단자소자이고, 입출력의 분리가 주파수에 의한 분리 이외에 수단이 없기 때문이다. 그러나, 트랜지스터를 이용한 경우에는, 베이스단자가 입력이고, 컬렉터단자가 출력으로 된다. 따라서, 적어도 입출력의 분리는 확보되고 있다. 이 때문에, 신호분리의 필터가 불필요해져, 저렴한 실리콘IC에서도 집적화가 가능해진다. 결국, 본 실시예에 따른 주파수변환기의 우고조파 믹서는 다이오드를 이용하는 것도 가능하지만, 트랜지스터 차동쌍을 이용한 우고조파 믹서가 보다 바람직하다.
다음에, 도 3의 회로구성에 대해 설명한다. 도 3은 도 2에 나타낸 브릿지형상의 우고조파 믹서(101)의 회로구성을 나타내고 있다. 트랜지스터 차동쌍(201a)은, 2개의 npn형 바이폴라 트랜지스터(Trla, Trlb)와, 트랜지스터(Trla, Trlb)의 공통 이미터단자와 접지전극의 사이에 설치된 정전류원(1)에 의해 구성되어 있다.
트랜지스터(Trla)의 베이스단자는 RF+단자에 접속되고, 트랜지스터(Trlb)의 베이스단자는 LO+단자에 접속되어 있다. 트랜지스터(Trla)의 컬렉터단자는 베이스밴드신호(BB+)를 출력하는 BB+단자에 접속되고, 트랜지스터(Trlb)의 컬렉터단자는 베이스밴드신호(BB-)를 출력하는 BB-단자에 접속되어 있다.
트랜지스터 차동쌍(201b)에 있어서는, 트랜지스터(Tr2a)의 베이스단자는 LO+단자에 접속되고, 트랜지스터(Tr2b)의 베이스단자는 RF-단자에 접속되어 있다. 트랜지스터(Tr2a)의 컬렉터단자는 BB+단자에 접속되고, 트랜지스터(Tr2b)의 컬렉터단자는 BB-단자에 접속되어 있다.
트랜지스터 차동쌍(201c)에 있어서는, 트랜지스터(Tr3a)의 베이스단자는 LO-단자에 접속되고, 트랜지스터(Tr3b)의 베이스단자는 RF-단자에 접속되어 있다. 트랜지스터(Tr3a)의 컬렉터단자는 BB+단자에 접속되고, 트랜지스터(Tr3b)의 컬렉터단자는 BB-단자에 접속되어 있다.
트랜지스터 차동쌍(201d)에 있어서는, 트랜지스터(Tr4a)의 베이스단자는 RF+단자에 접속되고, 트랜지스터(Tr4b)의 베이스단자는 LO-단자에 접속되어 있다. 트랜지스터(Tr4a)의 컬렉터단자는 BB+단자에 접속되고, 트랜지스터(Tr4b)의 컬렉터단자는 BB-단자에 접속되어 있다. 각 트랜지스터 차동쌍을 구성하는 트랜지스터(Tr1~Tr4)는 모두 동일한 크기의 트랜지스터이다.
브릿지형상의 우고조파 믹서(101)에 있어서 LO+단자로부터의 신호누설과 LO-단자로부터의 신호누설이 서로 상쇄되는 이유를 설명한다.
우선, RF+단자에 있어서, LO+단자로부터의 신호누설과 LO-단자로부터의 신호누설이 서로 상쇄되는 이유를 설명한다.
LO+단자로부터 RF+단자로의 신호누설은, 트랜지스터 차동쌍(201a)의 트랜지스터(Tr1b)의 베이스 및 이미터단자로부터 트랜지스터(Tr1a)의 이미터 및 베이스단자를 경유하는 LO+신호의 누설이다.
한편, LO-단자로부터 RF+단자로의 신호누설은, 트랜지스터 차동쌍(201d)의 트랜지스터(Tr4b)의 베이스 및 이미터단자로부터 트랜지스터(Tr4a)의 이미터 및 베이스단자를 경유하는 LO-신호의 누설이다. 트랜지스터 차동쌍 201a 및 201d를 구성하는 트랜지스터의 크기가 동일하기 때문에, 트랜지스터 차동쌍 201a 및 201d의누설경로의 임피던스도 동일하다. 누설신호는 반전관계이기 때문에, 그들은 RF+단자에서는 서로 상쇄되어, 외관상 신호누설이 없는 상태로 된다. 마찬가지의 서로 상쇄되는 것이, RF-단자에서도 일어난다. 따라서, 브릿지형상의 우고조파 믹서(101)에서는 LO+단자로부터의 신호누설과 LO-단자로부터의 신호누설이 RF+ 및 RF-단자에서 서로 상쇄되는 것으로 된다.
(제2실시예)
도 4는, 본 발명의 제2실시예에 따른 주파수변환기의 회로구성을 나타낸다. 제2실시예에 있어서, 제1실시예와 동일한 부분에는 동일한 부호를 붙이고, 다른 점에 대해 설명한다. 도 4에 나타낸 주파수변환기(200)에서는, 제1우고조파 믹서(101)와 제2우고조파 믹서(203)가 이용되고 있다. 더욱이, 비교회로(104)에 제1참조직류신호가 입력되고, 제2우고조파 믹서에 제2참조직류신호가 입력된다.
도 5는 도 2의 트랜지스터 차동쌍(201a)과 같은 바이폴라 트랜지스터 차동쌍으로 모델화된 우고조파 믹서의 변환이득의 LO신호진폭 의존성을 나타낸 시뮬레이션 결과를 나타내고 있다. 횡축은 정규화되어 있는 LO신호의 진폭을 나타내고, 종축은 변환이득을 나타낸다. 실선이 나타낸 바와 같이, 입력신호(RF신호 또는 피변조신호)가 LO신호 주파수의 2배의 주파수의 신호일 경우, 이 입력신호를 직류 부근의 신호(베이스밴드신호)로 변환하는 변환이득(2배파변환이득)은 LO신호진폭의 증가에 따라 상승한다. 이 변환이득은 열전압 Vt(횡축의 0.5에 상당)의 수배에서 피크에 달하고, 그 후에는 감소한다.
입력신호가 LO신호 주파수의 4배의 주파수일 경우, 이 입력신호를 직류 부근의 신호로 변환하는 변환이득(4배파변환이득)도 동일한 경향을 나타내고 있다. 그러나, 직류 부근의 신호를 그대로 출력하는 변환이득(0배파변환이득)은 상기의 변환이득과 약간 다르게 되어 있다. LO신호가 작을 경우에 이득은 최대로 되고, LO신호가 증대하면, 이득은 LO신호진폭에 반비례하는 경향을 나타낸다.
본 실시예는, 0배파변환이득-LO신호진폭 특성을 LO신호의 진폭검출에 이용하는 점이 특징이다. 즉, 2배파나 4배파의 변환이득의 경우와 달리, 0배파의 변환이득과 LO신호진폭이 1대1로 대응하고 있는 특성을 이용하는 것이다.
도 6은, LO신호진폭검출회로로서 이용하는 제2우고조파 믹서(203)의 회로구성을 나타낸다.
제2우고조파 믹서(203)는 제1우고조파 믹서(101)와 동일한 회로구성이다. 그러나, 제2우고조파 믹서(203)에는 입력신호(RF+, RF-) 대신에 제2참조직류신호(DC+, DC-)가 입력되고 있다. 제1우고조파 믹서(101)와 동일한 회로구성의 부분은, 도 2 및 도 3을 참조하고, 상세한 설명은 생략한다.
트랜지스터 차동쌍으로 구성되는 제2우고조파 믹서(203)가 진폭검출회로로서 이용되면, LO신호진폭과 제2우고조파 믹서(203)의 출력직류신호진폭이 반비례의 관계로 된다. 이 출력직류신호를 제1참조직류신호와 비교함으로써, 제2우고조파 믹서(203)의 제2참조직류신호로부터 출력직류신호로의 변환이득(0배파변환이득)이 제1참조직류신호와 제2참조직류신호와의 비로 하기 위해 피드백된다.
진폭검출회로로서의 제2우고조파 믹서(203)의 0배파변환이득이 원하는 값으로 될 때까지 LO신호진폭을 크게함으로써 제1우고조파 믹서(101)의 2배파변환이득을 원하는 값으로 하는 것이 가능해진다. 이는, 제2우고조파 믹서(203)를 마스터회로로 하고, 제1우고조파 믹서(101)를 슬레이브회로로 한 이것은 마스터·슬레이브 제어로 간주할 수도 있다.
피드백루프 내의 진폭검출회로로서 제2우고조파 믹서(203)가 이용되면, 입력되는 LO신호진폭의 변동에 상관하지 않고 변환이득을 일정하게 할 수 있을 뿐만 아니라, 온도변화에 의한 트랜지스터의 특성변동이 가져오는 이득변동도 제어하는 것이 가능해진다. 온도변화에 의해 트랜지스터의 특성이 변화된 경우에는 제1우고조파 믹서(101)와 진폭검출회로로서의 제2우고조파 믹서(203)가 동일한 영향을 받기 때문에, 피드백루프의 작용에 의해 제2우고조파 믹서(203)의 이득이 원하는 이득으로 되도록 LO신호진폭이 조정된다. 그 결과, 제1우고조파 믹서(101)의 이득도 보정된다.
도 7은, 전계효과 트랜지스터(FET)를 이용한 트랜지스터 차동쌍(301)의 회로도이다. MOS트랜지스터 등 FET를 이용해도 바이폴라 트랜지스터를 이용한 트랜지스터 차동쌍(201a~201d)의 그것과 마찬가지로 제1 및 제2우고조파 믹서(101, 203)를 구성하는 것은 가능하다. 그러나, FET는 반도체의 제조공정에 의존하여 임계치전압 등이 변동하기 때문에 변환이득을 설계대로 얻는 것이 어렵다. 그러나, 동일칩 상의 트랜지스터의 특성은 거의 동일하게 유지된다는 집적회로의 특징은, FET에서도 바이폴라 트랜지스터에서도 공통이다.
본 실시예에 따른 주파수변환기는 진폭검출회로로서의 제2우고조파 믹서(203)를 마스터회로로 이용하고, 그 변환이득을 참조하여 LO신호진폭을 결정하고, 슬레이브회로인 제1우고조파 믹서(101)의 변환이득을 제어하고 있다. 이 때문에, 바이폴라 트랜지스터와 비교하여 특성변동이 큰 FET를 이용해도 변환이득을 원하는 값으로 유지하는 것이 가능하다.
이상의 설명에서는, 수신계에 이용되는 주파수변환기를 전제로 설명했지만, 본 실시예는 송신계에도 적용할 수 있다. 이 경우, 주파수변환기(100)에 입력되는 입력신호는, 음성신호 등의 정보를 디지털신호로 변환한 변조신호이다. 이 변조신호는 LO신호 주파수의 2이상의 우수배(예컨대, 2배)와의 합의 주파수로 변환되고, 이 변환되고 있는 신호가 RF신호로서 출력된다. 이 RF신호가 안테나(도시하지 않았음)를 경유하여 송신된다.
(제3실시예)
도 8은, 본 발명의 제3실시예에 따른 직교복조기의 구성을 나타낸다. 도 8에 나타낸 직교복조기(400)는, 제1 또는 제2실시예에 따른 2개의 주파수변환기(401, 402)와 이상기(403)로 구성되어 있다. 주파수변환기(401, 402)는 RF신호파와 LO신호의 2배파의 혼합을 행하는 것으로 한다.
2개의 주파수변환기(401, 402)에는 동상의 입력신호(RF신호 또는 피변조신호)가 입력되고, 이상기(403)는 위상차 45°의 LO신호를 2개의 주파수변환기(401, 402)로 출력한다. 주파수변환기(401, 402)는, RF입력신호를 LO신호주파수의 2배의 주파수만큼 낮은 주파수의 신호로 변환하고, 그것을 베이스밴드의 I채널신호(I신호라 부르는)와 Q채널신호(이하, Q신호)로 분리한다.
더욱이, 이상기(403)의 위상차를 45°로 설정한 이유는, 주파수변환기(401,402)가 LO신호의 2배파의 혼합을 행하기 위해 45°의 위상차가 90°의 위상차로 되기 때문이다. 따라서, 주파수변환기(401, 402)가 LO신호의 4배파의 혼합을 행할 경우는, 이상기(403)의 위상차는 22.5°로 설정하면 된다.
본 실시예에 따른 직교복조기(400)에서는, 주파수변환기(401, 402)로 상술한 가변이득증폭회로가 이용되고 있다. 따라서, LO신호의 고조파가 발생한다는 문제가 없기 때문에, 직교복조기(400)는 하나의 집적회로로서 구성할 수 있다. 이상기(403)의 출력을 주파수변환기(401, 402)에 입력하는 것만으로 종래의 직교복조기와 동등한 정도의 I신호 및 Q신호를 부품점수의 증가없이 얻을 수 있다.
도 9는, 도 8에 나타낸 직교복조기(400)를 이용한 수신장치의 구성을 나타내고 있다. 수신장치는 RF신호를 수신하는 안테나(501; ANT), 이 RF신호를 증폭하는 저잡음증폭기(502; LNA), 저잡음증폭기의 출력을 여파(濾波)하는 대역통과필터(503; BPF), 대역통과필터(503)의 출력을 수신하여 직교복조를 행하는 I신호 및 Q신호로서 출력하는 직교복조기(400)에 의해 구성된다. 더욱이, 직교복조기에 입력하는 국부발진신호(LO신호)를 생성하는 LO신호 생성기(504) 및 상기 I신호 및 Q신호를 수신하고, 그 저주파성분을 취출하여 각각 출력하는 저역통과필터(505a, 505b; LPF)가 설치된다. 저역통과필터(505a, 505b)의 출력을 각각 증폭하는 증폭기(506a, 506b; AMP) 및 증폭기(506a, 506b)의 출력에 기초하여 음성 등의 데이터를 복조하는 복조회로(507)가 설치된다.
도 9에 나타낸 바와 같은 수신장치에서는, 직교복조기(400)가 상술한 바와 같이 하나의 집적회로로서 구성할 수 있을 뿐만 아니라, 저잡음증폭기(502), 저역통과필터(503), 직교복조기(400), 저역통과필터(505a, 505b) 및 증폭기(506a, 506b)를 하나의 집적회로로서 구성할 수 있다.
(제4실시예)
도 10은, 본 발명의 제4실시예에 따른 직교변조기의 구성을 나타내고 있다. 도 10의 실시예는, 송신장치에 적용되는 직교변조기(600)이고, 회로구성은 도 8에 나타낸 직교변조기(400)와 동일하지만, 입출력방향이 도 8의 직교변조기(400)와는 다르게 되어 있다. 즉, 직교변조기(600)의 입력신호는 베이스밴드의 I신호 및 Q신호이고, 주파수변환기(401)의 출력과 주파수변환기(402)의 출력을 가산하여 출력신호가 생성된다. 이 출력신호가 RF신호이다.
도 11은, 본 발명의 제5실시예에 따른 주파수변환기의 구성을 나타내고 있다.
본 실시예의 주파수변환기의 구성은, 도 1에 나타낸 주파수변환기의 구성과 동일하지만, 비교회로(104)에 입력되는 참조직류신호가 가변이다. 상술한 바와 같이 우고조파 믹서(101)의 변환이득은 LO신호진폭에 의해 변화된다. 따라서, 예컨대 수신기의 다이나믹 레인지(dynamic range)를 확보하기 위해 주파수변환기에서 변환이득을 변화시키려 할 경우, LO신호진폭을 원하는 변환이득에 따라 변화시키면 된다. 그 때문에, 비교회로(104)에 있어서 진폭검출회로(103)의 출력직류신호와 비교되는 참조직류신호가 변화된다. 이 가변참조직류신호와 진폭검출회로(103)의 출력신호와의 비교결과에 따라 가변이득증폭기(102)의 이득이 변화된다. 즉, 참조직류신호를 임의로 변화시킴으로써 수신기의 원하는 다이나믹 레인지가 얻어진다.
도 12는, 본 발명의 제6실시예에 따른 주파수변환기의 구성을 나타내고 있다. 본 실시예의 주파수변환기의 구성은, 도 4에 나타낸 주파수변환기의 구성과 실질적으로 동일하지만, 제2우고조파 믹서(203)에 입력되는 제2참조직류신호가 가변이다. 제2참조직류신호가 임의로 변화됨으로써 제2우고조파 믹서(203)의 출력신호가 변화된다. 이 출력신호가 비교회로(104)에 입력되고, 참조직류신호와 비교된다. 비교회로(104)의 비교결과에 따라 가변이득증폭기(102)의 이득이 변화된다. 즉, 가변이득증폭기(102)는 제2참조직류신호의 변화에 따라 변화된다. 이와 같이, 본 실시예의 주파수변환기는 가변이득기능을 갖는 주파수변환회로로 사용할 수 있다. 본 실시예에 있어서 제1참조직류신호도 가변되어도 좋다.
도 13은, 본 발명의 제7실시예에 따른 주파수변환기의 구성을 나타낸다. 본 실시예의 주파수변환기의 구성은, 도 4에 나타낸 주파수변환기의 구성과 실질적으로 동일하지만, 본 실시예에서는 제1우고조파 믹서(101) 및 제2우고조파 믹서(203)가 트랜지스터 차동쌍(Tr)과 가변전류원(I)으로 구성된다. 본 실시예에 있어서, 테일(tail)전류를 입력신호레벨에 따라 변화시킴으로써, 변환이득을 일정하게 한 상태에서 왜곡특성이나 잡음특성을 좋은상태로 유지할 수 있다. 이에 의해 왜곡특성이 좋은상태에서 동작시키려 할 때에만 전류를 증가시키고, 그 이외의 상태에서 동작시키려 할 때에는 전류를 낮출 수 있어, 저소비전류로 원하는 다이나믹 레인지를 확보할 수 있다.
도 14는, 본 발명의 제8실시예에 따른 직교복조기를 이용한 수신장치의 구성을 나타낸다. 본 실시예는, 도 9실시예에 대응하고 있지만, 본 실시예에서는, 수신신호상태검출부(508a, 508b)가 LPF(505a, 505b)에 접속되어 있다. 수신신호상태검출부(508a, 508b)는 LPF의 입력과 LPF의 중간출력의 적어도 1개를 이용하여 LPF에 입력되는 신호전체의 파워와 원하는 파나 간섭파의 레벨을 검출한다. 수신신호상태검출부(508a, 508b)의 검출신호는 제어기(509a, 509b)에 각각 입력된다. 제어기(509a, 509b)는 간섭파 레벨이 큰 경우는 주파수변환회로의 왜곡특성이 좋은상태에서 동작하는 바이어스 상태로 주파수변환기(401, 402)를 각각 설정한다. 이와 같이 수신신호상태에 따라 적정한 바이어스 조건에서 주파수변환기(401, 402)를 동작시킴으로써, 저소비전력으로 고성능의 수신장치를 실현할 수 있다.
도 15는, 본 발명의 제8실시예에 따른 직교복조기를 이용한 수신장치의 구성을 나타내고 있다. 본 실시예도 도 9의 실시예에 대응하지만, 본 실시예에서는 수신신호상태검출부로서 RSSI(수신전해강도)검출부(510a, 510b)가 설치되어 있다. 또한, LPF(505a, 505b)의 후단에 가변이득앰프(511a, 511b; VGA)가 각각 설치되어 있다.
제어기(512a, 512b)는 RSSI검출부(510a, 510b)에서 검출되고 있는 수신전해강도에 따라 원하는 수신특성을 얻도록 주파수변환기(401, 402)의 변환이득을 설정하고, 수신장치 전체의 이득이 일정해지도록 VGA(512a, 512b)의 이득도 설정한다. 예컨대, 수신전해강도가 강한 경우는 주파수변환기(401, 402)의 변환이득을 내리고, VGA(512a, 512b)의 이득을 올린다.
한편, 수신전해강도가 약한 경우는 주파수변환기(401, 402)의 변환이득을 올리고, VGA(512a, 512b)의 이득을 내린다. 이에 의해, 주파수변환기(401, 402)와 VGA(512a, 512b)의 이득배분을 최적화할 수 있다.
이상, 제1 내지 제4실시예를 설명했지만, 본 발명은 이들로 한정되는 것은 아니고, 예컨대 도 3의 트랜지스터(Tr1~Tr4)의 도전형은 pnp형이여도 된다. 또한, 도 7의 FET의 채널형은, 제1 및 제2우고조파 믹서(101, 203)를 구성하는 모든 FET가 동일한 채널형으로 되어 있으면, p채널형을 이용해도 된다.
이상 설명한 바와 같이 본 발명의 주파수변환기는, LO신호의 자기혼합에 의한 감도열화가 작다는 우고조파 믹서의 이점을 살리면서 변환이득의 LO신호진폭 의존성을 작게할 수 있다.

Claims (13)

  1. 이득제어신호에 따라, 외부로부터 공급된 국부발진신호를 증폭하여 출력하는 가변이득증폭회로와,
    입력신호 및 상기 증폭된 국부발진신호를 입력하고, 상기 입력신호의 주파수와 상기 증폭된 국부발진신호의 주파수의 2이상의 우수배의 주파수와의 합 또는 차의 주파수의 출력신호를 출력하는 우고조파 믹서,
    상기 증폭된 국부발진신호를 입력하고, 이 진폭에 따른 진폭의 직류신호를 출력하는 진폭검출회로 및,
    상기 진폭검출회로의 출력신호와 외부로부터 공급되는 참조직류신호를 비교하는 비교회로를 구비하고,
    상기 비교회로의 출력을 상기 이득제어신호로 하는 것을 특징으로 하는 주파수변환기.
  2. 제1항에 있어서, 상기 우고조파 믹서는 트랜지스터 차동쌍을 포함하는 것을 특징으로 하는 주파수변환기.
  3. 제1항에 있어서, 상기 우고조파 믹서는 4개의 바이폴라 트랜지스터 차동쌍을 포함하는 것을 특징으로 하는 주파수변환기.
  4. 제1항에 있어서, 상기 우고조파 믹서는 4개의 전계효과 트랜지스터 차동쌍을 포함하는 것을 특징으로 하는 주파수변환기.
  5. 제1항 내지 제4항중 어느 한항에 있어서, 상기 참조직류신호를 제1참조직류신호로 하고, 상기 우고조파 믹서를 제1우고조파 믹서로 하며, 상기 진폭검출회로는 제1우고조파 믹서와 동일한 회로구성인 제2우고조파 믹서이고, 상기 제2우고조파 믹서에는 제2참조직류신호가 입력되는 것을 특징으로 하는 주파수변환기.
  6. 제1이득제어신호에 따라, 외부로부터 공급된 제1국부발진신호를 증폭하여 출력하는 제1가변이득증폭회로와,
    입력신호 및 상기 증폭된 제1국부발진신호를 입력하고, 상기 입력신호의 주파수와 상기 증폭된 제1국부발진신호의 주파수의 2이상의 우수배의 주파수와의 차의 주파수의 출력신호를 출력하는 제1우고조파 믹서,
    상기 증폭된 제1국부발진신호를 입력하고, 이 진폭에 따른 진폭의 제1직류신호를 출력하는 제1진폭검출회로,
    상기 제1직류신호와 외부로부터 공급되는 제1참조직류신호를 비교하는 제1비교회로를 갖추고, 상기 제1비교회로의 출력을 상기 제1이득제어신호로 하는 제1주파수변환기,
    제2이득제어신호에 따라, 외부로부터 공급된 제2국부발진신호를 증폭하여 출력하는 제2가변이득증폭회로,
    상기 제1주파수변환기에 입력된 입력신호와 동상의 입력신호 및 상기 증폭된 제2국부발진신호를 입력하고, 상기 입력신호의 주파수와 상기 증폭된 제2국부발진신호의 주파수의 2이상의 우수배의 주파수와의 차의 주파수의 출력신호를 출력하는 제2우고조파 믹서,
    상기 증폭된 제2국부발진신호를 입력하고, 이 진폭에 따른 진폭의 제2직류신호를 출력하는 제2진폭검출회로,
    상기 제2직류신호와 외부로부터 공급되는 제2참조직류신호를 비교하는 제2비교회로를 갖추고, 상기 제2비교회로의 출력을 상기 제2이득제어신호로 하는 제2주파수변환기 및,
    상기 제1국부발진신호와 상기 제2국부발진신호에 소정의 위상차를 주어, 상기 제1 및 제2주파수변환기로 출력하는 이상기를 구비한 것을 특징으로 하는 직교복조기.
  7. 제6항에 있어서, 상기 입력신호의 주파수가, 상기 제1 및 제2국부발진신호의 주파수의 n배(n은 2이상의 우수)인 때는, 상기 소정의 위상차는 90°/n인 것을 특징으로 하는 직교복조기.
  8. 제1이득제어신호에 따라, 외부로부터 공급된 제1국부발진신호를 증폭하여 출력하는 제1가변이득증폭회로와,
    베이스밴드의 I신호 및 상기 증폭된 제1국부발진신호를 입력하고, 상기 I신호의 주파수와 상기 증폭된 제1국부발진신호의 주파수의 2이상의 우수배의 주파수와의 합의 주파수의 출력신호를 출력하는 제1우고조파 믹서,
    상기 증폭된 제1국부발진신호를 입력하고, 이 진폭에 따른 진폭의 제1직류신호를 출력하는 제1진폭검출회로,
    상기 제1직류신호와 외부로부터 공급되는 제1참조직류신호를 비교하는 제1비교회로를 갖추고, 상기 제1비교회로의 출력을 상기 제1이득제어신호로 하는 제1주파수변환기,
    제2이득제어신호에 따라, 외부로부터 공급된 제2국부발진신호를 증폭하여 출력하는 제2가변이득증폭회로,
    베이스밴드의 Q신호와 동상의 입력신호 및 상기 증폭된 제2국부발진신호를 입력하고, 상기 Q신호의 주파수와 상기 증폭된 제2국부발진신호의 주파수의 2이상의 우수배의 주파수와의 합의 주파수의 출력신호를 출력하는 제2우고조파 믹서,
    상기 증폭된 제2국부발진신호를 입력하고, 이 진폭에 따른 진폭의 제2직류신호를 출력하는 제2진폭검출회로,
    상기 제2직류신호와 외부로부터 공급되는 제2참조직류신호를 비교하는 제2비교회로를 갖추고, 상기 제2비교회로의 출력을 상기 제2이득제어신호로 하는 제2주파수변환기 및,
    상기 제1국부발진신호와 상기 제2국부발진신호에 소정의 위상차를 주어, 상기 제1 및 제2주파수변환기로 출력하는 이상기를 구비한 것을 특징으로 하는 직교변조기.
  9. 제8항에 있어서, 상기 입력신호의 주파수가 상기 제1 및 제2국부발진신호의 주파수의 n배(n은 2이상의 우수)인 때는, 상기 소정의 위상차는 90°/n인 것을 특징으로 하는 직교변조기.
  10. 제1항에 있어서, 상기 우고조파 믹서는, 변환이득을 조정하기 위해 가변참조직류신호를 공급하는 것을 특징으로 하는 주파수변환회로.
  11. 제5항에 있어서, 상기 제2우고조파 믹서는, 변환이득을 조정하기 위해 가변참조직류신호를 공급하는 것을 특징으로 하는 주파수변환회로.
  12. 제5항에 있어서, 상기 제1우고조파 믹서 및 제2우고조파 믹서의 바이어스 상태를 가변하기 위해 가변 바이어스수단을 포함하는 것을 특징으로 하는 주파수변환회로.
  13. 제10항, 제11항 또는 제12항에 기재된 주파수변환회로와,
    수신신호상태를 검출하는 수신신호상태검출수단 및,
    상기 수신신호상태검출수단의 검출신호를 공급하고, 변환이득 및 동작상태를 설정하기 위해 사용되는 제어신호를 상기 주파수변환기에 공급하는 제어수단을 구비한 것을 특징으로 하는 수신기.
KR10-2002-0025606A 2001-05-11 2002-05-09 주파수변환기, 직교복조기 및 직교변조기 KR100463792B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001141158 2001-05-11
JPJP-P-2001-00141158 2001-05-11
JP2002131266A JP3721144B2 (ja) 2001-05-11 2002-05-07 周波数変換器、直交復調器及び直交変調器
JPJP-P-2002-00131266 2002-05-07

Publications (2)

Publication Number Publication Date
KR20020086277A true KR20020086277A (ko) 2002-11-18
KR100463792B1 KR100463792B1 (ko) 2004-12-29

Family

ID=26614944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0025606A KR100463792B1 (ko) 2001-05-11 2002-05-09 주파수변환기, 직교복조기 및 직교변조기

Country Status (5)

Country Link
US (2) US6774739B2 (ko)
EP (1) EP1257052B1 (ko)
JP (1) JP3721144B2 (ko)
KR (1) KR100463792B1 (ko)
DE (1) DE60205983T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019118132A (ja) * 2019-03-12 2019-07-18 ルネサスエレクトロニクス株式会社 半導体装置及び無線通信装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7310386B2 (en) * 2002-04-25 2007-12-18 Broadcom Corporation Radio receiver utilizing a single analog to digital converter
JP2004140594A (ja) * 2002-10-17 2004-05-13 Sharp Corp 衛星放送受信装置
US6983135B1 (en) * 2002-11-11 2006-01-03 Marvell International, Ltd. Mixer gain calibration method and apparatus
KR20050065124A (ko) * 2003-12-24 2005-06-29 한국전자통신연구원 주파수 변환기
JP4391291B2 (ja) * 2004-03-31 2009-12-24 住友電工デバイス・イノベーション株式会社 無線装置
GB2427091A (en) * 2005-06-08 2006-12-13 Zarlink Semiconductor Ltd Baseband quadrature frequency down-converter receiver having quadrature up-converter stage
EP2124552A4 (en) * 2007-01-31 2013-01-09 Methylation Sciences Internat Srl PHARMACEUTICAL FORMULATIONS WITH PROLONGED RELEASE OF S-ADENOSYLMETHIONINE
US20090088404A1 (en) * 2007-01-31 2009-04-02 Methylation Sciences International Srl Extended Release Pharmaceutical Formulations of S-Adenosylmethionine
US20090197824A1 (en) * 2008-01-31 2009-08-06 Methylation Sciences International Srl Extended Release Pharmaceutical Formulations of S-Adenosylmethionine
US8019310B2 (en) * 2007-10-30 2011-09-13 Qualcomm Incorporated Local oscillator buffer and mixer having adjustable size
US8929840B2 (en) 2007-09-14 2015-01-06 Qualcomm Incorporated Local oscillator buffer and mixer having adjustable size
US8599938B2 (en) 2007-09-14 2013-12-03 Qualcomm Incorporated Linear and polar dual mode transmitter circuit
US8639205B2 (en) 2008-03-20 2014-01-28 Qualcomm Incorporated Reduced power-consumption receivers
US8229043B2 (en) * 2008-03-21 2012-07-24 Qualcomm Incorporated Stepped gain mixer
JP2010193195A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 周波数誤差検出回路及び周波数誤差検出方法
JP2011082667A (ja) * 2009-10-05 2011-04-21 Renesas Electronics Corp 自動周波数制御回路
JP2011205229A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 無線受信回路
WO2012120804A1 (ja) * 2011-03-07 2012-09-13 パナソニック株式会社 無線機及び受信方法
JP2016058773A (ja) 2014-09-05 2016-04-21 ルネサスエレクトロニクス株式会社 半導体装置及び無線通信装置
JP6929203B2 (ja) 2017-11-15 2021-09-01 旭化成エレクトロニクス株式会社 ダイレクトコンバージョン受信機
CN112747680B (zh) * 2020-12-30 2022-11-08 东北石油大学 一种实时位移重构方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332609A (en) * 1976-09-07 1978-03-28 Nec Corp Detecting system for interference signal by means of time sharing
FR2449999A1 (fr) * 1979-02-23 1980-09-19 Cit Alcatel Dispositif de transposition de la frequence et de commande du niveau d'un signal
DE3531961A1 (de) * 1985-09-07 1987-03-19 Bosch Gmbh Robert Batterie- oder akkumulatorbetriebener funkempfaenger
US5262957A (en) * 1990-11-09 1993-11-16 Global Communications, Inc. Inexpensive portable RF spectrum analyzer with calibration features
JPH04297115A (ja) * 1991-03-26 1992-10-21 Toshiba Corp 可変利得制御回路
US5416449A (en) * 1994-05-23 1995-05-16 Synergy Microwave Corporation Modulator with harmonic mixers
JP3252639B2 (ja) 1995-03-03 2002-02-04 三菱電機株式会社 検波器及び受信装置並びに送信装置
KR100243489B1 (ko) 1995-11-22 2000-02-01 니시무로 타이죠 주파수 변환기 및 이를 이용한 무선 수신기
JPH10303650A (ja) * 1997-04-23 1998-11-13 Nippon Telegr & Teleph Corp <Ntt> 周波数変換器
JP2000101660A (ja) * 1998-09-24 2000-04-07 Mitsubishi Electric Corp 通信装置
WO2000054420A1 (fr) * 1999-03-11 2000-09-14 Mitsubishi Denki Kabushiki Kaisha Dispositif terminal radio

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019118132A (ja) * 2019-03-12 2019-07-18 ルネサスエレクトロニクス株式会社 半導体装置及び無線通信装置

Also Published As

Publication number Publication date
EP1257052A2 (en) 2002-11-13
DE60205983T2 (de) 2006-07-06
DE60205983D1 (de) 2005-10-13
US6774739B2 (en) 2004-08-10
US20020167369A1 (en) 2002-11-14
JP2003032048A (ja) 2003-01-31
EP1257052B1 (en) 2005-09-07
US20050075087A1 (en) 2005-04-07
KR100463792B1 (ko) 2004-12-29
US7057426B2 (en) 2006-06-06
EP1257052A3 (en) 2004-01-07
JP3721144B2 (ja) 2005-11-30

Similar Documents

Publication Publication Date Title
KR100463792B1 (ko) 주파수변환기, 직교복조기 및 직교변조기
US7120414B2 (en) Circuit and method for receiving and mixing radio frequencies in a direct conversion receiver
US7194242B2 (en) Direct-conversion transmitter circuit and transceiver system
US6560449B1 (en) Image-rejection I/Q demodulators
US7062248B2 (en) Direct conversion receiver having a low pass pole implemented with an active low pass filter
TWI360941B (en) Adaptive-biased mixer
US6606489B2 (en) Differential to single-ended converter with large output swing
US7315192B2 (en) CMOS-based receiver for communications applications
US7266357B2 (en) Reduced local oscillator feedthrough quadrature image reject mixer
KR100672030B1 (ko) 신호발생장치, 주파수변환장치, 및 수신기
TWI397255B (zh) 在通訊系統中處理信號的方法和系統
EP1679789A1 (en) Mixer circuit with gain control
JP4536528B2 (ja) 差動用低雑音バイアス回路及び差動信号処理装置
US7536165B2 (en) Offset correction for down-conversion mixers
US20060091944A1 (en) I/Q quadrature demodulator
KR20040102017A (ko) 스퓨리어스 응답 보상용 다운 컨버젼 방법 및 토폴로지
US11581852B2 (en) Systems and methods for detecting local oscillator leakage and image tone in I/Q mixer based transceivers
CN100359812C (zh) 使用可通过深n阱CMOS技术获得的纵向双极结型晶体管的直接转换接收器
US7511557B2 (en) Quadrature mixer circuit and RF communication semiconductor integrated circuit
US7565128B2 (en) High performance low noise amplifier
EP1652292B1 (en) Offset correction for down-conversion mixers
US20020146998A1 (en) Single-to-differential conversion circuit outputting DC-balanced differential signal
KR100470718B1 (ko) 직류 오프셋 제거 장치
US20040029544A1 (en) Direct conversion circuit capable of eliminating distortion of base band signals
JPH0486108A (ja) ミキサ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee