KR20020085816A

KR20020085816A - 전력변환장치

Info

Publication number: KR20020085816A
Application number: KR1020020024777A
Authority: KR
Inventors: 나카무라노리히토
Original assignee: 가부시끼가이샤 도시바
Priority date: 2001-05-07
Filing date: 2002-05-06
Publication date: 2002-11-16
Also published as: CN1384574A; US20020163820A1; KR100469311B1; JP2002330593A; US6661681B2

Abstract

본 발명은, 인버터 시스템을 정지시키는 일없이 전력장치(power device)의 파괴를 방지할 수 있는 전력변환장치를 제공한다.

전력장치(IGBT; 11)의 단락상태를 검출하는 단락검출회로(15)와, 단락검출회로(15)가 단락상태를 검출한 후, 전력장치(11)를 소정기간 동작정지상태로 하고, 소정기간 경과후에 전력장치(11)를 동작가능상태로 하는 게이트제어회로(14) 및, 단락검출회로(15)가 단락상태를 검출한 때로부터의 시간을 계측함으로써 상기 소정기간을 정의하는 기간생성회로(입력금지회로; 16)를 갖추고 있다.

Description

전력변환장치 {POWER CONVERTING DEVICE}

본 발명은 전력장치(power device)를 이용한 전력변환장치에 관한 것으로, 특히 에어콘, 냉장고 등의 콤프레셔나 팬모터, 세탁기 등의 모터 및 유압제어모터 등에 사용되는 인버터 시스템에 사용되는 것에 관한 것이다.

종래, 인버터 시스템에서는, PWM(pulse width modulation)제어를 행하는 제어부(MCU 등)와 모터의 권선으로 전류를 흘리는 전력장치[IGBT(Insulated Gate Bipolar Transistor)와 게이트 구동IC 등]는 포토커플러로 연결되어 있다. 따라서, 모터의 권선이 잘못하여 접지전위에 단락된 경우라도, 이 하이사이드 소자의 이상(異常)상태를 하이사이드 구동IC로부터 포토커플러를 매개해서 제어부로 통지할 수 있다. 이 통지의 의해, 제어부가 전력장치로의 온(ON)명령을 정지함으로써, 전력장치의 보호가 가능하다.

도 2는 종래의 포토커플러를 이용한 전력변환장치의 구성을 나타낸 회로도이다.

이 전력변환장치는, 제어부(MCU; M101), 포토커플러(PC101∼PC106), 전원전압(V101∼V106), 클럭제어 인버터(clocked inverter; CI101∼CI106), IGBT(Insulated Gate Bipolar Transistor(이하, IGBT라 기재함); 101∼106), 저항(R101∼R112)을 갖추고, 도 2에 나타낸 바와 같이 구성되어 있다. IGBT(101∼106)에는 부하모터(L101)가 접속되어 있다.

그렇지만, 이 도 2에 나타낸 방식에서는, 포토커플러가 6개나 필요하다는 점, 포토커플러(PC101∼PC106)의 전달시간에 지연이 있어 제어부(M101)가 명령한 시간과 명령이 실효되는 시간의 차가 크다는 점, 제어전원으로서 4개의 전원(V102∼V105)이 필요하다는 점 등, 시스템의 비용 및 성능 면에서 바람직한 방식이 아니다. 그래서, 전력변환장치에서는 마이콤 직접 구동(포토커플러 없음) 및 단일전원화가 주류로 되고 있다.

도 3은 종래의 마이콤 직접 구동 및 단일전원을 이용한 부트스트랩(bootstrap)방식의 전력변환장치의 구성을 나타낸 회로도이다.

이 전력변환장치는, 제어부(MCU; M101), 클럭제어 인버터(CI101∼CI109), 전원전압(V101, V106), IGBT(101∼106), 트랜지스터(TR101∼TR103), 다이오드(D101∼D103), 콘덴서(C101∼C103) 및 저항(R113∼R115)을 갖추고, 도 3에 나타낸 바와 같이 구성되어 있다.

이 전력변환장치에서는, 종래 포토커플러가 부담하고 있던 내압을 전력장치[IGBT(101∼103)]의 하이사이드 구동용 IC에 갖게 하고 있다. 그러나, 허용전력의 문제로부터, 제어부(M101)의 제어명령을 에지펄스로 하이사이드 블럭에 전달하고, 이것을 하이사이드 블럭내에서 다시 정규펄스로 변환하고 있다.

전술한 바와 같이, 하이사이드 IC내의 로우사이드 블럭으로부터 하이사이드 블록으로의 신호전달은 에지펄스에 의한 레벨시프트로 행하고 있다. 구체적으로는, 고내압의 n채널 MOSFET(TR101∼TR103)의 단시간의 통전으로 행하고 있다. 즉, 레벨시프트용의 n채널 MOSFET(TR101∼TR103)(소스접지)가 턴온(turn-on)됨으로써,그 드레인에 접속되는 저항(R113∼R115)에 전류가 흐르고, 그 저항(R113∼R115)의 양단에 생긴 전압변화를 하이사이드 블록에서 검출함으로써 신호를 전달하고 있다.

일반적으로, 100V계의 상용라인에서 사용되는 인버터 시스템은, 배전압정류의 DC라인을 인버터 제어하기 위해, 서지전압을 포함하여 전력장치의 내압으로서는 600V가 요구된다. 전술한 레벨시프트 MOSFET(TR101∼TR103)의 내압도 마찬가지로 600V가 필요하게 된다.

그런데, 하이사이드 블록으로부터 로우사이드 블록으로의 신호전달에는, 고내압의 p채널 MOSFET가 필요하지만, 600V계의 p채널 MOSFET를 실사용가능한 가격으로 실현하는 것은 불가능하다.

따라서, 하이사이드 출력부가 접지전위에 단락된 경우, 대전류가 흐르고, 그것을 검출하여 자기과전류보호에 의해 IGBT의 게이트전압을 컷오프(cut-off: 차단)해도, 그 이상을 로우사이드 블록에 전달할 수 없다. 따라서, 제어부(M101)는 하이사이드의 접지전위로의 단락상태를 알지 못하고 턴온명령을 계속하게 된다. 이 경우, 과대한 에너지가 하이사이드의 IGBT에 인가됨으로써, 단시간에 파괴에 이르게 되어 버린다고 하는 문제가 있다.

현행 시스템에서는, 로우사이드측의 전력장치(IGBT)의 전원전압으로의 단락은 보호할 수 있지만, 하이사이드측의 전력장치의 접지전위로의 단락은 보호할 수 없다고 하는 문제가 있다. 한편, 로우사이드측의 전력장치의 전원전압으로의 단락이 보호될 수 있는 것은 제어부와 동일 기준전위이기 때문에, 이상시는 그 정보를로우사이드 구동IC로부터 제어부로 전달하여 로우사이드측의 전력장치로의 턴오프명령이 가능하기 때문이다.

그렇지만, 하이사이드측의 전력장치의 대전류를 검출한 경우에, 하이사이드를 오프(OFF)해 버린다고 하는 수법에서는, 순시의 대전류에서도 인버터 시스템이 정지해 버리기 때문에, 시스템이 성립하지 않는다고 하는 문제가 있어 이 수법은 채용할 수 없다.

그래서 본 발명은 상기 과제를 감안하여 이루어진 것으로, 인버터 시스템을 정지시키는 일없이 전력장치의 파괴를 방지할 수 있는 전력변환장치를 제공하는 것을 목적으로 한다.

도 1은 본 발명의 실시형태의 전력변환장치의 구성을 나타낸 회로도,

도 2는 종래의 포토커플러를 이용한 전력변환장치의 구성을 나타낸 회로도,

도 3은 종래의 마이콤 직접 구동 및 단일 전원을 이용한 부트스트랩방식의 전력변환장치의 구성을 나타낸 회로도이다.

＜도면부호의 설명＞

11 --- IGBT, 12 --- 에지펄스 발생회로,

13 --- 부트스트랩회로, 14 --- 게이트제어회로,

15 --- 단락검출회로, 16 --- 입력금지회로,

12A --- 에지펄스회로,

14A --- 배타적 논리합 부정회로(EXNOR),

14B, 15A --- 필터회로, 14C --- 논리합 부정회로(NOR),

15B --- 파워온 리세트회로, 16A --- 논리곱 부정회로(NAND),

CP1, CP2, CP3, CP4 --- 비교기(comp),

D1, D2, D3, D4, D5 --- 다이오드, TR1, TR2 --- MOS 트랜지스터,

R1∼R14 --- 저항, RH1∼RH7 --- 래치회로,

V1 --- 전원전압, C1 --- 부트스트랩용 캐패시터.

상기 목적을 달성하기 위해 본 발명에 따른 제1의 전력변환장치는, 전력장치의 단락상태를 검출하는 검출회로와, 상기 검출회로가 단락상태를 검출한 후, 상기 전력장치를 소정기간 동작정지상태로 하고, 상기 소정기간 경과후에 상기 전력장치를 동작가능상태로 하는 제어회로 및, 상기 검출회로가 단락상태를 검출한 때로부터의 시간을 계측함으로써 상기 소정기간을 정의하는 기간생성회로를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위해 본 발명에 따른 제2의 전력변환장치는, 전력장치를 동작정지상태 혹은 동작가능상태의 어느 하나로 제어하는 제어회로와, 상기 전력장치의 단락상태를 검출하고, 그 검출결과에 따라 상기 전력장치를 동작정지상태 혹은 동작가능상태의 어느 하나로 설정하는 신호를 상기 제어회로로 출력하는 검출회로 및, 상기 검출회로가 단락상태를 검출한 후, 상기 전력장치를 동작정지상태로 하는 소정기간을 정의하는 기간생성회로를 구비하는 것을 특징으로 한다.

(발명의 실시형태)

이하, 도면을 참조하여 본 발명의 실시형태에 대해 설명한다.

도 1은 본 발명의 실시형태의 전력변환장치의 구성을 나타낸 회로도이다.

이 전력변환장치는, IGBT(11), 에지펄스 발생회로(12), 부트스트랩회로(13), 게이트제어회로(14), 단락검출회로(15) 및 입력금지회로(16)를 갖추고, 도 1에 나타낸 바와 같이 구성되어 있다.

상기 에지펄스 발생회로(12)는, 에지펄스회로(12A), 비교기(comp; CP1), 다이오드(D1, D2), MOS 트랜지스터(TR1, TR2), 저항(R1∼R4), 전원전압(V1)으로 구성되고, 입력신호(IN)를 수취하여 에지펄스를 출력한다.

상기 부트스트랩회로(13)는 부트스트랩용 캐패시터(C1), 비교기(CP2, CP3), 저항(R5∼R10) 및 다이오드(D3, D4, D5)로 구성되어 있다. 이 부트스트랩회로(13)는 생성한 고전압을 게이트제어회로(14)로 출력한다.

상기 게이트제어회로(14)는, 배타적 논리합 부정회로(EXNOR; 14A), 필터회로(14B) 및 논리합 부정회로(NOR; 14C)로 구성되어 있다. 이 게이트제어회로(14)는 IGBT(11)의 게이트에 동작을 제어하는 게이트전압을 공급한다.

상기 단락검출회로(15)는 비교기(CP4), 필터회로(15A), 래치회로(RH1), 파워온 리세트회로(15B) 및 저항(R11∼R14)으로 구성되어 있다. 이 단락검출회로(15)는 IGBT(11)의 감지용의 에미터단자의 전압을 비교기(CP4)를 이용하여 검출한다.이 에미터단자의 전압이 소정전압 이상일 때에, 비교기(CP4)의 출력은 필터회로(15A)를 매개해서 래치회로(RH1)의 C단자로 입력된다. 래치회로(RH1)는 IGBT(11)를 오프(OFF)하기 위한 신호를 논리합 부정회로(NOR; 14C)의 입력단자로 출력한다.

상기 입력금지회로(16)는 논리곱 부정회로(NAND; 16A) 및 직렬로 접속된 6개의 래치회로(RH2∼RH7)로 구성되어 있다. 이 입력금지회로(16)는 단락검출회로(15)가 IGBT(11)의 단락상태를 검출한 경우에, IGBT(11)를 오프하는 소정기간을 설정한다. 즉, IGBT(11)의 게이트로의 동작전압입력을 금지하는 입력금지기간을 설정한다. 더욱이, 입력금지회로(16)는 전원상승후 등에 노이즈나 외란(外亂) 등을 배제하기 위한 불감시간(不感時間)을 설정한다.

이와 같이 구성된 전력변환장치는 다음과 같이 동작한다.

전원상승후, 노이즈나 외란 등을 배제하기 위한 불감시간이 입력금지회로(16)에 의해 설정된다. 이 불감시간을 경과하여 에지펄스 발생회로(12)와 부트스트랩회로(13)에 의해 고전압이 생성되고, 이 고전압이 소정전압보다 높아진 때, 게이트제어회로(14)로 신호전압이 출력된다. 신호전압을 수취한 게이트제어회로(14)로부터, IGBT(11)의 동작을 제어하는 게이트전압이 IGBT(11)의 게이트로 출력된다.

상기 IGBT(11)의 동작시에 있어서는, 단락검출회로(15)에 의해 IGBT(11)의 감지용 에미터를 흐르는 전류를 검출한다. 이 단락검출회로(15)에 의한 검출에 의해, IGBT가 단락상태에 있음이 검출된 때, 즉 비교기(CP4)에 의해 에미터의 전압이소정전압보다 높음이 확인된 때, 필터회로(15A)를 매개해서 래치회로(RH1)로 신호전압이 출력된다.

상기 래치회로(RH1)는 상기 신호전압을 수취하여 게이트제어회로(14)의 NOR회로(14C)로 IGBT(11)를 오프하기 위한 신호를 출력한다. 이에 따라, 게이트제어회로(14)에 의해 IGBT(11)가 오프된다.

상기 IGBT(11)를 오프하기 위한 신호를 출력함과 동시에, 래치회로(RH1)는 입력금지기간을 스타트하기 위한 신호를 입력금지회로(16)의 논리곱 부정회로(NAND; 16A)의 입력단자로 출력한다. 이에 따라, 인버터 제어회로로부터의 입력펄스를 마스터(master)로 하는 래치회로(RH2∼RH7)로 이루어진 카운터를 스타트한다. 그리고, IGBT(11)를 보호가능한 시간까지 입력펄스를 분주(分周)하고, 이 분주로 얻은 시간을 입력금지기간으로 하여 IGBT(11)를 보호한다.

그 후, 입력금지회로(16)에 의한 분주카운터의 최종단[래치회로(RH7)]이 액티브(active)로 된 시점에서, 래치회로(RH1) 및 래치회로(RH2∼RH7)로 이루어진 분주카운터를 리세트함으로써, 게이트제어회로(14)로의 IGBT(11)를 오프하기 위한 신호전압의 출력을 정지하고, 입력금지기간의 해제를 행한다.

예컨대, PWM주파수가 3kHz인 경우, 입력금지회로(16)에서는 6분주로 21ms가 얻어진다. 이와 관련하여 말하면, IGBT(11)는 15ms의 입력금지기간에 의해 보호가능하다. 그래서, 입력금지회로(16)를 이용하면, 입력금지기간의 종료, 즉 보호해제는 21ms후에 행해지고, 그 이후 마이콤 등의 제어회로로부터의 PWM신호를 다시 접수하도록 한다. 이에 따라, 시스템이 정상인 경우는, 정규의 인버터 제어상태로복귀한다.

한편, 하드웨어적으로 하이사이드가 접지전위로 단락되어 있는 경우에는, 재차 단락상태의 검출에 의한 대전류가 흐르고, 단락검출회로(15)에 의해 오프래치가 동작하여 IGBT(11)는 일정기간 오프된다. 이 반복으로 되어, IGBT(11)로부터 출력되는 모터제어전류가 이상으로 된 결과, 위치검출불량 등에 의해 시스템이 정지된다. 그러나, IGBT(11)가 파괴되는 일은 없어 IGBT(11)를 완전히 보호할 수 있다.

이상 설명한 바와 같이 이 실시형태에서는, IGBT가 단락상태에 있음이 검출된 때, 소정기간만큼 IGBT를 정지시킨 후, 동작가능한 상태로 되돌림으로써, IGBT의 파괴를 방지할 수 있는 동시에, 인버터 시스템을 정상적으로 동작시킬 수 있다.

이상 설명한 바와 같이 본 발명에 의하면, 인버터 시스템을 정지시키는 일없이 전력장치의 파괴를 방지할 수 있는 전력변환장치를 제공하는 것이 가능하다.

Claims

전력장치의 단락상태를 검출하는 검출회로와,

상기 검출회로가 단락상태를 검출한 후, 상기 전력장치를 소정기간 동작정지상태로 하고, 상기 소정기간 경과후에 상기 전력장치를 동작가능상태로 하는 제어회로 및,

상기 검출회로가 단락상태를 검출한 때로부터의 시간을 계측함으로써 상기 소정기간을 정의하는 기간생성회로를 구비하는 것을 특징으로 하는 전력변환장치.
전력장치를 동작정지상태 혹은 동작가능상태의 어느 하나로 제어하는 제어회로와,

상기 전력장치의 단락상태를 검출하고, 그 검출결과에 따라 상기 전력장치를 동작정지상태 혹은 동작가능상태의 어느 하나로 설정하는 신호를 상기 제어회로로 출력하는 검출회로 및,

상기 검출회로가 단락상태를 검출한 후, 상기 전력장치를 동작정지상태로 하는 소정기간을 정의하는 기간생성회로를 구비하는 것을 특징으로 하는 전력변환장치.
제2항에 있어서, 상기 검출회로는, 상기 전력장치의 단락상태를 검출한 때, 상기 전력장치를 상기 소정기간 동작정지상태로 하고, 상기 기간생성회로로부터 상기 소정기간의 종료를 전달하는 신호를 수취한 다음, 상기 전력장치를 동작가능상태로 하는 것을 특징으로 하는 전력변환장치.
제2항에 있어서, 상기 기간생성회로는, 상기 검출회로가 단락상태를 검출한 때로부터의 시간을 계측함으로써 상기 전력장치를 동작정지상태로 하는 소정기간을 정의하는 것을 특징으로 하는 전력변환장치.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 전력장치는 전력검출용의 출력단자를 갖추고, 상기 검출회로는 이 출력단자의 전압이 소정전압보다 큰 경우에 상기 전력장치가 단락상태에 있음을 검출하는 것을 특징으로 하는 전력변환장치.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 전력장치가 IGBT인 것을 특징으로 하는 전력변환장치.