KR20020084849A - 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성방법 - Google Patents

용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성방법 Download PDF

Info

Publication number
KR20020084849A
KR20020084849A KR1020010023641A KR20010023641A KR20020084849A KR 20020084849 A KR20020084849 A KR 20020084849A KR 1020010023641 A KR1020010023641 A KR 1020010023641A KR 20010023641 A KR20010023641 A KR 20010023641A KR 20020084849 A KR20020084849 A KR 20020084849A
Authority
KR
South Korea
Prior art keywords
channel
low dielectric
dielectric material
substrate
solvent
Prior art date
Application number
KR1020010023641A
Other languages
English (en)
Inventor
이홍희
김연상
Original Assignee
주식회사 미뉴타텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 미뉴타텍 filed Critical 주식회사 미뉴타텍
Priority to KR1020010023641A priority Critical patent/KR20020084849A/ko
Publication of KR20020084849A publication Critical patent/KR20020084849A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface

Abstract

본 발명은 용매 흡수성을 갖는 물질을 이용하여 기판 상에 균일하고 일정한 크기의 미세 패턴 및 미세 채널을 형성할 수 있도록 한다는 것으로, 이를 위하여 본 발명은, 저 유전 물질로 기판 상의 배선들을 매립하거나 혹은 매립 물질에 기공을 형성하는 종래 방법과는 달리, 임의의 패턴이 형성된 기판 또는 평행 기판 상에 무기물 졸이나 고분자 혹은 무기물 전구체 물질에 용매를 혼합한 저 유전 물질을 형성하고, 용매 흡수성을 갖는 물질을 이용하여 저 유전 물질에 혼합된 용매를 제거하여 미세 공간(채널)을 형성함으로써, 일차원 또는 다차원의 미세 패턴 및 미세 채널을 고 정밀하게 형성할 수 있는 것이다.

Description

용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법{METHOD FOR FORMING A MICRO-PATTERN AND MICRO-CHANNEL BY USING A MATERIAL HAVING A SOLVENT ABSORBABILITY}
본 발명은 기판 상에 미세 패턴 및 미세 채널을 형성하는 기법에 관한 것으로, 더욱 상세하게는 용매 흡수성을 갖는 물질을 이용하여 집적 회로 등의 기판 상에 미세 패턴 및 미세 채널을 형성하는데 적합한 방법에 관한 것이다.
최근 들어, 고 기능화 및 고 성능화에 대응할 수 있도록 반도체 소자의 집적도가 대폭적으로 증진되고 있는데, 이러한 반도체 소자의 고 집적화는 배선 또는 패턴의 미세화 및 인접하는 배선간의 간격 조밀화를 요구하고 있다.
한편, 반도체 소자의 고 집적화를 위해 인접하는 배선간의 간격이 조밀해 짐으로서 인접 배선간의 문제, 예를 들면 RC 지연 시간이 증가되고 크로스토크가 발생하는 등의 문제가 야기되고 있다.
따라서, 종래에는 인접 배선간의 조밀화로 인해 야기되는 문제들을 해결하기 위하여, 일 예로서 도 6에 도시된 바와 같이, 기판(602) 상에 형성된 배선(604)들을 저 유전 물질(606)로 매립하는 방법을 사용하고 있다.
그러나, 상술한 바와 같이 저 유전 물질을 이용하는 종래 방법은 유전 상수가 대략 3 - 4 정도 되는데, 이런 정도의 유전 상수로는 배선 조밀화에 따라 수반되는 문제(RC 지연 시간 증가, 크로스토크 발생)를 확실하게 해소할 수 없으며, 이로 인해 반도체 소자의 제품 성능 및 신뢰도를 저하시키는 큰 요인으로 작용하고 있다.
한편, 상술한 바와 같은 문제점을 해결하기 위하여, 최근 들어서는 배선들을 매립하는 물질에 기공을 형성하는 방법이 시도되고 있다.
예를 들어, 배선들이 형성된 기판 상에 유기물 등이 혼합된 저 유전 물질을 도포하고, 소정의 열처리 공정(예를 들면, 대략 400℃ 정도의 열처리 공정)을 통해 유기물들을 연소시켜 에어 보이드화 함으로써 기공을 형성한다.
따라서, 이러한 방법은, 일 예로서 도 7에 도시된 바와 같이, 기판(702) 상에 형성된 배선(704)들을 매립하는 물질(706) 내부에 수많은 기공들이 형성됨으로써 배선 조밀화에 따라 수반되는 문제(RC 지연 시간 증가, 크로스토크 발생)를 해결할 수 있다.
즉, 현재로서는 공기가 유전율이 가장 낮은 것으로 알려져 있는데, 상술한 종래 방법에서는 공기를 이용하여 배선 조밀화에 따라 야기되는 문제를 해결하고있다.
한편, 배선 조밀화에 따라 수반되는 문제(RC 지연 시간 증가, 크로스토크 발생)를 확실하게 해결하기 위해서는 기공들이 배선들 사이에서 균일하게 분포해야만 하고, 또한 기공들의 크기가 일정하게 유지되는 것이 매우 중요하다.
그러나, 상술한 바와 같은 종래 방법은 기공들을 배선들 사이에 균일하게 분포시키고, 또한 기공의 크기를 일정하게 유지시키는 것이 기술적으로 대단히 어렵다는 문제가 있으며, 이러한 문제들로 인해 제품의 성능 및 신뢰도가 저하될 수밖에 없는 한계점을 갖는다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 용매 흡수성을 갖는 물질을 이용하여 기판 상에 균일하고 일정한 크기의 미세 패턴 및 미세 채널을 형성할 수 있는 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 용매 흡수성을 갖는 물질을 이용하여 기판 상에 균일하고 일정한 크기를 갖는 다차원의 미세 패턴 및 미세 채널을 형성할 수 있는 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 일 형태에 따른 본 발명은, 기판 상에 목표로 하는 형상의 채널을 갖는 미세 패턴 및 미세 채널을 형성하는 방법에 있어서, 적어도 하나의 양각 부분과 음각 부분으로 된 패턴 면을 갖는 기판을 준비하는 제 1 과정; 상기 패턴 면을 매립하는 형태로 저 유전 물질을 형성하는 제 2 과정; 용매 흡수성을 갖는 흡수판을 상기 저 유전 물질에 가압 접촉한 후, 상기 기판의 하부 면이 위를 향하도록 뒤집는 제 3 과정; 상기 저 유전 물질에 혼합된 용매를 상기 흡수판으로 흡수시킴으로서, 상기 각 음각 부분의 일부에 빈 공간의 채널을 각각 형성하는 제 4 과정; 및 상기 저 유전 물질을 경화시킨 후 상기 흡수판을 제거함으로써 상기 기판 상에 적어도 하나의 상기 채널을 형성하는 제 5 과정으로 이루어진 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법을 제공한다.
상기 목적을 달성하기 위한 다른 형태에 따른 본 발명은, 기판 상에 목표로 하는 형상의 채널을 갖는 미세 패턴 및 미세 채널을 형성하는 방법에 있어서, 평탄한 형상의 기판 상에 소정 두께의 저 유전 물질을 형성하는 제 1 과정; 양각 부분과 음각 부분으로 된 패턴 면을 갖는 용매 흡수성의 흡수판을 상기 저 유전 물질에 가압 접촉시키는 제 2 과정; 상기 저 유전 물질에 혼합된 용매를 상기 흡수판의 패턴 면 표면을 따라 흡수시킴으로서, 상기 각 음각 부분 내에 상기 저 유전 물질로 둘러싸이는 빈 공간의 채널을 각각 형성하는 제 3 과정; 및 상기 저 유전 물질을 경화시킨 후 상기 흡수판을 제거함으로써 상기 기판 상에 적어도 하나의 상기 채널을 형성하는 제 4 과정으로 이루어진 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법을 제공한다.
도 1a 내지 2e는 본 발명의 일 실시 예에 따라 용매 흡수성 물질을 이용하여 미세 패턴 및 미세 채널을 형성하는 주요 과정을 도시한 공정 순서도,
도 2a 및 2b는 본 발명에 따라 용매 흡수성 물질을 이용하여 다차원의 미세 패턴 및 미세 채널을 형성한 일 예를 도시한 도면,
도 3은 본 발명에 따라 용매 흡수성 물질을 이용하여 다차원의 미세 패턴 및 미세 채널을 형성한 다른 예를 도시한 도면,
도 4a 내지 4e는 본 발명의 다른 실시 예에 따라 용매 흡수성 물질을 이용하여 미세 패턴 및 미세 채널을 형성하는 주요 과정을 도시한 공정 순서도,
도 5a 내지 5d는 본 발명의 또 다른 실시 예에 따라 용매 흡수성 물질을 이용하여 미세 패턴 및 미세 채널을 형성하는 주요 과정을 도시한 공정 순서도,
도 6은 종래 방법에 따라 고 집적회로 내에 형성된 인접 배선간의 RC 지연시간 및 크로스토크를 방지하기 위하여 기판 상에 형성된 배선들을 저 유전 물질로 매립한 경우의 예를 도시한 도면,
도 7은 종래 방법에 따라 고 집적회로 내에 형성된 인접 배선간의 RC 지연시간 및 크로스토크를 방지하기 위하여 기판 상에 형성된 배선들을 기공이 형성된 물질로 매립한 경우의 예를 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
102, 202, 208, 302, 308, 402, 502 : 기판
104, 204, 21, 304, 310, 404 : 채널 뚜껑
106, 406, 506 : 흡수판
108/1, 108/2, 206/1, 206/2, 306/1, 306/3, 406/1, 406/2, 508/1, 508/2 : 채널
504 : 채널 베이스
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예에 대하여 상세하게 설명한다.
먼저, 본 발명의 핵심 기술사상은, 저 유전 물질로 기판 상의 배선들을 매립하거나 혹은 매립 물질에 기공을 형성하는 전술한 종래 방법과는 달리, 임의의 패턴이 형성된 기판 또는 평행 기판 상에 무기물 졸(sol)이나 고분자 혹은 무기물 전구체(precursor) 물질에 용매를 혼합한 저 유전 물질을 형성하고, 용매 흡수성을 갖는 물질(예를 들면, PDMS(polydimethylsiloxane) 주형, SiO2등과 같은 무기물 주형 등)을 이용하여 저 유전 물질에 혼합된 용매를 제거하여 미세 공간을 형성함으로써 일차원 또는 다차원의 미세 패턴 및 미세 채널을 형성한다는 것으로, 이러한 기술적 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
[실시 예1]
도 1a 내지 2e는 본 발명의 일 실시 예에 따라 용매 흡수성 물질을 이용하여 미세 패턴 및 미세 채널을 형성하는 주요 과정을 도시한 공정 순서도이다.
도 1a를 참조하면, 식각 마스크를 이용하는 식각 공정 등을 통해 기판(102), 예를 들면 실리콘 기판 상에 임의의 패턴(양각 부분과 음각 부분을 갖는 패턴)을 형성하고, 무기물 졸(sol)이나 고분자 혹은 무기물 전구체(precursor) 물질에 용매를 혼합한 저 유전 물질, 예를 들면 10 -30wt%의 농도로 톨루엔에 녹여 만든 저 유전 물질(low dielectric material) 전구체 용액을 대략 3000rpm의 속도로 10 -20초 동안 스핀 코딩함으로써, 일 예로서 도 1b에 도시된 바와 같이, 기판(102) 상의 패턴이 완전히 매립되는 형태로 저 유전 물질(104')을 형성한다.
다음에, 용매 흡수성을 갖는 흡수판(106)을 그 접촉면이 전면적으로 균일하게 접촉하도록 하여 저 유전 물질(104')의 상부에 소정의 압력을 가하면서 접촉시킨 후, 일 예로서 도 1c에 도시된 바와 같이, 기판을 뒤집어 놓는다.
이때, 저 유전 물질(104')에 혼합된 용매가 흡수판(106)으로 흡수되며, 여기에서 기판을 뒤집어 놓는 것은 중력의 힘을 이용하여 채널 뚜껑의 형성을 보다 촉진시키기 위해서이고, 용매 흡수성을 갖는 흡수판(106)으로는 PDMS 주형, SiO2등과 같은 무기물 주형 등이 사용될 수 있다.
따라서, 흡수판(106)을 가압 접촉시켜 뒤집어 놓은 상태에서 시간이 지남에 따라 저 유전 물질(104')에 혼합되어 있던 용매가 흡수판(106)으로 흡수되면, 저 유전 물질(104')의 부피가 감소하게 되면서 중력의 힘에 의해 저 유전 물질(104')이 흡수판(106) 쪽으로 내려가게 됨으로써, 일 예로서 도 1d에 도시된 바와 같이, 기판 패턴 면의 음각 부분에 채널(108/1, 108/2)이 형성된다. 이때, 혼합된 용매가 빠져나간 저 유전 물질은 채널 뚜껑(104)으로서 기능하게 된다.
다음에, 상술한 바와 같은 과정을 통해 저 유전 물질이 채널 뚜껑(104)으로 기능하는 채널(108/1, 108/2)이 기판(102) 상에 형성된 상태에서 소정의 열처리 공정, 예를 들면 대략 180℃의 온도 조건에서 대략 1시간 동안 열처리를 수행하면, 저 유전 물질로 된 채널 뚜껑(104)이 고형화된다.
이어서, 채널 뚜껑(104)으로부터 흡수판(106)을 떼어낸 후 비교적 고온의 온도(예를 들면, 300 - 350℃)에서 열처리를 수행하여 채널 뚜껑(104)을 더욱 단단하게 고형화 시킴으로써, 일 예로서 도 1e에 도시된 바와 같이, 일차원의 미세 패턴 및 미세 채널의 제조를 완성한다.
또한, 본 실시 예에 따른 제조 방법은 저 유전 물질에 혼합되는 용매의 양을 조절하거나 혹은 흡수판으로의 용매 흡수 시간을 조절함으로써, 기판 상에 형성되는 채널의 크기를 조절할 수 있다.
따라서, 본 실시 예에 따르면, 기판 상에 미세 패턴 및 미세 채널을 간단하고 손쉽게 형성할 수 있으며, 이와 같이 형성되는 미세 패턴 및 미세 채널은 반도체 소자, 광통신에서의 광 도파관, 기타 용도의 광 크리스탈, 바이오 칩, 멤스(MEMS) 등의 제조에 효과적으로 응용될 수 있다.
한편, 본 실시 예에서는 상술한 바와 같은 일련의 과정을 통해 일차원의 미세 패턴 및 미세 채널을 형성하였으나, 이러한 일련의 과정을 반복 수행함으로써 다차원의 미세 패턴 및 미세 채널을 형성할 수도 있다.
도 2a 및 2b는 본 발명에 따라 용매 흡수성 물질을 이용하여 다차원의 미세 패턴 및 미세 채널을 형성한 일 예를 도시한 도면이다.
도 2a를 참조하면, 본 발명의 실시 예1에 따라 제조된 일차원의 미세 패턴 및 미세 채널의 구조에서, 반도체 소자의 제조 등에 사용되는 통상의 식각 공정을 통해 채널(206/1, 206/2)이 형성되지 않은 부분의 저 유전 물질을 선택적으로 제거하여 순수한 채널 뚜껑(204)만을 남긴다.
이어서, 전술한 도 1a 내지 도 1e와 도 2a에 도시된 제조 과정을 반복 수행하여 얻은 다른 미세 패턴 및 미세 채널을 먼저 제조한 미세 패턴 및 미세 채널에적층함으로써, 다차원, 일 예로서 도 2b에 도시된 바와 같이, 하부측 기판(202)의 음각 부분에 하부측 채널(206/1, 206/2)이 형성되고, 하부측 채널(206/1, 206/2)의 채널 뚜껑(204) 상에 적층된 상부측 기판(208)의 음각 부분에 채널 뚜껑(210)을 갖는 상부측 채널(212/1, 212/2, 212/3)이 형성되는 구조로 된 2차원의 미세 패턴 및 미세 채널을 완성할 수 있다.
도 3은 본 발명에 따라 용매 흡수성 물질을 이용하여 다차원의 미세 패턴 및 미세 채널을 형성한 다른 예를 도시한 도면이다.
도 3을 참조하면, 전술한 도 1a 내지 도 1e와 도 2a에 도시된 제조 과정을 반복 수행하여 얻은 적어도 두 개의 미세 패턴 및 미세 채널을 적층함으로써, 다차원, 예를 들면 하부측 기판(302)의 음각 부분에 하부측 채널(306/1, 306/2)이 형성되고, 하부측 채널(306/1, 306/2)의 채널 뚜껑(304) 전면에 적층된 상부측 기판(308)의 음각 부분에 채널 뚜껑(310)을 갖는 상부측 채널(312)이 형성되는 구조로 된 2차원의 미세 패턴 및 미세 채널을 완성할 수 있다.
따라서, 본 실시 예에 따르면, 상술한 바와 같은 일련의 과정들을 통해 기판 상에 원하는 형태를 갖는 다차원의 미세 패턴 및 미세 채널을 쉽게 형성할 수 있다.
[실시 예2]
도 4a 내지 4e는 본 발명의 다른 실시 예에 따라 용매 흡수성 물질을 이용하여 미세 패턴 및 미세 채널을 형성하는 주요 과정을 도시한 공정 순서도이다.
본 실시 예에 따른 미세 패턴 및 미세 채널 형성 방법은, 일 예로서 도 4a및 4b에 도시된 바와 같이, 기판(402) 상에 양각 부분과 음각 부분으로 된 임의의 패턴을 형성하고, 패턴이 완전히 매립되는 형태로 저 유전 물질(404')을 형성하는 과정이, 전술한 실시 예1에서와 동일하다.
도 4c를 참조하면, 본 실시 예는, 용매 흡수성을 갖는 평탄한 형상의 흡수판을 사용하는 전술한 실시 예1과는 달리, 양각 부분과 음각 부분으로 된 임의의 패턴을 갖는 용매 흡수성의 흡수판(406)을 사용한다는 점이 다르다. 여기에서, 흡수판(406)에 형성된 패턴은 원하는 채널을 형성할 수 있도록 기판(402) 상에 형성된 패턴에 대응하는 구조를 갖는다.
따라서, 저 유전 물질(404')에 흡수판(406)을 가압 접촉시킨 후 뒤집어 놓으면, 저 유전 물질(404')에 혼합된 용매가 흡수판(406)으로 흡수되고, 중력의 힘에 의해 저 유전 물질(404')이 하부측으로 내려가게 됨으로써, 흡수판(406)의 음각 부분이 저 유전 물질로 매립되고, 그 결과 기판 패턴 면의 음각 부분에 채널(408/1, 408/2)이 형성된다. 이때, 혼합된 용매가 빠져나간 저 유전 물질은 채널 뚜껑(404)으로서 기능하게 된다.
다음에, 상술한 바와 같은 과정을 통해 저 유전 물질이 채널 뚜껑(404)으로 기능하는 채널(408/1, 408/2)이 기판(402) 상에 형성된 상태에서 소정의 열처리 공정, 예를 들면 대략 180℃의 온도 조건에서 대략 1시간 동안 열처리를 수행하면, 저 유전 물질로 된 채널 뚜껑(404)이 고형화된다.
이어서, 채널 뚜껑(404)으로부터 흡수판(406)을 떼어낸 후, 비교적 고온의 온도(예를 들면, 300 - 350℃)에서 열처리를 수행하여 채널 뚜껑(404)을 더욱 단단하게 고형화 시킴으로써, 일 예로서 도 4d에 도시된 바와 같이, 일차원의 미세 패턴 및 미세 채널의 제조를 완성한다.
또한, 본 실시 예에서는, 반도체 소자의 제조 등에 사용되는 통상의 식각 공정을 통해 채널(406/1, 406/2)이 형성되지 않은 부분의 저 유전 물질을 선택적으로 제거함으로써, 일 예로서 도 4e에 도시된 바와 같이, 순수한 채널 뚜껑(404)만이 남도록 형성할 수도 있다.
더욱이, 본 실시 예에 따른 미세 패턴 및 미세 채널 형성 방법은, 전술한 실시 예1에서와 마찬가지로, 상술한 일련의 과정들을 반복하여 제조한 n개의 기판(즉, 미세 채널들이 형성된 n개의 기판)을 순차 적층함으로써 다차원의 미세 패턴 및 미세 채널을 형성할 수 있다.
따라서, 본 실시 예에 따른 미세 패턴 및 미세 채널 형성 방법은, 전술한 실시 예1에서와 동일한 결과 및 효과를 얻을 수 있다.
[실시 예3]
도 5a 내지 5d는 본 발명의 또 다른 실시 예에 따라 용매 흡수성 물질을 이용하여 미세 패턴 및 미세 채널을 형성하는 주요 과정을 도시한 공정 순서도이다.
도 5a를 참조하면, 무기물 졸(sol)이나 고분자 혹은 무기물 전구체(precursor) 물질에 용매를 혼합한 저 유전 물질, 예를 들면 10 -30wt%의 농도로 톨루엔에 녹여 만든 저 유전 물질(low dielectric material) 전구체 용액을 대략 3000rpm의 속도로 10 -20초 동안 스핀 코딩함으로써, 일 예로서 도 5a에 도시된 바와 같이, 기판(502) 상에 저 유전 물질(504')을 형성한다.
다음에, 일 예로서 도 5b에 도시된 바와 같이, 양각 부분과 음각 부분으로 된 패턴 면을 갖는 용매 흡수성의 흡수판(506)을 그 패턴 면이 전면적으로 균일하게 접촉하도록 하여 저 유전 물질(504')의 상부에 소정의 압력을 가하면서 접촉시킨다. 여기에서, 용매 흡수성을 갖는 흡수판(406)으로는 PDMS 주형, SiO2등과 같은 무기물 주형 등이 사용될 수 있다.
이와 같이, 흡수판(506)을 저 유전 물질에 가압 접촉한 상태에서 시간이 지남에 따라 저 유전 물질(504')에 혼합되어 있던 용매가 흡수판으로 점진적으로 흡수되는데, 이때 용매의 흡수는 흡수판(506)의 패턴 면의 표면을 따라 진행된다.
그 결과, 일 예로서 도 5c에 도시된 바와 같이, 기판(502)과 흡수판(506) 사이에 게재된 저 유전 물질(504') 중 흡수판(506)의 음각 부분에 위치하는 저 유전 물질의 대략 중앙 부분이 비게 되는 채널(508/1, 508/2)이 형성되는데, 이러한 현상은 저 유전 물질(504')에 혼합되어 있던 용매가 흡수판(506)으로 흡수되면서 저 유전 물질이 부피가 줄어들기 때문이며, 이것은 시간이 경과함에 따라 점진적으로 진행된다.
다음에, 상술한 바와 같은 과정을 통해 흡수판(506)의 음각 부분에 있는 저 유전 물질에 채널(508/1, 508/2)이 형성된 상태에서 소정의 열처리 공정을 수행하면, 저 유전 물질로 된 채널(508/1, 508/2)을 갖는 채널 베이스(504)가 고형화된다.
이어서, 채널 베이스(504)로부터 흡수판(506)을 떼어낸 후 비교적 고온의 온도(예를 들면, 300 - 350℃)에서 열처리를 수행하여 채널 베이스(504)를 더욱 단단하게 고형화 시킴으로써, 일 예로서 도 5d에 도시된 바와 같이, 일차원의 미세 패턴 및 미세 채널의 제조를 완성한다.
한편, 본 실시 예에 따른 미세 패턴 및 미세 채널 형성 방법은, 전술한 실시 예1 및 실시 예2에서와 마찬가지로, 상술한 일련의 과정들을 반복하여 제조한 n개의 기판(즉, 미세 채널들이 형성된 n개의 기판)을 순차 적층함으로써 다차원의 미세 패턴 및 미세 채널을 형성할 수 있다.
따라서, 본 실시 예에 따른 미세 패턴 및 미세 채널 형성 방법은, 전술한 실시 예1 및 실시 예2에 비해, 더욱 간소화된 공정을 통해 실질적으로 동일한 결과 및 효과를 얻을 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 저 유전 물질로 기판 상의 배선들을 매립하거나 혹은 매립 물질에 기공을 형성하는 전술한 종래 방법과는 달리, 임의의 패턴이 형성된 기판 또는 평행 기판 상에 무기물 졸이나 고분자 혹은 무기물 전구체 물질에 용매를 혼합한 저 유전 물질을 형성하고, 용매 흡수성을 갖는 물질(예를 들면, PDMS 주형, SiO2등과 같은 무기물 주형 등)을 이용하여 저 유전 물질에 혼합된 용매를 제거하여 미세 공간(채널)을 형성함으로써, 일차원 또는 다차원의 미세 패턴 및 미세 채널을 고 정밀하게 형성할 수 있다.

Claims (16)

  1. 기판 상에 목표로 하는 형상의 채널을 갖는 미세 패턴 및 미세 채널을 형성하는 방법에 있어서,
    적어도 하나의 양각 부분과 음각 부분으로 된 패턴 면을 갖는 기판을 준비하는 제 1 과정;
    상기 패턴 면을 매립하는 형태로 저 유전 물질을 형성하는 제 2 과정;
    용매 흡수성을 갖는 흡수판을 상기 저 유전 물질에 가압 접촉한 후, 상기 기판의 하부 면이 위를 향하도록 뒤집는 제 3 과정;
    상기 저 유전 물질에 혼합된 용매를 상기 흡수판으로 흡수시킴으로서, 상기 각 음각 부분의 일부에 빈 공간의 채널을 각각 형성하는 제 4 과정; 및
    상기 저 유전 물질을 경화시킨 후 상기 흡수판을 제거함으로써 상기 기판 상에 적어도 하나의 상기 채널을 형성하는 제 5 과정으로 이루어진 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  2. 제 1 항에 있어서, 상기 방법은, 상기 흡수판을 제거한 후 상기 경화 온도 보다 적어도 높은 온도에서 상기 기판을 열처리하는 과정을 더 포함하는 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  3. 제 1 항에 있어서, 상기 방법은:
    상기 제 1 과정 내지 제 5 과정을 n번 반복 수행하여 n개의 채널 형성 기판을 제조하는 과정; 및
    상기 완성된 n개의 채널 형성 기판을 순차 적층하여 n차원의 채널 형성 기판을 완성하는 과정을 더 포함하는 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  4. 제 3 항에 있어서, 상기 방법은, 상기 각 채널 형성 기판 내 각 채널의 뚜껑 기능을 하는 영역 이외의 저 유전 물질을 제거한 후 상기 순차 적층 과정을 수행하는 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 저 유전 물질은, 무기물 졸이나 고분자 혹은 무기물 전구체에 일정량의 용매를 녹인 물질인 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 흡수판은, 양각 부분과 음각 부분으로 된 임의의 패턴 면을 갖는 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 흡수판은, 고분자 주형인 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  8. 제 7 항에 있어서, 상기 고분자 주형은, PDMS 주형인 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 흡수판은, 무기물 주형인 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  10. 기판 상에 목표로 하는 형상의 채널을 갖는 미세 패턴 및 미세 채널을 형성하는 방법에 있어서,
    평탄한 형상의 기판 상에 소정 두께의 저 유전 물질을 형성하는 제 1 과정;
    양각 부분과 음각 부분으로 된 패턴 면을 갖는 용매 흡수성의 흡수판을 상기 저 유전 물질에 가압 접촉시키는 제 2 과정;
    상기 저 유전 물질에 혼합된 용매를 상기 흡수판의 패턴 면 표면을 따라 흡수시킴으로서, 상기 각 음각 부분 내에 상기 저 유전 물질로 둘러싸이는 빈 공간의 채널을 각각 형성하는 제 3 과정; 및
    상기 저 유전 물질을 경화시킨 후 상기 흡수판을 제거함으로써 상기 기판 상에 적어도 하나의 상기 채널을 형성하는 제 4 과정으로 이루어진 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  11. 제 10 항에 있어서, 상기 방법은, 상기 흡수판을 제거한 후 상기 경화 온도 보다 적어도 높은 온도에서 상기 기판을 열처리하는 과정을 더 포함하는 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  12. 제 10 항에 있어서, 상기 방법은:
    상기 제 1 과정 내지 제 4 과정을 n번 반복 수행하여 n개의 채널 형성 기판을 제조하는 과정; 및
    상기 완성된 n개의 채널 형성 기판을 순차 적층하여 n차원의 채널 형성 기판을 완성하는 과정을 더 포함하는 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  13. 제 10 항, 제 11 항 또는 제 12 항에 있어서, 상기 저 유전 물질은, 무기물 졸이나 고분자 혹은 무기물 전구체에 일정량의 용매를 녹인 물질인 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  14. 제 10 항, 제 11 항 또는 제 12 항에 있어서, 상기 흡수판은, 고분자 주형인 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  15. 제 14 항에 있어서, 상기 고분자 주형은, PDMS 주형인 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
  16. 제 10 항, 제 11 항 또는 제 12 항에 있어서, 상기 흡수판은, 무기물 주형인 것을 특징으로 하는 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성 방법.
KR1020010023641A 2001-05-02 2001-05-02 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성방법 KR20020084849A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010023641A KR20020084849A (ko) 2001-05-02 2001-05-02 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010023641A KR20020084849A (ko) 2001-05-02 2001-05-02 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성방법

Publications (1)

Publication Number Publication Date
KR20020084849A true KR20020084849A (ko) 2002-11-13

Family

ID=27703257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010023641A KR20020084849A (ko) 2001-05-02 2001-05-02 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성방법

Country Status (1)

Country Link
KR (1) KR20020084849A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0580530A (ja) * 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
KR20000067791A (ko) * 1999-04-21 2000-11-25 이홍희 압축 성형 기법을 이용한 미세 패턴 형성 방법
KR20010030001A (ko) * 1999-07-28 2001-04-16 루센트 테크놀러지스 인크 디바이스제조를 위한 리소그래피 공정
KR20020073329A (ko) * 1999-09-14 2002-09-23 매사츄세츠 인스티튜트 오브 테크놀러지 액체 엠보싱에 의해 정밀하게 형성되는 장치의 제조

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0580530A (ja) * 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
KR20000067791A (ko) * 1999-04-21 2000-11-25 이홍희 압축 성형 기법을 이용한 미세 패턴 형성 방법
KR20010030001A (ko) * 1999-07-28 2001-04-16 루센트 테크놀러지스 인크 디바이스제조를 위한 리소그래피 공정
KR20020073329A (ko) * 1999-09-14 2002-09-23 매사츄세츠 인스티튜트 오브 테크놀러지 액체 엠보싱에 의해 정밀하게 형성되는 장치의 제조

Similar Documents

Publication Publication Date Title
US8771929B2 (en) Tone inversion of self-assembled self-aligned structures
JP4336343B2 (ja) ソフトモールドの製造方法
WO2014156782A1 (ja) 中空構造体の製造方法
JP2009010375A (ja) 自己集合ナノ構造をパターン化する方法及び多孔性誘電体層を形成する方法（自己集合ナノ構造をパターン化しそして多孔性誘電体を形成する方法）
KR20150064264A (ko) 나노 스케일 형상 구조 및 형성 방법
JP2009004535A (ja) パターン形成方法
KR100407602B1 (ko) 디웨팅 현상을 이용한 미세 패턴 형성 방법
US20100051172A1 (en) Method for manufacturing ceramic green sheet and method for manufacturing multilayer ceramic circuit board
US6750073B2 (en) Method for forming a mask pattern
KR20020084849A (ko) 용매 흡수성 물질을 이용한 미세 패턴 및 미세 채널 형성방법
KR100601474B1 (ko) 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법
US9955584B2 (en) Stamp for printed circuit process and method of fabricating the same and printed circuit process
KR20010093616A (ko) 모세관 효과를 이용한 미세 패턴 형성 방법
KR20150063650A (ko) 배선들 사이에 에어갭을 형성하는 방법 및 이에 의한 배선 구조
US9368444B2 (en) Self-aligned nano-structures
KR100355964B1 (ko) 반도체 소자용 미세 패턴 형성 방법
JP2011159904A (ja) パターン形成方法および含浸装置
KR20090065896A (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법
KR101604912B1 (ko) 나노 금속 라인 생성 방법
JP4786867B2 (ja) 毛管力を用いて基板上に微細パターンを形成する方法
TW200404340A (en) Use of sacrificial layers in the manufactures of high performance systems on tailored substrates
KR100997988B1 (ko) 세라믹 그린시트의 회로 패턴 형성 방법 및 세라믹 기판의 제조 방법
CN111620297B (zh) 一种深腔刻蚀方法
KR100684501B1 (ko) 멤스기술을 이용한 반도체 소자 제조설비의 플럭스공급툴용플럭스공급핀의 제조방법 및 그 플럭스공급핀
JPS6184024A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application