KR20020077451A - 전자 회로 장치 - Google Patents

전자 회로 장치 Download PDF

Info

Publication number
KR20020077451A
KR20020077451A KR1020027010542A KR20027010542A KR20020077451A KR 20020077451 A KR20020077451 A KR 20020077451A KR 1020027010542 A KR1020027010542 A KR 1020027010542A KR 20027010542 A KR20027010542 A KR 20027010542A KR 20020077451 A KR20020077451 A KR 20020077451A
Authority
KR
South Korea
Prior art keywords
resin
circuit board
electronic
electronic component
circuit device
Prior art date
Application number
KR1020027010542A
Other languages
English (en)
Inventor
이토요시노리
오시모구니오
오자키히로시
이마이미키토
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020077451A publication Critical patent/KR20020077451A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 전자 부품을 실장한 회로 기판을 수지로 봉입할 때에, 수지의 열이나 압력이 실장된 전자 부품에 작용하는 것을 방지하는 전자 회로 장치에 관한 것이다. 전자 부품(11)이나 IC(12)가 실장된 회로 기판(10)을 열 수축 필름(16)으로 이루어지는 슬리브 내에 수납하고, 열 수축하여 중간 포장을 한 후에 그 전체를 수지(17)로 몰드하여 회로 기판(10)의 봉입을 하도록 한 것이다.

Description

전자 회로 장치{Electronic circuit device}
전자 회로 장치는 절연 재료로 이루어지는 기판의 표면에 접합된 구리박을 에칭하여 이루어지는 배선 패턴을 형성해 두고, 이렇게 배선 패턴이 형성된 회로 기판 상에 전자 부품을 실장하여, 상기 전자 부품의 전극을 배선 패턴에 의해 서로 접속함으로써 소정의 회로를 형성하도록 하고 있다. 이러한 전자 회로 장치는 그대로의 상태로 캐비넷 내에 수납되어 사용된다.
그런데 이러한 전자 부품을 실장한 회로 기판을 전자 부품이 노출된 상태에서 사용하지 않고, 이러한 전자 회로 장치를 수지로 봉입하여 사용하는 경우가 있다. 수지로 봉입함으로써, 내압이 향상하고, 산화가 방지되며, 나아가서는 물방울이나 수증기의 영향을 받는 일이 없다. 따라서 사용되는 환경 조건에 따라서는 수지로 봉입하여 사용하는 것이 필요한 경우가 있다. 또한 이렇게 수지로 봉입하면, 전자 회로 장치의 소형화에 기여한다.
상술한 바와 같이 전자 기기 제조에 있어서의 소형화 수법으로서, 전자 부품을 실장한 회로 기판을 수지 등으로 인서트 성형하여 봉입하는 경우가 있다. 이러한 수지에 의한 봉입을 행할 경우에는 금형의 캐비티 내에 상기 전자 회로 장치를 배치하여, 이 캐비티 내에 용융 수지를 주입한다. 따라서, 회로 기판 상의 전자 부품이 직접 용융 수지에 접촉하기 때문에, 용융 수지의 온도에 견딜 수 없거나, 또는 전자 부품의 전극을 회로 기판의 접속용 랜드와 접속하고 있는 땜납이 용융 수지의 열에 의해 녹아 부품이 움직여버리는 문제가 있다.
나아가서는 또한 이러한 성형 시에, 금형의 캐비티 내에 주입되는 수지의 압력은 평방 cm당 수백 Kg에 이르는 경우가 있고, 이 때문에 전자 부품 그 자체가 그 압력에 견딜 수 없게 되어, 본래의 특성을 발휘할 수 없게 되는 사태도 생긴다.
본 발명은 이러한 문제점에 비추어 이루어진 것으로, 특히 봉입을 위한 몰드 시에 회로 기판 상의 전자 부품이 용융 수지의 열이나 용융 수지의 압력에 의해 악영향을 받는 것을 회피하고, 이에 의해 수지로 봉입된 전자 회로 장치의 품질 상의 문제를 해소하도록 한 전자 회로 장치를 제공하는 것을 목적으로 한다.
본 발명은 전자 회로 장치에 관한 것이며, 특히 회로 기판 상에 전자 부품을 실장하여 수지로 봉입하도록 한 전자 회로 장치에 관한 것이다.
도 1a 내지 도 1d는 제 1 실시예의 전자 회로 장치의 수지에 의한 봉입의 동작을 도시하는 주요부 사시도.
도 2a 내지 도 2d는 도 1a 내지 도 1d와 동일한 주요부 종단면도.
도 3a 내지 도 3c는 제 2 실시예의 수지에 의한 봉입의 동작을 도시하는 주요부 종단면도.
도 4a 내지 도 4b는 제 3 실시예의 수지에 의한 봉입의 동작을 도시하는 주요부 종단면도.
도 5a 내지 도 5c는 제 4 실시예의 수지에 의한 봉입의 동작을 도시하는 사시도 및 종단면도.
본원의 주요 발명은 회로 기판 상에 전자 부품을 실장하여 수지로 봉입하도록 한 전자 회로 장치에 있어서, 상기 전자 부품을 실장한 회로 기판이 중간 포장체에 의해 포장된 상태에서 수지로 봉입되는 것을 특징으로 하는 전자 회로 장치에 관한 것이다.
여기서 상기 중간 포장체가 열 수축 필름 또는 상기 회로 기판을 수납하는 케이스로 구성되는 것이 적합하다. 또한 상기 중간 포장체가 상기 회로 기판의 일부를 포장한 상태에서 수지로 봉입할 수 있고, 이에 의해서 일부 부품이 직접 수지에 의해 봉지된다. 또한 상기 중간 포장체에 개구가 형성되어 있으며, 상기 개구와 대응하는 부위에 마운트되어 있는 전자 부품이 상기 중간 포장체를 통하지 않고 직접 수지로 봉지되도록 하여도 된다.
또한 여기서 사용되는 열 수축 필름으로서는 폴리에틸렌이나 가교 처리한 폴리에틸렌이 적합하게 사용된다. 또한, 봉입하기 위한 수지로서는 폴리스티렌, 폴리카보네이트, 액체형 에폭시 수지 등의 각종 열 가소성 수지 또는 열 경화성 수지가 널리 이용 가능하다.
본원에 포함되는 발명의 바람직한 양태는 전자 기기에 사용되는 전자 부품을 수지 등으로 인서트 성형하여 봉입할 때에, 전자 부품이나 전자 부품을 실장한 실장 완료 회로 기판을 열 수축 튜브 등의 중간 포장체로 덮도록 하고, 열 수축 후에 수지의 인서트 성형에 의한 몰드를 행하며, 이에 의해 전자 부품이 실장된 회로 기판을 수지로 봉입하도록 한 것이다.
이러한 양태에 의하면, 전자 부품의 내열 온도가 봉입하는 수지의 용융 온도보다도 낮은 경우라도, 중간 포장체에 의해 수지에 전자 부품이 직접 접촉하는 일이 없어지고, 이에 의해서 사용할 수 있는 전자 부품의 범위가 확대된다. 또한 전자 부품을 접속하기 위해 사용되고 있는 땜납의 용융 온도가 봉입 수지의 용융 온도보다도 낮은 경우라도, 중간 포장체에 의해 전자 부품이 수지에 직접 접촉하지 않게 되기 때문에, 낮은 융점의 땜납을 선택할 수 있게 되며, 이에 의해서 땜납의 선택 가능성이 확대된다.
또한 이러한 수지의 봉입을 위해 수지를 주입할 때에 압력이 인가되지만, 전자 부품을 실장한 전자 회로 기판이 중간 포장체에 의해 포장된 상태로 몰드가 행하여지기 때문에, 전자 부품에 수지의 압력이 직접 가해지는 경우에 비하여 인가 압력이 저감되고, 이에 의해 내압이 낮은 부품이라도 사용할 수 있게 된다. 또한 수지 주입 시의 압력에 의해 전자 부품이 파괴되는 사고가 적어지거나, 또는 수지의 압력에 의해 전자 부품이 본래의 기능을 발휘하지 않게 될 가능성이 적어진다.
또한 수지로 봉입할 경우에 있어서, 전자 부품과 중간 포장체 사이에 공간이 생기기 때문에, 수지의 사용량이 저감되어 비용이 저렴해진다. 또한 전자 부품과 중간 포장체 사이에 공간이 존재하기 때문에, 수지 재료의 사용량이 적어져 전자 회로 장치의 중량이 작아진다.
또한 전자 회로 장치에 씌우는 중간 포장체의 범위를 선택함으로써 다음과 같은 효과가 얻어진다. 즉, 반도체 메모리와 같이 온도나 압력에 강한 부품에 대해서는 중간 포장체가 씌워지지 않는 에리어에 배치함으로써, 그 에리어의 전자 부품을 수지에 의해 직접 봉지할 수 있다. 이러한 구조는 반도체 메모리의 내용을 판독하거나 해킹하려고 하여도, 이들을 용이하게 행할 수 없어, 세큐리티 면에서 효과가 얻어진다.
또한 전자 부품을 실장한 회로 기판을 중간 포장체에 의해 포장한 상태에서 더욱이 수지에 의해 몰드하여 봉입하도록 한 구조에 의하면, 중간 포장체에 의해 수지와 전자 부품이 밀착하는 것이 방지되며, 이 때문에 전자 회로 장치 전체의 굴곡 강도가 증대한다. 이러한 굴곡 강도의 증대는 전자 회로 장치의 신뢰성 향상으로 이어진다.
도 1a 내지 도 1d 및 도 2a 내지 도 2d는 본 발명의 제 1 실시예의 전자 회로 장치의 수지에 의한 봉입의 프로세스를 순서대로 도시한 것이다. 도 1a 및 도 2a에 도시하는 바와 같이, 여기서는 에폭시 수지 또는 세라믹 등의 절연 재료로 이루어지는 회로 기판(10)이 사용된다. 이러한 회로 기판(10) 상에는 접합된 구리박을 에칭하여 이루어지는 배선 패턴이 형성되며, 이러한 배선 패턴에 의해 그 위에 실장된 전자 부품(11)의 전극을 서로 접속하고, 이에 의해 소정의 전자 회로를 형성하도록 하고 있다. 회로 기판(10) 상에는 전자 부품(11)과 함께 필요에 따라서 IC(12)가 실장된다.
이러한 회로 기판(10)의 수지에 의한 봉입의 경우에는 이에 앞서 폴리에틸렌필름 등의 열 수축 필름(16)이 사용되며, 이러한 열 수축 필름(16)에 의해 회로 기판(10)을 포장하도록 하고 있다. 열 수축 필름(16)은 도 1b 도 및 도 2b에 도시하는 바와 같이 통 형상을 이루며, 회로 기판(10)을 여유를 갖고 수납할 수 있는 크기로 되어 있다.
이러한 열 수축 필름(16)으로 이루어지는 슬리브 내에 도 1c 및 도 2c에 도시하는 바와 같이, 상기 전자 부품(11)이나 IC(12)를 실장한 회로 기판(10)을 수납하여 열 수축에 의한 시링크(shrink) 포장을 하여, 중간 포장을 한다. 그리고 이렇게 열 수축 필름(16)에 의해 중간 포장된 회로 기판(10)을 몰드용 금형의 캐비티 내에 배치하여, 이 형태에서 폴리스티렌, 폴리카보네이트, 액체형 에폭시 수지 등의 봉입 수지(17)를 캐비티 속에 주입하여 회로 기판(10)을 몰드 성형한다. 도 1d 및 도 2d는 이러한 몰드를 행하여 봉입 수지(17)에 의해 봉입된 상태를 도시하고 있다.
이와 같은 본 실시예에 있어서는 부품(11, 12)을 실장한 회로 기판(10)을 내열성 열 수축 필름(16)으로 이루어지는 튜브에 수납하여, 이 튜브를 열 수축시켜 중간 포장을 하도록 하고 있다. 또한 이 때에 필요에 따라서 열 수축 튜브(16)를 씌우는 부위를 정하고, 이것들을 커버할 수 있는 길이로 열 수축 튜브를 절단하여, 위치 맞춤을 행하고 나서 이 작업을 하는 것이 적합하다.
이와 같은 열 수축 필름(16)에 의해 중간 포장한 회로 기판(10)을 금형 캐비티 내에 넣어 수지를 성형하고, 이에 의해 봉입 수지(17)에 의해 봉입하고 있다.
이러한 구조에 의하면, 전자 부품(11, 12)의 내열 온도가 수지(17)의 용융온도보다도 낮은 경우라도, 열 수축 튜브(16)에 의해 원 쿠션하는 것에 의해, 전자 부품(11, 12)이 용융 수지와 직접 접촉하지 않고, 이에 의해 전자 부품(11, 12)의 사용 범위가 확대된다. 또한 전자 부품(11, 12)의 전극의 접속을 위해 사용되고 있는 땜납의 용융 온도가 봉입 수지(17)의 용융 온도보다도 낮은 경우라도, 열 수축 튜브(16)에 의해 수지가 전자 부품(11, 12)에 직접 접촉하지 않고, 이에 의해 낮은 융점의 땜납을 선택하여 사용할 수 있는 가능성이 확대된다.
또한 수지(17)의 주입 압력에 의해 전자 부품(11, 12)이 파괴할 우려나 수지의 압력에 의해 부품(11, 12)이 본래의 기능을 손상시킬 가능성이 있는 경우라도, 열 수축 튜브(16)에 의해 부품(11, 12)이 수지에 직접 접촉하지 않게 되기 때문에, 이들 부품(11, 12)에 이러한 직접 압력에 비교하여 그 압력이 저감되기 때문에, 부품(11, 12)의 선택 범위가 확대된다.
또한 회로 기판(10) 상의 부품(11, 12)과 열 수축 튜브(16) 사이에는 도 2d에 도시하는 바와 같이 약간의 공간이 존재한다. 따라서 이러한 공간에 의해 사용 재료가 저감됨과 동시에, 중량이 경감되어 경량화에 기여한다. 더구나 상술한 바와 같이 봉입 수지(17)와 전자 부품(11, 12)이 밀착하지 않기 때문에, 전자 회로 장치 전체의 굴곡 강도가 증대하는 이점이 있다.
다음에 다른 실시예를 도 3a 내지 도 3c에 의해 설명한다. 이 실시예는 전자 부품(11, 12)을 실장한 회로 기판(10) 전체를 열 수축 필름(16)에 의해 포장하지 않고, 필요에 따라서 회로 기판(10)의 일부를 노출된 상태로 열 수축 필름(16)에 의해 포장하도록 한 것이다. 즉 도 3a 및 도 3b에 도시하는 바와 같이, 회로기판(10)의 좌측 단부에 있어서, 예를 들면 반도체 메모리(20)가 마운트된 부분만은 열 수축 필름(16)에 의해 시링크 포장하지 않고, 노출시켜 둔다.
그리고 이러한 상태에 있어서 전자 부품(11, 12, 20)을 실장한 회로 기판(10)을 금형 내에 배치하여 수지의 몰드를 행하며, 이로써 봉입 수지(17)에 의해 덮도록 하고 있다. 이 경우에 열 수축 필름(16)의 내측 부분에 대해서는 전자 부품(11, 12)이 봉입 수지(17)에 접촉하지 않지만, 열 수축 필름(16)을 씌우고 있지 않은 부분에 있어서는, 회로 기판(10) 상의 반도체 메모리(20) 등이 직접 수지에 의해 봉지되게 된다.
이와 같이 열 수축 필름(16)을 씌우는 범위를 선택함으로써 다음과 같은 장점이 얻어진다. 즉 반도체 메모리(2O)와 같이, 온도에도 압력에도 강한 전자 부품에 대해서는 열 수축 필름(16)이 씌어지지 않는 에리어에 배치함으로써, 이들 에리어의 전자 부품(20)은 봉입 수지(17)에 의해 일체화되며, 반도체 메모리(20)의 내용을 판독하거나 해킹하려고 하여도 용이하게 행할 수 없고, 이에 의해 세큐리티 면에서의 효과가 얻어진다.
더욱이 다른 실시예를 도 4a 내지 도 4b에 의해 설명한다. 이 실시예는 열 수축 필름(16)으로 이루어지는 슬리브의 일부에 개구(21)를 형성해 두고, 더구나 이 개구(21)를 반도체 메모리(20)와 대응시키도록 하고 있다. 따라서 이러한 상태에서 열 수축을 행하면, 회로 기판(10) 상의 다른 전자 부품(11, 12)은 열 수축 필름(16)에 의해 중간 포장되지만, 반도체 메모리(20)는 개구(21)에 의해 노출되게 된다. 따라서 이 상태에서 수지에 의한 몰드를 행하면, 반도체 메모리(20)가 직접수지에 의해 봉지되며, 그 이외의 전자 부품(11, 12)에 대해서는 열 수축 필름(16)에 의해 중간 포장된 상태에서 간접적으로 봉입 수지(17)에 의해 봉지되게 된다.
이러한 구조에 의하면, 특히 수지로 직접 봉지하고 싶은 반도체 메모리(20)가 회로 기판(10)의 단부에서가 아니라 중간 위치에 있는 경우라도, 이러한 반도체 메모리(20)만을 선택적으로 직접 수지로 봉지하는 것이 가능해진다. 이것에 의해서도 반도체 메모리(2O) 내용의 세큐리티가 지켜지게 된다.
다음에, 또다른 실시예를 도 5a 내지 도 5c에 의해 설명한다. 이 실시예는 열 수축 필름(16)의 슬리브를 사용하는 대신, 상하 한 쌍의 케이스(25, 26)를 사용하도록 하여, 이들 케이스(25, 26)를 중간 포장체로서 이용하여 회로 기판(10)을 포장하고, 그 외측으로부터 봉입 수지(17)에 의해 봉입하도록 한 것이다.
이렇게 전자 부품(11, 12)을 실장한 회로 기판(10)의 포장을 위한 중간 포장체는 반드시 열 수축 필름(16)에 한정되지 않고, 기타 각종 포장 수단이 이용 가능하다. 또한 여기서 상하 한 쌍의 케이스(25, 26)를 사용할 경우에는 예를 들면 수지제 케이스나 금속 케이스가 사용되어 적합하다. 그리고 이러한 케이스(25, 26)로 한번 회로 기판(10)을 케이싱한 후 인서트 성형하면 된다.
이러한 구조의 경우에 있어서도, 봉입 수지(17)의 몰드 시의 온도나 압력이 회로 기판(10) 상의 전자 부품(11, 12)에 작용하기 어려워지며, 이에 의해 수지 성형 시에 있어서의 온도나 압력의 영향을 저감할 수 있다. 또한 중간 케이스(25, 26) 내에 의해 많은 공간이 확보되기 때문에, 봉입 수지(17)의 사용량이 저감하여, 전체의 경량화가 도모되게 된다.
본원의 주요 발명은 회로 기판 상에 전자 부품을 실장하여 수지로 봉입하도록 한 전자 회로 장치에 있어서, 전자 부품을 실장한 회로 기판이 중간 포장체에 의해 포장된 상태에서 수지로 봉입되도록 한 것이다.
따라서 이러한 구성에 의하면, 중간 포장체에 의해 열이나 압력이 회로 기판 상의 전자 부품에 직접 작용하는 것이 억제되어, 전자 부품이나 접속용 땜납의 사용 범위가 확대된다. 또한 수지 주입 시의 압력에 의한 전자 부품의 파괴나 기능의 훼손이 방지되게 된다. 또한 중간 포장체와 전자 부품 사이에 생기는 공간에 의해 수지 재료의 사용량이 저감됨과 동시에, 중량이 적어져 경량화에 기여한다. 또한 전자 회로 장치 전체의 굴곡 강도가 증대하는 이점이 있다.

Claims (5)

  1. 회로 기판 상에 전자 부품을 실장하여 수지로 봉입하도록 한 전자 회로 장치에 있어서,
    상기 전자 부품을 실장한 회로 기판이 중간 포장체에 의해 포장된 상태에서 수지로 봉입되는 것을 특징으로 하는 전자 회로 장치.
  2. 제 1 항에 있어서, 상기 중간 포장체가 열 수축 필름인 것을 특징으로 하는 전자 회로 장치.
  3. 제 1 항에 있어서, 상기 중간 포장체가 상기 회로 기판을 수납하는 케이스인 것을 특징으로 하는 전자 회로 장치.
  4. 제 1 항에 있어서, 상기 중간 포장체가 상기 회로 기판의 일부를 포장한 상태에서 수지로 봉입되는 것을 특징으로 하는 전자 회로 장치.
  5. 제 1 항에 있어서, 상기 중간 포장체에 개구가 형성되어 있으며, 상기 개구와 대응하는 부위에 마운트되어 있는 전자 부품이 상기 중간 포장체를 통하지 않고 직접 수지로 봉지되는 것을 특징으로 하는 전자 회로 장치.
KR1020027010542A 2000-12-19 2001-12-18 전자 회로 장치 KR20020077451A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000385305A JP2002184908A (ja) 2000-12-19 2000-12-19 電子回路装置
JPJP-P-2000-00385305 2000-12-19
PCT/JP2001/011089 WO2002050900A1 (fr) 2000-12-19 2001-12-18 Dispositif a circuits electroniques

Publications (1)

Publication Number Publication Date
KR20020077451A true KR20020077451A (ko) 2002-10-11

Family

ID=18852592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027010542A KR20020077451A (ko) 2000-12-19 2001-12-18 전자 회로 장치

Country Status (4)

Country Link
US (1) US20030012005A1 (ko)
JP (1) JP2002184908A (ko)
KR (1) KR20020077451A (ko)
WO (1) WO2002050900A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004030383A1 (de) * 2004-06-23 2006-01-12 Infineon Technologies Ag Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung
US20150287660A1 (en) 2007-01-05 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip
US20090195741A1 (en) * 2006-06-30 2009-08-06 Yoshihito Hara Liquid crystal display and method for manufacturing liquid crystal display
US8421967B2 (en) * 2006-12-14 2013-04-16 Sharp Kabushiki Kaisha Liquid crystal display device and process for producing liquid crystal display device
JP4943454B2 (ja) * 2007-01-24 2012-05-30 シャープ株式会社 液晶表示装置
CN101600987B (zh) * 2007-01-31 2011-09-21 夏普株式会社 液晶显示装置
JP5184517B2 (ja) * 2007-04-13 2013-04-17 シャープ株式会社 液晶表示装置
CN101688993B (zh) * 2007-06-26 2011-09-21 夏普株式会社 液晶显示装置和液晶显示装置的制造方法
DE102007054710B3 (de) * 2007-11-16 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Halbleiterbaugruppe
DE102008058287B4 (de) * 2008-11-20 2010-09-16 Continental Automotive Gmbh Elektronisches Modul mit einem Dichtelement und Verfahren zum Herstellen des Moduls
JP5296823B2 (ja) * 2011-03-17 2013-09-25 イリソ電子工業株式会社 樹脂成形品及びその製造方法
JP6286845B2 (ja) * 2013-03-22 2018-03-07 富士通株式会社 熱電素子搭載モジュール及びその製造方法
JP2014220332A (ja) * 2013-05-07 2014-11-20 株式会社デンソー 車両用電子装置及びその製造方法
KR101846685B1 (ko) 2016-07-11 2018-05-18 현대자동차주식회사 열전모듈 패키징방법
JP7257635B2 (ja) * 2019-08-23 2023-04-14 多摩川精機株式会社 トルクセンサ用ホールｉｃの出力コネクタ構造

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6025852B2 (ja) * 1980-02-21 1985-06-20 オムロン株式会社 近接スイツチ
JPS58195481U (ja) * 1982-06-21 1983-12-26 ミツミ電機株式会社 電子装置
US4974057A (en) * 1986-10-31 1990-11-27 Texas Instruments Incorporated Semiconductor device package with circuit board and resin
US6191492B1 (en) * 1988-08-26 2001-02-20 Semiconductor Energy Laboratory Co., Ltd. Electronic device including a densified region
US5554821A (en) * 1994-07-15 1996-09-10 National Semiconductor Corporation Removable computer peripheral cards having a solid one-piece housing
JP3261922B2 (ja) * 1994-07-26 2002-03-04 株式会社村田製作所 圧電共振部品の製造方法
US5617297A (en) * 1995-09-25 1997-04-01 National Semiconductor Corporation Encapsulation filler technology for molding active electronics components such as IC cards or PCMCIA cards
JPH1187568A (ja) * 1997-09-02 1999-03-30 Fujitsu Ten Ltd 樹脂封止構造及び樹脂封止方法
US6008074A (en) * 1998-10-01 1999-12-28 Micron Technology, Inc. Method of forming a synchronous-link dynamic random access memory edge-mounted device
US6177726B1 (en) * 1999-02-11 2001-01-23 Philips Electronics North America Corporation SiO2 wire bond insulation in semiconductor assemblies

Also Published As

Publication number Publication date
US20030012005A1 (en) 2003-01-16
WO2002050900A1 (fr) 2002-06-27
JP2002184908A (ja) 2002-06-28

Similar Documents

Publication Publication Date Title
KR20020077451A (ko) 전자 회로 장치
US5319522A (en) Encapsulated product and method of manufacture
KR100804841B1 (ko) 집적 커패시터를 갖는 홀 효과 센서 어셈블리 및 그 제조 방법
US5650593A (en) Thermally enhanced chip carrier package
US5909915A (en) Resin-molded electronic circuit device
JP2001168119A (ja) 部品をカプセル材料で包む方法
US6143581A (en) Asymmetric transfer molding method and an asymmetric encapsulation made therefrom
US8101873B2 (en) Protective structure for a circuit board and method for fabricating the same
JP2002033438A (ja) 樹脂封入型回路装置
JP3295355B2 (ja) 電子部品
NO911774D0 (no) Anordning ved innkapsling av et funksjonsorgan, samt fremgangsmaate for fremstilling av samme.
US5959842A (en) Surface mount power supply package and method of manufacture thereof
JP3877340B2 (ja) 安全ヒューズ付パッケージ型固体電解コンデンサ
KR960035993A (ko) 반도체장치
US20010045297A1 (en) Molding of electrical devices with a thermally conductive and electrically insulative polymer composition
JP2006107419A (ja) メモリカード構造とその製造方法
US6525421B1 (en) Molded integrated circuit package
JP3469804B2 (ja) Ｉｃのパッケージ成形方法
KR100695864B1 (ko) 메모리 카드 구조 및 그 제조 방법
TWI751547B (zh) 電子裝置的製造方法
JP2582256Y2 (ja) 複合半導体装置
KR960019675A (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
TW490694B (en) Capacitor and manufacturer method of capacitor
JP2864995B2 (ja) 回路装置
JP2001237142A (ja) フィルムコンデンサ及び樹脂成形部品

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid