KR20020072372A - 고체 촬상 소자의 제조방법 - Google Patents
고체 촬상 소자의 제조방법 Download PDFInfo
- Publication number
- KR20020072372A KR20020072372A KR1020010012249A KR20010012249A KR20020072372A KR 20020072372 A KR20020072372 A KR 20020072372A KR 1020010012249 A KR1020010012249 A KR 1020010012249A KR 20010012249 A KR20010012249 A KR 20010012249A KR 20020072372 A KR20020072372 A KR 20020072372A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon film
- gathering
- semiconductor substrate
- impurity
- solid
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000007787 solid Substances 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 132
- 229920005591 polysilicon Polymers 0.000 claims abstract description 132
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 239000012535 impurity Substances 0.000 claims description 94
- 238000003384 imaging method Methods 0.000 claims description 37
- 230000001681 protective effect Effects 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000006104 solid solution Substances 0.000 claims description 5
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims 3
- 239000002019 doping agent Substances 0.000 abstract 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910001385 heavy metal Inorganic materials 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 230000007547 defect Effects 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000356 contaminant Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 게더링 효율을 개선할 수 있는 고체 촬상 소자의 제조방법을 개시한다. 개시된 본 발명은 제 1 면과, 제 1 면과 마주하는 제 2 면을 갖고, 제 1 면에 고체 촬상 소자가 형성되는 반도체 기판을 제공한다. 이어서, 반도체 기판의 제 2 면에 제 1 농도의 게더링용 불순물을 포함하는 폴리실리콘막을 형성한다음, 게더링용 불순물을 포함하는 폴리실리콘막을 선택된 두께만큼 산화시켜서, 상기 잔류하는 폴리실리콘막 내부로 게더링용 불순물을 밀집시킨다.
Description
본 발명은 고체 촬상 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 게더링 효율을 개선할 수 있는 고체 촬상 소자가 형성되는 기판의 처리 방법에 관한 것이다.
일반적으로, 고체 촬상 소자는 민생용, 산업용, 방송용, 군수용 등 매우 다양한 응용 분야에 적용되고 있으며, 예컨대, 카메라, 캠코더, 멀티미디어, 감시 카메라 등의 다양한 기기에 응용되고 있다. 현재에는 제품의 소형화 및 다 화소화 추세에 따라, 마이크로 렌즈를 구비하는 온 칩(on-chip) 방식의 고체 촬상 소자의 수요가 점차 증대되고 있다.
이러한 고체 촬상 소자로는 CCD(charge coupled device) 또는 CMOS(complementery metal oxide silicon) 촬상 소자가 있다. 이들 CCD와 CMOS 촬상 소자는 실리콘 기판에 집적될 수 있다.
그러나, 고체 촬상 소자를 형성하는 공정 또는 그 전후 공정중에, 실리콘 기판 뒷면으로 부터 철, 구리, 니켈등과 같은 중금속들이 침입할 수 있다. 이러한 중금속이 실리콘 기판 뒷면에 침입하면, 실리콘 기판에 결정 결함이 발생되어, 고체 촬상 소자에 누설 전류가 발생된다. 이와같이 누설 전류가 발생되면, 빛이 조사되지 않은 다크 화면인 경우에도, 완전히 다크로 보이지 않는 다크 레벨(dark level) 현상이 발생되거나, 중금속 결함이 집중되는 경우 흰점등의 화질 결함이 발생된다.
현재에는 이러한 중금속 오염으로 인한 화질 결함을 제거하기 위하여, 고체 촬상 소자의 기판을 게더링(gattering) 처리하고 있다. 이러한 게더링 처리로는 진성(intrinsic) 게더링 방식과 외인성(extrinsic) 게더링 방식이 있다. 그중 진성 게더링은 결함 및 오염이 제거되도록 소정의 온도로 기판을 열처리하는 방식이다. 그러나, 현재에는 기판에 발생되는 결함 및 오염원을 제거하려면 고온이 수반되어야 하므로, 사용되지 않고 있다.
한편, 외인성 게더링 방식은 반도체 기판 뒷면 가장자리 부분에 고농도인(Phospros)을 도핑시키는 방식이다. 이때, 인 이온의 도핑에 의하여, 실리콘 기판내에 인 결공(phosphorus vaccanvy) 및 어긋나기 결함이 발생되고, 이 결공 및 결함 위치에서 중금속이 게더링된다. 이때, 게더링 효율은 대체적으로 인의 농도와 비례하는데, 기판의 실리콘 고용도가 한정되어 있기 때문에, 실리콘 고용도 이상까지 인의 농도를 증대시키는 것은 사실상 불가능하다.
이로 인하여, 현재의 게더링 방식으로는 고체 촬상 소자의 중금속 결함을 완전하게 치유하지 못하여, 여전히 고체 촬상 소자의 화질 결함이 발생되고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 화질 결함을 개선할 수 있는 고체 촬상 소자의 제조방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 고체 촬상 소자가 형성되는 반도체 기판 뒷면 가장자리에, 실리콘 고용도 이상의 게더링용 불순물을 도입하여, 게더링 효율을 한층 더 증대시킬 수 있는 고체 촬상 소자의 제조방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는, 고체 촬상 소자가 형성되는 기판내의 중금속의 침투를 방지하여, 라이프 타임을 증대시킬 수 있는 고체 촬상 소자의 제조방법을 제공하는 것이다.
도 1 내지 도 3은 본 발명의 일실시예에 따른 고체 촬상 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 고체 촬상 소자의 제조방법을 설명하기 위한 단면도이다.
(도면의 주요 부분에 대한 부호의 설명)
10 : 반도체 기판 12 : 폴리실리콘막
12a : 감소된 두께의 폴리실리콘막 14 : 산화막
16 : 보호막
상기한 본 발명의 이루고자 하는 기술적 과제를 달성하기 위하여, 본 발명의 일실시예에 따르면, 먼저, 제 1 면과, 제 1 면과 마주하는 제 2 면을 갖고, 제 1면에 고체 촬상 소자가 형성되는 반도체 기판을 제공한다. 이어서, 반도체 기판의 제 2 면에 제 1 농도의 게더링용 불순물을 포함하는 폴리실리콘막을 형성한다음, 게더링용 불순물을 포함하는 폴리실리콘막의 두께를 감소시키어, 상기 잔류하는 폴리실리콘막 내부로 게더링용 불순물을 밀집시킨다. 이때, 폴리실리콘막은 폴리실리콘막을 소정 두께만큼 산화시키므로써, 그 두께를 감소시킬 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 제 1 면과, 제 1 면과 마주하는 제 2 면을 갖고, 제 1 면에 고체 촬상 소자가 형성되는 반도체 기판을 제공한다. 이어서, 반도체 기판의 제 2 면에 제 1 농도의 게더링용 불순물을 포함하는 폴리실리콘막을 형성한다음, 게더링용 불순물을 포함하는 폴리실리콘막을 선택된 두께만큼 산화시켜서, 상기 잔류하는 폴리실리콘막 내부로 게더링용 불순물을 밀집시킨다.
또한, 제 1 면과, 제 1 면과 마주하는 제 2 면을 갖고, 제 1 면에 고체 촬상 소자가 형성되는 반도체 기판을 제공한다. 이어서, 반도체 기판의 제 2 면에 제 1 농도의 게더링용 불순물을 포함하는 폴리실리콘막을 형성한다. 그후, 게더링용 불순물을 포함하는 폴리실리콘막을 선택된 두께만큼 산화시켜서, 상기 잔류하는 폴리실리콘막 내부로 게더링용 불순물을 밀집시킨다.그후에, 반도체 뒷면 결과물을 감싸도록 보호막을 형성한다.
여기서, 폴리실리콘막은, 폴리실리콘막의 전체 두께의 1/2 내지 1/10정도가 남도록 산화함이 바람직하다. 아울러, 이러한 게더링용 불순물로는 인 이온 또는 비소 이온이 이용될 수 있다.
또한, 반도체 기판의 제 2 면에 게더링용 불순물을 포함하는 폴리실리콘막은, 반도체 기판의 제 2 면에 불순물을 포함하지 않는 폴리실리콘막을 증착한다음, 폴리실리콘막에 게더링용 불순물을 도입하여 얻어진다. 이때, 폴리실리콘막에 게더링용 불순물을 도입하는 방식으로는 이온 주입 방식, 도핑 방식 또는 확산 방식이 있다.
또한, 반도체 기판의 제 2 면에 게더링용 불순물을 포함하는 폴리실리콘막은, 반도체 기판의 제 2 면에 CVD 방식에 의하여 게더링용 불순물이 도핑된 폴리실리콘막을 증착하여 얻어질 수 있다.
또한, 게더링용 불순물이 포함된 폴리실리콘막을 형성할 때, 게더링용 불순물은 폴리실리콘의 고용도 정도로 폴리실리콘막에 도입한다. 이에따라, 폴리실리콘막의 두께를 감소시켰을때, 잔류하는 폴리실리콘막내의 게더링용 불순물이 폴리실리콘 고용도 이상이 되도록 함이 바람직하다.
또한, 보호막은 실리콘 질화막 또는 실리콘 질산화막이 이용될 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 1 내지 도 3은 본 발명의 일실시예에 따른 고체 촬상 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다. 도 4는 본 발명의 다른 실시예에 따른 고체 촬상 소자의 제조방법을 설명하기 위한 단면도이다.
먼저, 도 1을 참조하여, 제 1 면(10a) 및 제 2 면(10b)을 갖는 고체 촬상 소자용 반도체 기판(10)이 제공된다. 여기서, 제 1 면(10a)은 이후 고체 촬상 소자의각 전극들이 형성될 면이다. 한편, 제 2 면(10b)은 제 1 면(10a)의 반대면이며, 이하 반도체 기판의 뒷면이라 칭하도록 한다. 또한 반도체 기판(10)은 P형 또는 N형 불순물이 1014∼1015/㎤ 정도의 농도로 포함되어 있다. 이러한 반도체 기판(10)의 뒷면(10b)에 중금속을 포획할 수 있는 불순물(이하, 게더링용 불순물)이 도입된 폴리실리콘막(12)을 형성한다. 게더링용 불순물이 도입된 폴리실리콘막(12)을 형성하기 위하여, 먼저, 불순물을 포함하지 않은 상태로 폴리실리콘막(도시되지 않음)을 700℃ 이하의 온도에서 예를들어, CVD(chemical vapor deposition) 방식으로 형성한다. 그후, 폴리실리콘막에 중금속을 게더링용 불순물을 실리콘 고용도 정도, 바람직하게는, 1020내지 1021/㎤ 농도, 더욱 바람직하게는 3×1020/㎤ 내지 5×1020/㎤ 농도로 도입(導入)한다. 이때, 게더링용 불순물은 인(P) 이온 외에도 비소(As) 이온등이 사용될 수 있으며, 이들 게더링용 불순물은 실리콘 고용도 정도로 도입함이 바람직하다. 또한, 게더링용 불순물을 폴리실리콘막에 도입하는 방식으로는 이온 주입 공정, 도핑 공정 또는 확산 공정방식이 이용될 수 있다.
그후, 도 2에 도시된 바와 같이, 게더링용 불순물이 도핑된 폴리실리콘막(12)을 소정 두께만큼 산화시켜서, 폴리실리콘막(12)의 두께를 감소시킨다. 이때, 감소된 폴리실리콘막(12a)의 두께는, 증착시 폴리실리콘막(12) 두께의 1/2 내지 1/10 정도, 더욱 바람직하게는 1/3 내지 1/5 정도가 적당하다. 여기서, 미설명 부호 14는 폴리실리콘막(12)이 산화되어 형성된 산화막이다. 이와 같은 산화 공정으로, 폴리실리콘막(12a)의 두께가 감소되면, 산화 공정 이전폴리실리콘막(12)내에 도입된 게더링용 불순물들이 산화 공정에 의하여 두께가 감소된 폴리실리콘막(12a)내에 대부분 모이게 된다. 이에따라, 폴리실리콘막의 두께가 감소된 만큼, 잔류하는 폴리실리콘막(12a)내의 게더링용 불순물 농도는 증대된다. 이를 보다 자세히 설명하면, 공지된 바와 같이, 불순물이 도핑된 폴리실리콘막을 산화시키면, 불순물들은 산화막에 1 내지 2% 정도 잔류할 뿐, 대부분의 불순물은 남겨진 도핑된 폴리실리콘막으로 침투된다(참조 문헌, The Journal of the Japan Society of Applied Physics. vol42, pp105-107, 1973). 이때, 폴리실리콘막에 이미 고용도만큼의 게더링용 불순물이 고용되었다 하더라도, 불순물들은 남겨진 폴리실리콘막에 강제적으로 도입된다. 이러한 원리에 따라, 본 실시예의 폴리실리콘막(12a)에도 고용도 이상의 게더링용 불순물이 도입된다.
예를들어, 본 실시예의 폴리실리콘막(12)을 산화 공정에 의하여 전체 두께의 1/4 정도로 감소시키면, 잔류하는 폴리실리콘막(12a)의 불순물 농도는 산화 공정 이전 농도의 4배 정도인 1.2×1021/㎤ 내지 2×1021/㎤로 증대된다. 이에따라, 잔류하는 폴리실리콘막(12a)에 있는 게더링용 불순물들은 인접하는 반도체 기판(10)으로 확산되어, 반도체 기판(10)의 뒷면 가장자리 부분의 불순물 농도가 약 2×1020/㎤ 내지 3×1020/㎤ 로 증대된다. 이때, 폴리실리콘막(12a)은 반도체 기판(10)과 같이 실리콘 계열이므로, 본 실시예에서 폴리실리콘막(12a)은 반도체 기판의 역할을 한다. 이에따라, 본 실시예의 반도체 기판(10)의 뒷면은 일정 깊이의 실리콘 고용도 이상의 게더링용 불순물 영역을 갖게된다.
그후, 도 3에 도시된 바와 같이, 반도체 기판 뒷면(10b)에 형성된 산화막(14) 표면에 보호막(16)을 형성한다. 이때, 보호막(16)은 공정 중 중금속 및 그 밖의 오염물들이 기판 뒷면(10b)으로 침입하는 것을 방지하는 역할을 한다. 아울러, 보호막(16)은 후속 공정시 기판 뒷면(10b)에 도입된 불순물들이 외방 확산(out diffusion)되는 것을 방지하는 역할 또한 한다. 이러한 보호막으로는 예를들어, 실리콘 질화막(Si3N4), 실리콘 질산화막(SiON) 등이 사용될 수 있다.
여기서, 본 발명의 발명자들은 보호막(16)을 형성하였을 경우와 보호막을 형성하지 않았을 경우를 나누어 고체 촬상 소자의 오염 정도 및 라이프 타임(life time)을 측정하였다.
먼저, 폴리실리콘막(12)을 감소시키기 위하여 산화 공정을 마친 반도체 기판을 2개 준비하고, 그중 어느 하나의 뒷면에 보호막(16)을 형성하고, 다른 하나의 기판의 뒷면에는 보호막(16)을 형성하지 않는다. 그후, 각각의 반도체 기판(10)을 약 1150℃로 열공정을 실시한다. 그러면, 보호막(16)이 형성된 반도체 기판(10)에서, 오염원(중금속)은 열공정 전보다 2배 정도 증대되었는데 반하여, 보호막(16)이 형성되지 않은 반도체 기판(10)에서는 그 내부의 오염원(중금속)이 열 공정 이전보다 무려 60배 이상 증대되었다. 또한, 각각의 반도체 기판(10)의 고체 촬상 소자의 라이프 타임을 측정하여 본 결과, 보호막(16)이 형성된 반도체 기판(10)은 라이프 타임에 큰 변화가 없는데 반하여, 보호막(16)이 구비되지 않은 반도체 기판(10)은 보호막이 형성된 반도체 기판(10)에 비하여 라이프 타임이 약 1/3 가량 저하되었다. 이에따라, 반도체 기판(10)의 뒷면에, 오염원의 증대 및 라이프 타임의 저하를 방지하기 위하여 보호막(16)을 형성하여 주는 것이 바람직하다.
이와같은 본 실시예에 의하면, 게더링용 불순물이 실리콘 고용도 정도로 도입된 폴리실리콘막(12)을 반도체 기판 뒷면에 형성한다. 그 다음, 폴리실리콘막(12)을 소정 두께만큼 산화시켜서, 폴리실리콘막(12)의 두께를 감소시킨다. 그러면, 감소된 폴리실리콘막(12a)내에 고용도 이상의 게더링용 불순물이 집결되어, 이 폴리실리콘막(12a)에 인접한 반도체 기판(10)의 게더링용 불순물 농도 또한 증대된다. 이에따라, 게더링 효율이 상당히 증대된다.
아울러, 이러한 반도체 기판 뒷면을 감싸도록 보호막(16)을 형성한다. 이러한 보호막(16)의 형성으로, 후속의 열공정시 중금속과 같은 오염원의 침투를 방지하고, 라이프 타임의 감소를 방지하게 된다.
이하, 본 발명의 다른 실시예에 대하여 설명한다.
상술한 일 실시예의 폴리실리콘막(12)은 불순물이 없는 상태로 먼저 증착된후, 이온 주입, 도핑 방식 또는 확산 방식으로 중금속 포획용 불순물을 도입하였다.
하지만, 본 실시예에서는 도 4에 도시된 바와 같이, CVD, 보다 바람직하게는, LPCVD(low pressure chemical vapor deposition) 방식으로, 게더링용 불순물이 도핑된 폴리실리콘막(13)을 고체촬상 소자용 반도체 기판(10)의 뒷면(10b)에 증착한다. 이때, 게더링용 불순물은 상술한 일실시와 같이 인(P) 이온 또는 비소(As)이온이 사용될 수 있고, 3×1020/㎤ 내지 5×1020/㎤ 정도의 농도로 도핑된다. 그후, 상술한 실시예 1과 동일하게 후속 공정을 진행한다. 이와같이, 도핑된 폴리실리콘막(13) 자체를 사용하여도, 상술한 일실시예와 동일한 효과를 거둘 수 있다.
이상에서 자세히 설명된 바와 같이, 게더링용 불순물이 실리콘 고용도 정도로 도입된 폴리실리콘막을 반도체 기판 뒷면에 형성한다. 그 다음, 폴리실리콘막을 소정 두께만큼 산화시켜서, 폴리실리콘막의 두께를 감소시킨다. 그러면, 감소된 폴리실리콘막내에 고용도 이상의 게더링용 불순물이 집결되어, 이 폴리실리콘막에 인접한 반도체 기판의 게더링용 불순물 농도 또한 증대된다. 이에따라, 게더링 효율이 상당히 증대된다.
아울러, 이러한 반도체 기판 뒷면을 감싸도록 보호막을 형성한다. 이러한 보호막의 형성으로, 후속의 열공정시 중금속과 같은 오염원의 침투를 방지하고, 라이프 타임의 감소를 방지하게 된다.
기타, 본 발명의 기술적 원리를 위배하지 않는 범위에서 다양하게 변경 실시할 수 있다.
Claims (27)
- 제 1 면과, 제 1 면과 마주하는 제 2 면을 갖고, 제 1 면에 고체 촬상 소자가 형성되는 반도체 기판을 제공하는 단계;상기 반도체 기판의 제 2 면에 제 1 농도의 게더링용 불순물을 포함하는 폴리실리콘막을 형성하는 단계; 및상기 게더링용 불순물을 포함하는 폴리실리콘막의 두께를 감소시켜, 상기 잔류하는 폴리실리콘막 내부로 게더링용 불순물을 밀집시키는 단계를 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 1 항에 있어서, 상기 폴리실리콘막의 두께를 감소시키는 단계는, 상기 폴리실리콘막을 일정 두께만큼 산화시켜서, 폴리실리콘막의 두께를 감소시키는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 1 항에 있어서, 상기 폴리실리콘막의 두께를 감소시키는 단계에서, 상기 폴리실리콘막을 전체 두께의 1/2 내지 1/10정도가 남도록 감소시키는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 1 항에 있어서, 상기 게더링용 불순물은 인 이온 또는 비소 이온인 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 4 항에 있어서, 상기 반도체 기판의 제 2 면에 게더링용 불순물을 포함하는 폴리실리콘막을 형성하는 단계는,상기 반도체 기판의 제 2 면에 불순물을 포함하지 않는 폴리실리콘막을 증착하는 단계; 및상기 폴리실리콘막에 게더링용 불순물을 도입하는 단계를 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 5 항에 있어서, 상기 폴리실리콘막에 게더링용 불순물을 도입하는 단계는, 상기 중금속 포획용 불순물을 이온 주입, 도핑 또는 확산에 의하여 폴리실리콘막에 도입하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 1 항에 있어서, 반도체 기판의 제 2 면에 게더링용 불순물을 포함하는 폴리실리콘막을 형성하는 단계는, 상기 반도체 기판의 제 2 면에 CVD 방식에 의하여 게더링용 불순물이 도핑된 폴리실리콘막을 증착하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 1 항에 있어서, 상기 게더링용 불순물이 포함된 폴리실리콘막을 형성하는 단계에서, 상기 게더링용 불순물은 폴리실리콘의 고용도 정도로 폴리실리콘막에 도입시키고, 상기 폴리실리콘막의 두께를 감소시켰을때, 상기 잔류하는 폴리실리콘막내의 게더링용 불순물이 폴리실리콘 고용도 이상이 되는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 1 항에 있어서, 상기 폴리실리콘막의 두께를 감소시키는 단계 이후에, 상기 반도체 기판 뒷면을 감싸도록 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 9 항에 있어서, 상기 보호막은 실리콘 질화막 또는 실리콘 질산화막으로 형성하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 1 면과, 제 1 면과 마주하는 제 2 면을 갖고, 제 1 면에 고체 촬상 소자가 형성되는 반도체 기판을 제공하는 단계;상기 반도체 기판의 제 2 면에 제 1 농도의 게더링용 불순물을 포함하는 폴리실리콘막을 형성하는 단계; 및상기 게더링용 불순물을 포함하는 폴리실리콘막을 선택된 두께만큼 산화시켜서, 상기 잔류하는 폴리실리콘막 내부로 게더링용 불순물을 밀집시키는 단계를 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 11 항에 있어서, 상기 폴리실리콘막을 소정 두께만큼 산화시키는 단계에서, 폴리실리콘막을 전체 폴리실리콘막 두께의 1/2 내지 1/10정도가 남도록 산화시키는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 11 항에 있어서, 상기 게더링용 불순물은 인 이온 또는 비소 이온인 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 13 항에 있어서, 상기 반도체 기판의 제 2 면에 게더링용 불순물을 포함하는 폴리실리콘막을 형성하는 단계는,상기 반도체 기판의 제 2 면에 불순물이 도핑되지 않은 폴리실리콘막을 증착하는 단계; 및상기 폴리실리콘막에 게더링용 불순물을 도입하는 단계를 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 14 항에 있어서, 상기 폴리실리콘막에 게더링용 불순물을 도입하는 단계는, 상기 게더링용 불순물을 이온 주입, 도핑 또는 확산에 의하여 폴리실리콘막에 도입하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 13 항에 있어서, 반도체 기판의 제 2 면에 게더링용 불순물을 포함하는 폴리실리콘막을 형성하는 단계는, 상기 반도체 기판의 제 2 면에 CVD 방식에 의하여 게더링용 불순물이 도핑된 폴리실리콘막을 증착하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 11 항에 있어서, 상기 게더링용 불순물이 포함된 폴리실리콘막을 형성하는 단계에서, 상기 게더링용 불순물은 폴리실리콘의 고용도 정도로 폴리실리콘막에 도입하여, 상기 폴리실리콘막의 두께를 감소시켰을때, 상기 잔류하는 폴리실리콘막내의 게더링용 불순물이 폴리실리콘 고용도 이상이 되는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 11 항에 있어서, 상기 폴리실리콘막의 두께를 감소시키는 단계 이후에, 상기 반도체 기판 뒷면을 감싸도록 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 18 항에 있어서, 상기 보호막은 실리콘 질화막 또는 실리콘 질산화막으로 형성하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 1 면과, 제 1 면과 마주하는 제 2 면을 갖고, 제 1 면에 고체 촬상 소자가 형성되는 반도체 기판을 제공하는 단계;상기 반도체 기판의 제 2 면에 제 1 농도의 게더링용 불순물을 포함하는 폴리실리콘막을 형성하는 단계;상기 게더링용 불순물을 포함하는 폴리실리콘막을 선택된 두께만큼 산화시켜서, 상기 잔류하는 폴리실리콘막 내부로 게더링용 불순물을 밀집시키는 단계; 및상기 반도체 뒷면 결과물을 감싸도록 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 20 항에 있어서, 상기 폴리실리콘막을 소정 두께만큼 산화시키는 단계에서, 폴리실리콘막을 전체 두께의 1/2 내지 1/10정도가 남도록 산화시키는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 21 항에 있어서, 상기 게더링용 불순물은 인 이온 또는 비소 이온인 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 22 항에 있어서, 상기 반도체 기판의 제 2 면에 게더링용 불순물을 포함하는 폴리실리콘막을 형성하는 단계는,상기 반도체 기판의 제 2 면에 불순물을 포함하지 않는 폴리실리콘막을 증착하는 단계; 및상기 폴리실리콘막에 게더링용 불순물을 도입하는 단계를 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 23 항에 있어서, 상기 폴리실리콘막에 게더링용 불순물을 도입하는 단계는, 상기 게더링용 불순물을 이온 주입, 도핑 또는 확산에 의하여 폴리실리콘막에 도입하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 22 항에 있어서, 반도체 기판의 제 2 면에 게더링용 불순물을 포함하는 폴리실리콘막을 형성하는 단계는, 상기 반도체 기판의 제 2 면에 CVD 방식에 의하여 게더링용 불순물이 도핑된 폴리실리콘막을 증착하는 것을 특징으로 하는 고체촬상 소자의 제조방법.
- 제 20 항에 있어서, 상기 게더링용 불순물이 포함된 폴리실리콘막을 형성하는 단계에서, 상기 게더링용 불순물은 폴리실리콘의 고용도 정도로 폴리실리콘막에 도입하여, 상기 폴리실리콘막의 두께를 감소시켰을때, 상기 잔류하는 폴리실리콘막내의 게더링용 불순물이 폴리실리콘 고용도 이상이 되는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
- 제 20 항에 있어서, 상기 보호막은 실리콘 질화막 또는 실리콘 질산화막으로 형성하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0012249A KR100396890B1 (ko) | 2001-03-09 | 2001-03-09 | 고체 촬상 소자의 제조방법 |
| US09/994,507 US6686259B2 (en) | 2001-03-09 | 2001-11-27 | Method for manufacturing solid state image pick-up device |
| JP2002040735A JP3800407B2 (ja) | 2001-03-09 | 2002-02-18 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0012249A KR100396890B1 (ko) | 2001-03-09 | 2001-03-09 | 고체 촬상 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020072372A true KR20020072372A (ko) | 2002-09-14 |
| KR100396890B1 KR100396890B1 (ko) | 2003-09-03 |
Family
ID=19706696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0012249A KR100396890B1 (ko) | 2001-03-09 | 2001-03-09 | 고체 촬상 소자의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6686259B2 (ko) |
| JP (1) | JP3800407B2 (ko) |
| KR (1) | KR100396890B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228957A (ja) * | 2005-02-17 | 2006-08-31 | Iwate Toshiba Electronics Co Ltd | 固体撮像装置及びその製造方法 |
| KR100654354B1 (ko) * | 2005-07-25 | 2006-12-08 | 삼성전자주식회사 | 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법 |
| JP2010114409A (ja) * | 2008-10-10 | 2010-05-20 | Sony Corp | Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 |
| KR20100103238A (ko) * | 2009-03-13 | 2010-09-27 | 삼성전자주식회사 | 에피 웨이퍼 제조 방법 및 그에 의해 제조된 에피 웨이퍼, 및 상기 에피 웨이퍼로 제조한 이미지 센서 |
| CN114496733B (zh) * | 2022-04-15 | 2022-07-29 | 济南晶正电子科技有限公司 | 一种高电阻率复合衬底、制备方法及电子元器件 |
| CN117174726A (zh) * | 2023-08-30 | 2023-12-05 | 中环领先半导体材料有限公司 | 半导体衬底、制备方法及图像传感器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472212A (en) * | 1982-02-26 | 1984-09-18 | At&T Bell Laboratories | Method for fabricating a semiconductor device |
| US5293373A (en) * | 1990-08-29 | 1994-03-08 | Mitsubishi Denki Kabushiki Kaisha | Optical disk and method of manufacturing the same |
| KR940003125B1 (ko) | 1991-11-23 | 1994-04-13 | 현대전자산업 주식회사 | Vpp 발생기용 레벨디텍터 제어회로 |
| JP2853785B2 (ja) * | 1992-01-30 | 1999-02-03 | 松下電子工業株式会社 | 固体撮像装置及びその製造方法 |
| JPH10209168A (ja) * | 1997-01-24 | 1998-08-07 | Nec Corp | 半導体装置の製造方法 |
| JP3165071B2 (ja) * | 1997-05-09 | 2001-05-14 | 日本電気株式会社 | 半導体基板及びその製造方法 |
-
2001
- 2001-03-09 KR KR10-2001-0012249A patent/KR100396890B1/ko not_active IP Right Cessation
- 2001-11-27 US US09/994,507 patent/US6686259B2/en not_active Expired - Fee Related
-
2002
- 2002-02-18 JP JP2002040735A patent/JP3800407B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6686259B2 (en) | 2004-02-03 |
| JP2002329857A (ja) | 2002-11-15 |
| KR100396890B1 (ko) | 2003-09-03 |
| US20020127762A1 (en) | 2002-09-12 |
| JP3800407B2 (ja) | 2006-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4211696B2 (ja) | 固体撮像装置の製造方法 | |
| CN100418230C (zh) | 固态图像传感器 | |
| KR20030059080A (ko) | 고체 촬상 장치의 제조 방법 | |
| US7713808B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7537971B2 (en) | Method for fabricating CMOS image sensor | |
| KR100396890B1 (ko) | 고체 촬상 소자의 제조방법 | |
| JP2008535204A (ja) | 固体撮像装置の製造方法 | |
| US20080160731A1 (en) | Method for fabricating cmos image sensor | |
| JP2007141938A (ja) | 固体撮像素子及びその製造方法 | |
| JP2008294479A (ja) | 固体撮像装置 | |
| KR20040008683A (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| US20070155127A1 (en) | Image sensor and method of fabricating the same | |
| US6171882B1 (en) | Method of manufacturing photo diode | |
| KR100670537B1 (ko) | 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
| KR100776126B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS6018957A (ja) | 固体撮像素子 | |
| KR100924047B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US7586169B2 (en) | Image sensor and method for manufacturing the same | |
| JP2783123B2 (ja) | 半導体基板およびその製造方法 | |
| KR100883021B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| KR100724257B1 (ko) | 이미지 센서의 포토 다이오드 및 그 형성방법 | |
| KR20070027109A (ko) | 금속 오염을 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100664467B1 (ko) | 고체 촬상 장치의 제조 방법 | |
| JP2007067325A (ja) | 固体撮像装置の製造方法 | |
| KR20070034884A (ko) | 씨모스 이미지 센서 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080729 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |