KR20020061549A - 메시 패널 제조방법 - Google Patents

Abstract

본 발명은 매우 고도의 정밀도와 집적도를 구현할 수 있는 새로운 개념의 메시 패널 제조방법에 관한 것이다.

본 발명에 따르면, 복수의 전도성소재(2)와 부전도성소재(4)를 번갈아 적층하여 1차 적층체(6)를 제조하는 1차적층단계와, 1차 적층단계를 거친 1차 적층체(6)의 측면을 시트형상으로 절단하여 전도성라인과 부전도성라인이 번갈아 형성된 전도성시트(8)를 제조하는 1차 절단단계와, 이 1차 절단단계를 거처 제조된 전도성시트(8)를 적층하는 2차 적층단계와, 2차 적층단계를 거쳐 적층된 2차 적층체(10)의 측면을 절단하는 2차 절단단계를 포함하여 구성되는 것을 특징으로 하는 메시 패널 제조방법이 제공된다.

Description

메시 패널 제조방법{the method of manufacturing mesh pannel}

본 발명은 메시 패널 제조방법에 관한 것으로서, 보다 상세하게는 매우 고도의 정밀도와 집적도를 구현할 수 있는 새로운 개념의 메시 패널 제조방법에 관한 것이다.

일반적으로, 절연재질로 구성된 패널에 양면을 관통하도록 다수개의 미세전극을 삽입하여 구성된 메시 패널은 터치패드나 반도체 패키지, 반도체 커넥터, 반도체 테스트 장비 등에 사용되고 있다.

도 1은 반도체 테스트 장비에 적용된 메시 패널의 일예를 도시한 것으로, 메시 패널로 구성된 테스트어댑터의 상하면에 테스트용 PCB와, IC를 밀착시키면, 이 메시 패널을 통해 IC가 PCB에 전기적으로 연결되어, IC의 이상유무를 테스트할 수 있도록 구성된다.

그러나, 이러한 메시 패널은 일반적으로 실리콘과 같은 연질의 패널에 미세한 관통공을 다수개 형성하고, 이 관통공에 미세한 전극을 일일이 삽입하여야 한다. 따라서, 제작시간이 길고, 공정수가 매우 많아, 생산성이 떨어지고 코스트가 상승될 뿐 아니라, 불량발생률이 높은 문제점이 있었다.

특히, 이와같은 방법으로 메시 패널을 제작하기 위해서는 절연패드에 전극을 관통결합하여야 하는데, 이 전극이 매우 가늘어 절연패드에 삽입하는 것이 매우 어려울 뿐 아니라, 그 수가 매우 많으므로, 완성된 메시 패널의 가격이 매우 고가인 문제점이 있었다. 또한, 관통공의 형성위치나 전극의 삽입위치에 오차가 발생될 경우, 이 메시 패널을 이용하여 제작된 제품에 불량이 발생되는 문제점이 있었다.

본 발명은 상기의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 매우 고도의 정밀도와 집적도를 구현할 수 있는 새로운 개념의 메시 패널 제조방법를 제공하는 것이다.

도 1은 일반적인 메시 패널의 구조를 도시한 측단면도

도 2는 본 발명에 따른 메시 패널의 제조방법을 도시한 공정도

<도면의 주요부분에 대한 부호의 설명>

2. 전도성소재 4. 부전도성소재

6. 1차 적층체 8. 전도성시트

10. 2차 적층체

복수의 전도성소재(2)와 부전도성소재(4)를 번갈아 적층하여 1차 적층체(6)를 제조하는 1차적층단계와, 1차 적층단계를 거친 1차 적층체(6)의 측면을 시트형상으로 절단하여 전도성라인과 부전도성라인이 번갈아 형성된 전도성시트(8)를 제조하는 1차 절단단계와, 이 1차 절단단계를 거처 제조된 전도성시트(8)를 적층하는 2차 적층단계와, 2차 적층단계를 거쳐 적층된 2차 적층체(10)의 측면을 절단하는 2차 절단단계를 포함하여 구성되는 것을 특징으로 하는 메시 패널 제조방법이 제공된다.

본 발명의 다른 특징에 따르면, 상기 2차 적층단계는 1차 절단단계를 거쳐 제조된 전도성시트(8)의 사이에 부전도층(12)을 더 삽입하여, 각 전도성시트(8)의사이에 절연을 할 수 있도록 된 것을 특징으로 하는 메시 패널 제조방법이 제공된다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거하여 설명하면 다음과 같다.

도 2는 본 발명에 따른 메시 패널 제조방법을 도시한 것으로, 이 메시 패널 제조방법은 복수의 전도성소재(2)와 부전도성소재(4)를 번갈아 적층하여 1차 적층체(6)를 제조하는 1차적층단계와, 1차 적층단계를 거친 1차 적층체(6)의 측면을 시트형상으로 절단하여 전도성시트(8)를 제조하는 1차 절단단계와, 이 1차 절단단계를 거처 제조된 전도성시트(8)를 상호 적층하는 2차 적층단계와, 2차 적층단계를 거쳐 적층된 2차 적층체(10)를 절단하는 2차 절단단계로 구성된다.

상기 1차 적층단계는 얇은 금속판으로 이루어진 전도성소재(2)과, 합성수지재질의 부전도성소재(4)를 번갈아 적층하여 적층체를 제조하는 단계로서, 상기 전도성소재(2)로는 구리판을 이용하는 것이 바람직하다. 이때, 상기 전도성소재(2)는 금속을 얇게 가공하거나, 전도성 금속소재를 부전도성소재(4)의 표면에 소결처리하여 제조할 수 있으며, 상기 부전도성소재(4)는 얇게 가공된 합성수지를 이용하거나, 전도성소재(2)에 부전도성소재(4)를 코팅처리하여 제조할 수 있다.

상기 1차 절단단계는 1차 적층단계를 거쳐 제조된 1차 적층체(6)의 측면을 얇은 박판 형상으로 절단하여, 전도성소재(2)와 부전도성소재(4)의 라인이 교차적으로 배치된 전도성시트(8)를 제조하는 단계로서, 상기 전도성라인은전도성시트(8)의 양면으로 노출되어, 전도성시트(8)의 양면을 통전가능하게 연결하는 기능을 한다.

상기 2차 적층단계는 상기 1차 절단단계를 거쳐 제조된 전도성시트(8)를 재차 적층하여, 2차 적층체(10)를 제조하는 단계로서, 각 전도성시트(8)의 사이에는 부전도층(12)이 삽입된다. 이 부전도층(12)은 각 전도성시트(8)에 구비된 전도성라인을 상호 절연하는 기능을 하는 것으로, 합성수지와 같은 부전도성 재질로 구성된 시트를 각 전도성시트(8)의 사이에 끼워넣거나, 상기 전도성시트(8)의 표면에 부전도성소재(4)를 코팅하여 구성할 수 있다.

상기 2차 절단단계는 2차 적층체(10)의 측면을, 전도성시트(8)의 전도성라인 또는 부전도성라인과 대략 직각을 이루는 방향으로 얇게 절단하여, 메시 패널을 최종적으로 생산하는 단계로서, 상기 전도성라인이 짧게 잘리면서 메시 패널의 양면을 관통하는 전극을 형성하게 된다. 그리고, 이와같이 제조된 메시 패널의 표면은 미세 연마하여, 각 전극의 밀착성을 높일 수 있도록 한다.

이때, 상기 1차 적층체(6)와, 2차 적층체(10)를 잘라내는 장비로서, 일반적인 웨이퍼 절단장치를 이용할 수 있다.

이와같은 방법으로 메시 패널을 제조하면, 메시 패널의 제조시간과, 단가를 절약할 수 있을 뿐 아니라, 상기 1차 적층체(6)의 전도성소재(2)와 부전도성소재(4)의 두께 및 1차 적층체(6)를 절단한 전도성시트(8)의 두께, 2차 적층체(10)의 부전도층(12)의 두께 등을 조절하므로써, 상기 전극의 사이즈와 밀집도 등을 정밀하게 제어할 수 있는 장점이 있다. 특히, 전극의 위치 등을 정밀 제어할수 있으므로, 메시 패널을 이용하여 제조된 전자제품에 불량이 발생되는 것을 방지할 수 있는 장점이 있다.

본 실시예의 경우, 상기 2차 적층체(10)를 제조하는 2차 적층단계에서, 각 전도성시트(8)의 사이에 부전도층(12)를 끼워넣어, 각 전도성시트(8)의 전도성라인을 절연할 수 있도록 구성하였으나, 필요에 따라, 각 전도성시트(8)를 적층할 때, 그 사이에 별도의 부전도층(12)을 끼워넣지 않고, 전도성라인이 상호 얻갈리도록 배치하므로써, 전도성라인을 상호 절연할 수 있도록 구성할 수 있다.

이상에서와 같이 본 발명에 의하면, 전도성소재(2)와 부전도성소재(4)를 상호 교차 적층하고, 그 측면을 잘라내는 단계를 반복하여, 메시 패널을 제조하므로써, 매우 고도의 정밀도와 집적도를 구현할 수 있는 새로운 개념의 메시 패널 제조방법를 제공할 수 있다.

Claims (1)

1. 복수의 전도성소재(2)와 부전도성소재(4)를 번갈아 적층하여 1차 적층체(6)를 제조하는 1차적층단계와, 1차 적층단계를 거친 1차 적층체(6)의 측면을 시트형상으로 절단하여 전도성라인과 부전도성라인이 번갈아 형성된 전도성시트(8)를 제조하는 1차 절단단계와, 이 1차 절단단계를 거처 제조된 전도성시트(8)를 적층하는 2차 적층단계와, 2차 적층단계를 거쳐 적층된 2차 적층체(10)의 측면을 절단하는 2차 절단단계를 포함하여 구성되는 것을 특징으로 하는 메시 패널 제조방법.