KR101856582B1 - 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법 - Google Patents

금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법 Download PDF

Info

Publication number
KR101856582B1
KR101856582B1 KR1020150144000A KR20150144000A KR101856582B1 KR 101856582 B1 KR101856582 B1 KR 101856582B1 KR 1020150144000 A KR1020150144000 A KR 1020150144000A KR 20150144000 A KR20150144000 A KR 20150144000A KR 101856582 B1 KR101856582 B1 KR 101856582B1
Authority
KR
South Korea
Prior art keywords
sheet
conductor
inspection pad
manufacturing
semiconductor inspection
Prior art date
Application number
KR1020150144000A
Other languages
English (en)
Other versions
KR20170044384A (ko
Inventor
윤경섭
Original Assignee
실리콘밸리(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘밸리(주) filed Critical 실리콘밸리(주)
Priority to KR1020150144000A priority Critical patent/KR101856582B1/ko
Publication of KR20170044384A publication Critical patent/KR20170044384A/ko
Application granted granted Critical
Publication of KR101856582B1 publication Critical patent/KR101856582B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법에 관한 것으로, 보다 상세하게는 금속 레이어에 필름을 부착하여 1차 시트를 제조하며, 상기 1차 시트의 금속 레이어를 에칭하고 적층한 후 수직 절단하여 제조되는, 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법에 관한 것이다.
또한, 도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 일면에 배치된 제1-1 시트를 제조하는 제1-1 시트 제조단계와 상기 제1-1 시트의 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 제1-2 시트를 제조하는 제1-2 시트 제조단계와 상기 제1-2 시트를 반복 적층하여 하나의 스택을 제조하는 적층단계와 상기 적층된 스택을 소정의 두께로 수직하게 절단하는 절단단계를 포함하는 것을 특징으로 한다.

Description

금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법{semiconductor inspection pad using a metal layered product, and manufacturing method thereof}
본 발명은 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법에 관한 것으로, 보다 상세하게는 금속 레이어에 필름을 부착하여 1차 시트를 제조하며, 상기 1차 시트의 금속 레이어를 에칭하고 적층한 후 수직 절단하여 제조되는, 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법에 관한 것이다.
일반적으로 반도체의 제조에 있어서 전기적 성능을 검사하여 반도체 제조의 이상 유무를 확인하게 되는데, 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓을 반도체 소자와 검사 회로기판 사이에 삽입한 상태에서 검사가 수행된다. 또한, 반도체 테스트 소켓은 반도체 소자의 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.
반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이며, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고(Pogo) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하는데 한계가 있었다.
더욱이, 반도체 테스트 소켓의 전기적 접속을 위한 단자 또는 프로브가 반도체에 직접적으로 접촉하면서, 미세화되고 얇아진 반도체가 물리적으로 손상되는 문제점이 있으며, 현재까지 사용화된 전극간 최소 피치는 250㎛로 보다 축소화된 피치의 필요성이 있었다.
상기의 문제점을 해결하기 위하여 제안된 기술로서 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 기술이 널리 사용되고 있다.
그러나, 도전성 분말을 충진하는 방법은 반도체 검사 패드의 내구성이 떨어져 도전체를 이루는 분말이 이탈되어 반복 사용 가능 횟수가 저하되는 문제점이 있었다.
이에 따라, 한국등록특허 제10-1150762호 "반도체소자 테스트용 콘텍트 제조방법"과 같은 기술이 개발되었으나, 반도체 검사 패드의 미세한 피치를 제작하기 위해 전도성 시트와 절연성 시트를 교차 적층한 후 수십 마이크로미터의 미세한 두께로 수직 절단하고, 다시 적층하여 수직 절단하는 방법이 고안되었으나, 미세한 두께로 수직 절단하면 얇은 두께로 인해 도전체가 원래 있어야할 자리에서 이탈되는 문제와, 미세한 두께로 절단하기가 어려운 문제점이 있었다.
이에 따라, 보다 더 미세한 피치 간격을 가지면서 보다 높은 내구성을 가지도록 한국등록특허 제10-1374770호 "금속 레이어의 적층을 이용한 반도체 검사 패드 및 제조방법"과 한국등록특허 제10-1435459호 "접착제를 이용하여 금속 레이어를 적층한 반도체 검사 패드 및 제조방법"이 개발되었으나, 기술의 발전을 통해 반도체의 집적도가 보다 더 향상되면서 더욱 미세한 피치 간격을 요구하게 되었다.
특히, 최근에는 피치 간격을 1㎛라도 더 줄이기 위한 기술이 절실히 요구되고 있다.
하지만, 상기 제조방법으로는 도전체 사이의 피치 간격을 1㎛라도 더 줄이기에는 절연체의 필요 두께에 의해 어려운 문제점이 있었다.
보다 상세하게는, 도 1에 도시된 도전체 3A와 3B 사이의 피치 간격을 줄이기 위해서는 필수적으로 도전체(3A, 3B) 사이에 배치되는 절연체(1A)의 두께를 낮추어야 하나, 절연체(1A)의 두께를 낮출 경우 절연체(1A)의 파열강도가 낮아져 도전체(3A, 3B)를 가공하는 과정에서 절연체(1A)가 찢어지거나, 손상되는 문제점이 발생하게 되었다.
즉, 절연체만으로 구성될 경우에는 절연체의 두께를 더 얇게 제조할 수 있으나, 도전체가 일면에 형성시키는 과정 및 도전체의 자중에 의해 절연체의 두께가 얇을 경우 절연체가 파손되는 문제점이 발생하였다.
이에 따라, 최소 피치 간격을 결정하게 되는 절연체의 두께는 도전체가 형성되는 과정 및 도전체로 인해 절연체가 손상되지 않는 소정의 두께 이상으로 제조해야만함에 따라 피치 간격을 줄이기 어려운 문제점이 있었다.
한국등록특허 제10-1150762호 "반도체소자 테스트용 콘텍트 제조방법" 한국등록특허 제10-1374770호 "금속 레이어의 적층을 이용한 반도체 검사 패드 및 제조방법" 한국등록특허 제10-1435459호 "접착제를 이용하여 금속 레이어를 적층한 반도체 검사 패드 및 제조방법"
본 발명의 목적은 상술한 바와 같은 문제점을 해결하기 위해 안출된 것으로서, 도전성 분말을 이용하지 않아 내구성이 향상된 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 도전체 사이 거리를 절연체의 두께보다 가깝게 배치하기 위한 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 그 제조방법은 도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 일면에 배치된 제1-1 시트를 제조하는 제1-1 시트 제조단계와 상기 제1-1 시트의 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 제1-2 시트를 제조하는 제1-2 시트 제조단계와 상기 제1-2 시트를 반복 적층하여 하나의 스택을 제조하는 적층단계와 상기 적층된 스택을 소정의 두께로 수직하게 절단하는 절단단계를 포함하는 것을 특징으로 한다.
또한, 도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 양면에 배치된 제2-1 시트를 제조하는 제2-1 시트 제조단계와 상기 제2-1 시트의 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 제2-2 시트를 제조하는 제2-2 시트 제조단계와 상기 제2-2 시트를 반복 적층하여 하나의 스택을 제조하는 적층단계와 상기 적층된 스택을 소정의 두께로 수직하게 절단하는 절단단계를 포함하는 것을 특징으로 한다.
또한, 도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 일면에 배치된 제1-1 시트를 제조하는 제1-1 시트 제조단계와 상기 제1-1 시트의 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 제1-2 시트를 제조하는 제1-2 시트 제조단계와 도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 양면에 배치된 제2-1 시트를 제조하는 제2-1 시트 제조단계와 상기 제2-1 시트의 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 제2-2 시트를 제조하는 제2-2 시트 제조단계와 상기 제1-2 시트의 상면에 복수 개의 제2-2 시트를 적층하여 하나의 스택을 제조하는 적층단계와 상기 적층된 스택을 소정의 두께로 수직하게 절단하는 절단단계를 포함하는 것을 특징으로 한다.
또한, 절연성 재질의 절연 레이어의 상면에 도전성 재질의 금속 레이어를 배치시키는 금속 레이어 배치단계와 상단에 위치한 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격시키는 에칭단계와 상단에 위치한 도전체에 절연제를 도포하여 절연 레이어를 형성하는 절연 레이어 배치단계와 상기 금속 레이어 배치단계, 에칭단계, 절연 레이어 배치단계를 순차적으로 복수 횟수 반복수행하여 하나의 스택을 형성하는 적층단계와 상기 스택을 소정의 두께로 수직하게 절단하는 절단단계를 포함하는 것을 특징으로 한다.
또한, 상기 적층단계는 제1-2 시트의 상면에 절연제를 도포한 후 다른 제1-2 시트를 적층하는 형태로 절연제와 제1-2 시트를 교차 적층하여 하나의 스택을 제조하는 것을 특징으로 한다.
또한, 상기 제1-2 시트 제조단계와 적층단계 사이에 상기 제1-2 시트의 일면에 위치한 도전체에 절연제를 도포하여 코팅하는 코팅단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 절단단계 이전에 가압을 통해 절연 레이어의 두께를 축소시키는 가압단계를 더 포함한 것을 특징으로 한다.
또한, 상기 적층단계는 도전체가 상부에 위치하도록 정상적인 형태의 제1-2 시트와 도전체가 하부에 위치하도록 뒤집어진 형태의 다른 제1-2 시트를 교차 적층하여 하나의 스택을 제조하는 것을 특징으로 한다.
또한, 상기 정상적인 형태의 제1-2 시트 상부에 배치된 도전체와 뒤집어진 형태의 다른 제1-2 시트 하부에 배치된 도전체 사이 거리가 절연 레이어의 두께보다 가까운 것을 특징으로 한다.
또한, 상기 제2-2 시트 제조단계와 적층단계 사이에 상기 제2-2 시트의 일면에 위치한 도전체에 절연제를 도포하여 코팅하는 코팅단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 적층단계는 제2-2 시트의 상면에 절연제를 도포한 후 다른 제2-2 시트를 적층하는 형태로 절연제와 제2-2 시트를 교차 적층하여 하나의 스택을 제조하는 것을 특징으로 한다.
또한, 상기 적층단계를 통해 적층되는 제2-2 시트의 도전체와 다른 제2-2 시트의 도전체 사이 거리가 절연 레이어의 두께보다 가까운 것을 특징으로 한다.
또한, 상기 절연 레이어는 실리콘, 에폭시, 우레탄, 아크릴, PC, PE, PI, PP, PS, PU, PET, PEN, PAN, PT, 고무 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
또한, 상기 금속 레이어는 Cu, Au, Ag, Pt, Fe, Al, Ni, Mg, Pb, Zn, Sn, Co, Cr, Mn, C 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
또한, 상기 절단단계 이후에 검사 패드의 표면에 노출되는 도전체의 산화를 방지하기 위해 무전해 도금을 수행하는 도금단계를 더 포함한 것을 특징으로 한다.
또한, 상기 절연 레이어는 고체상태의 절연재질로 구성되어 쇼트를 방지하기 위한 절연파우더와 실리콘, 에폭시, 우레탄, 아크릴, PC, PE, PI, PP, PS, PU, PET, PEN, PAN, PT, 고무 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
또한, 상기 금속 레이어를 복수 개의 라인이 형성되도록 에칭할 때 각 라인상의 도전체가 10~200㎛의 사이 간격으로 10~200㎛의 폭을 가지도록 에칭하는 것을 특징으로 한다.
또한, 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드는 사각판 형태의 몸체에 복수 개의 도전체가 행과 열로 배열되어 상면과 하면으로 노출된 금속 적층체를 이용한 반도체 검사 패드에 있어서, 상기 몸체를 형성하기 위해 일측에서 타측으로 횡방향 적층되는 복수 개의 절연제와 상기 절연제의 상면에서 하면까지 관통하여 열을 구성하며 배치되는 복수 개의 도전체를 포함하는 것을 특징으로 한다.
또한, 상기 복수 개의 절연제 사이에는 각각 절연 레이어가 배치되는 것을 특징으로 한다.
또한, 상기 도전체는 다른 절연제가 횡방향 적층되는 절연제의 일측 또는 타측 방향으로만 밀착되어 배치되는 것을 특징으로 한다.
또한, 상기 도전체 중 제1 열에 배치되는 도전체는 절연제의 일측 방향으로만 밀착되어 배치되며,
상기 도전체 중 제2 열에 배치되는 도전체는 절연제의 타측 방향으로만 밀착되어 배치되는 형태로 복수 개의 열에 위치한 도전체가 밀착되는 방향이 교차되는 것을 특징으로 한다.
또한, 상기 복수 개의 절연제 사이에는 각각 도전체가 배치되지 않는 절연제가 더 배치되는 것을 특징으로 한다.
또한, 상기 도전체는 하나의 절연제 내에 두개의 열로 배치되며, 하나의 절연제 내에 일측 방향으로 밀착된 도전체로 구성된 제1 열과 타측 방향으로 밀착된 도전체로 구성된 제2열로 나누어 배치되는 것을 특징으로 한다.
또한, 상기 도전체는 상면과 하면에 부식방지를 위한 도금층을 더 포함한 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법은 금속 레이어의 적층을 이용하여 도전체가 높은 내구성을 가지는 효과가 있다.
또한, 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법은 도전체 사이 거리를 절연체의 두께보다 가깝게 배치할 수 있어, 보다 직접화되고 있는 반도체에 적용이 가능한 효과가 있다.
도 1은 종래의 반도체 검사 패드를 도시한 도면.
도 2는 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제1 실시예를 도시한 순서도.
도 3 또는 도 4는 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제1 실시예를 도시한 도면.
도 5는 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제2 실시예를 도시한 도면.
도 6은 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 가압단계를 도시한 도면.
도 7 또는 도 8은 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제3 실시예를 도시한 도면.
도 9 내지 도 11은 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제4 실시예를 도시한 도면.
도 12는 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 절연파우더의 사용을 도시한 도면.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제1 실시예를 도시한 순서도이며, 도 3 또는 도 4는 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제1 실시예를 도시한 도면이고, 도 5는 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제2 실시예를 도시한 도면이며, 도 6은 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 가압단계를 도시한 도면이고, 도 7 또는 도 8은 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제3 실시예를 도시한 도면이며, 도 9 내지 도 11은 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제4 실시예를 도시한 도면이다.
도 2는 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법중 제1 실시예를 도시한 것이며, 도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 일면에 배치된 제1-1 시트를 제조하는 제1-1 시트 제조단계(S11)와 상기 제1-1 시트의 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 제1-2 시트를 제조하는 제1-2 시트 제조단계(S12)와 상기 제1-2 시트를 반복 적층하여 하나의 스택을 제조하는 적층단계(S13)와 상기 적층된 스택을 소정의 두께로 수직하게 절단하는 절단단계(S14)를 포함하여 구성된다.
또한, 상기 제1 실시예 및 하기 아래에서 설명할 다른 실시예에서는 금속 적층체를 이용한 반도체 검사 패드를 제조하였을 때 횡방향 도전체 간 사이 거리가 10~200㎛의 폭을 가지도록(수직 방향의 도전체간 사이 거리는 실시예에 따라 상이함) 상기 금속 레이어를 복수 개의 라인이 형성되도록 에칭할 때 각 라인상의 도전체가 10~200㎛의 사이 간격으로 10~200㎛의 폭을 가지도록 에칭하게 된다.
또한, 상기 제1 실시예 및 하기 아래에서 설명할 다른 실시예에서 상기 절연 레이어는 실리콘, 에폭시, 우레탄, 아크릴, PC, PE, PI, PP, PS, PU, PET, PEN, PAN, PT, 고무 중 적어도 어느 하나를 포함하도록 구성되며, 상기 금속 레이어는 Cu, Au, Ag, Pt, Fe, Al, Ni, Mg, Pb, Zn, Sn, Co, Cr, Mn, C 중 적어도 어느 하나를 포함하도록 구성됨이 바람직하다.
또한, 상기 제1 실시예 및 하기 아래에서 설명할 다른 실시예에서 상기 적층단계 이전에 상기 제1-2 시트의 일면에 위치한 도전체에 절연제를 도포하여 코팅하는 코팅단계를 더 포함하도록 구성되거나, 상기 적층단계(S4)에서 제1-2 시트의 상면에 절연제를 도포한 후 다른 제1-2 시트를 적층하는 형태로 절연제와 제1-2 시트를 교차 적층하여 하나의 스택을 제조하도록 구성될 수 있으며, 이때의 절연제는 도포된 후 경화되는 과정에서 상부와 하부에 위치한 제1-2 시트를 접착시키게 된다.
또한, 상기 제1 실시예 및 하기 아래에서 설명할 다른 실시예에서는 접착제를 이용하여 금속 레이어의 일면에 절연 레이어를 배치시키거나, PVD(Physical Vapor Deposition)와 CVD(Chemical Vapor Deposition)와 같은 증착을 이용하여 절연 레이어의 일면에 금속 레이어를 배치시킬 수도 있다.
또한, 상기 제1 실시예 및 하기 아래에서 설명할 다른 실시예에서는 상기 절단단계 이전에 가압을 통해 절연 레이어의 두께를 축소시키는 가압단계를 더 포함할 수도 있다.
상기 제1 실시예를 보다 상세하게 설명하면, 하기와 같다.
도 3 내지 도 5는 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조방법 중 절연제를 도포한 후 다른 제1-2 시트를 적층하는 형태의 제1 실시예를 도시한 것이며, 제1-1 시트 제조단계(S11)를 통해 절연 레이어(1)의 일면에 배치된 금속 레이어(2)를 배치시켜 제1-1 시트(11)를 제조한 후 (3-I)과 같이 제1-2 시트 제조단계(S12)를 통해 상기 제1-1 시트(11)의 금속 레이어(2)를 복수 개의 라인이 형성되도록 에칭하여 (3-II)와 같이 각 라인상의 도전체(3)가 소정의 거리(3L)만큼 이격된 형태로 배치된 제1-2 시트(12)를 제조하게 된다.
또한, 도 4의 (4-I)에 도시된 바와 같이, 상기 제1-2 시트(12A)의 상면에 절연제(4)를 도포한 후 다른 제1-2 시트(12B)를 적층하는 형태로 (4-II)에 도시된 바와 같이, 절연제(4)와 제1-2 시트(12A, 12B, 12C)를 교차 적층하여 하나의 스택(50)을 제조하도록 구성된다.
또한, 상기 스택(50)은 절단단계(S14)를 통해 기 설정된 소정의 두께로 수직하게 절단되며, 이를 통해 금속 적층체를 이용한 반도체 검사 패드(51)가 제조된다.
또한, 상기 제1 실시예 및 하기 아래에서 설명할 다른 실시예에서 상기 적층단계는 1~50kgf/㎠의 압력 및 40~180℃의 온도로 가열하여 스택(50)을 형성하게 된다.
1kgf/㎠ 미만의 압력 및 40℃ 미만의 온도에서는 적층이 이루어지지 않으며, 50kgf/㎠을 초과하는 압력 및 180℃를 초과하는 온도에서는 스택이 파손될 수 있음에 따라, 1~50kgf/㎠의 압력 및 40~180℃의 온도로 가압하여 스택(50)을 형성함이 바람직하다.
또한, 상기 가열은 90℃의 온도로 10분간 1차 가열한 후 160℃의 온도로 30분간 2차 가열한 후 90℃의 온도로 10분간 3차 가열하는 형태로 다단 가열하는 형태로 가열이 수행되거나, 다른 예로서 40℃에서부터 180℃까지 10분동안 온도가 천천히 증가하는 형태로 1차 가열한 후 180℃의 온도에서 30분간 2차 가열한 후 180℃에서부터 40℃까지 10분동안 온도가 천천히 감소하는 형태로 3차 가열하는 형태로 수행될 수도 있다.
또한, 상기 제1 실시예 및 하기 아래에서 설명할 다른 실시예에서 상기 적층단계는 진공하에서 압력 및 가열을 수행할 경우 적층되는 시트(제1 실시예에서는 제1-2 시트, 하기 아래 제4 실시예에서는 제2-2 시트 등...)와 시트 사이에 기포가 형성되는 것을 방지할 수 있음에 따라, 더욱 높은 품질을 얻을 수 있다.
이때, 0.5 Torr 미만의 진공을 가할 경우 크게 효과가 나타나지 않으며, 1 Torr를 초과하는 진공하에서는 절연제(4) 내에 존재하는 미세기포가 팽창하여 스택(50)이 파손되는 문제가 발생할 수 있음에 따라, 0.5~1 Torr의 진공하에서 압력 및 가열을 수행함이 바람직하다.
상기와 같이 제1 실시예를 따라 제조되는 금속 적층체를 이용한 반도체 검사 패드(51)는 사각판 형태의 몸체(52)에 복수 개의 도전체(3)가 행과 열로 배열되어 상면과 하면으로 노출된 금속 적층체를 이용한 반도체 검사 패드(51)에 있어서, 상기 몸체(52)를 형성하기 위해 일측에서 타측으로 횡방향 적층되는 복수 개의 절연제(4)와 상기 절연제(4)의 상면에서 하면까지 관통하여 열을 구성하며 배치되는 복수 개의 도전체(3)를 포함하여 구성된다.
또한, 상기 제1 실시예 및 하기 아래에서 설명할 다른 실시예에서는 상기 복수 개의 절연제(4) 사이에는 각각 절연 레이어(1)가 배치될 수 있으며, 상기 도전체(3)는 다른 절연제(4)가 횡방향 적층되는 절연제(4)의 일측 또는 타측 방향으로만 밀착되어 배치될 수 있으나, 제1 실시예를 통해 제조되는 금속 적층체를 이용한 반도체 검사 패드(51)는 상기 복수 개의 절연제(4) 사이에는 각각 절연 레이어(1)가 배치되고, 상기 도전체(3)는 다른 절연제(4)가 횡방향 적층되는 절연제(4)의 일측 또는 타측 방향으로만 밀착되어 배치된다.
또한, 상기 제1 실시예 및 하기 아래에서 설명할 다른 실시예에서는 상기 복수 개의 절연제 사이에는 각각 도전체가 배치되지 않는 절연제가 더 배치되거나, 상기 도전체는 상면과 하면에 부식방지를 위한 도금층을 더 포함하도록 구성될 수도 있다.
도 5는 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제2 실시예를 도시한 것이며, 상기 위에서 설명한 제1 실시예의 제1-1 시트 제조단계(S11)와 제1-2 시트 제조단계(S12)를 통해 제1-2시트(12)를 제조한 후 (5-I)에 도시된 바와 같이, 적층단계를 통해 도전체(3)가 절연 레이어(1)보다 상부에 위치하도록 정상적인 형태의 제1-2 시트(12A)와 도전체(3)가 절연 레이어(1)보다 하부에 위치하도록 뒤집어진 형태의 다른 제1-2 시트(12B)를 교차 적층하여 (5-II)에 도시된 바와 같이 하나의 스택(50)을 제조하도록 구성될 수도 있다.
상기와 같이, 정상적인 형태의 제1-2 시트(12A) 상부에 배치된 도전체(3A)와 뒤집어진 형태의 다른 제1-2 시트(12B) 하부에 배치된 도전체(3B) 사이 거리(3H)는 정상적인 형태로 제1-2 시트(12A)를 반복 적층할 때 절연 레이어(1)의 두께(1H)에 의해 도전체(3A, 3B)가 이격되는 거리보다 근접하게 배치할 수 있게 된다.
이는, 정상적인 형태의 제1-2 시트(12A)와 뒤집어진 형태의 다른 제1-2 시트(12B)를 교차 적층할 경우, 각각의 제1-2 시트(12A, 12B)의 상부에 위치한 절연제(4)의 두께만큼만 각 도전체(3A, 3B)가 이격되도록 배치할 수 있기 때문이다.
특히, 상기 절연 레이어(1)는 형상을 유지(파손을 방지)하기 위해서 두께를 줄이는 것에 한계가 있었으나, 상기 절연제(4)의 두께는 도포되는 두께를 극히 얇게 도포하여 조절할 수 있기 때문에 각 도전체(3A, 3B)의 거리는 매우 근접하게 배치시킬 수 있게 된다.
또한, 뒤집어진 형태의 다른 제1-2 시트(12B)의 상부에는 또 다른 제1-2 시트(12C)가 정상적인 형태로 적층되며, 다른 제1-2 시트(12B)의 도전체(3B)와 또 다른 제1-2 시트(12C)의 도전체(3C) 사이 거리(2H)는 절연 레이어(1)의 두께(1H)보다 멀리 이격된다.
즉, 적층되는 위치에 따라, 첫번째 행의 도전체(3A)와 두번째 행의 도전체(3B)는 근접하여 배치되고, 두번째 행의 도전체(3B)와 세번째 행의 도전체(3C)는 첫번째 행의 도전체(3A)와 두번째 행의 도전체(3B) 사이 거리에 비해 멀리 이격된 형태로 스택(50)이 제조된다.
이는, 뒤집어진 형태의 다른 제1-2 시트(12B)의 상부에는 또 다른 제1-2 시트(12C)가 정상적인 형태로 적층되는 과정에서 두개의 절연 레이어가 근접하여 적층됨에 따른 것이다.
상기와 같이 제2 실시예를 따라 제조되는 금속 적층체를 이용한 반도체 검사 패드(51)는 사각판 형태의 몸체(52)에 복수 개의 도전체(3A, 3B, 3C)가 행과 열로 배열되어 상면과 하면으로 노출된 금속 적층체를 이용한 반도체 검사 패드(51)에 있어서, 상기 몸체(52)를 형성하기 위해 일측에서 타측으로 횡방향 적층되는 복수 개의 절연제(4)와 상기 절연제(4)의 상면에서 하면까지 관통하여 열을 구성하며 배치되는 복수 개의 도전체(3A, 3B, 3C)를 포함하며, 상기 도전체(3A, 3B, 3C) 중 제1 열에 배치되는 도전체(3A)는 절연제(4)의 일측 방향으로만 밀착되어 배치되며, 상기 도전체(3A, 3B, 3C) 중 제2 열에 배치되는 도전체(3B)는 절연제의 타측 방향으로만 밀착되어 배치되는 형태로 복수 개의 열에 위치한 도전체(3A, 3B, 3C)가 밀착되는 방향이 교차되어 배치된다.
즉, 상기 도전체(3A, 3B, 3C) 중 제3 열에 배치되는 도전체(3C)는 절연제(4)의 일측 방향으로만 밀착되어 배치되며, 이는 제1 열에 배치되는 도전체(3A)와 동일한 방향으로 밀착되어 배치되는 것이다.
이를 통해 종래의 반도체 검사 패드에 비해 도전체(3A, 3B, 3C)를 국소 부위에 집중하여 배치시킬 수 있게 된다.
또한, 제2 실시예를 통해 제조될 경우, 상기 복수 개의 절연제(4) 사이에는 각각 절연 레이어(1)가 복수 횟수 배치될 수 있다.
도 6은 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 가압단계를 도시한 것이며, 상기 위에서 설명한 제1 실시예 또는 제2실시예를 비롯한 하기 아래에서 설명할 다른 실시예는 가압단계를 더 포함할 수도 있다.
또한, 가압단계는 가압을 통해 절연 레이어(1)의 두께를 줄이기 위한 것으로, 절연 레이어(1)의 두께가 축소되더라도 파열강도가 낮아져 절연 레이어(1)가 파손되는 것을 방지하기 위해 (6-II)에 도시된 바와 같이 절연제(4)를 제1-2시트(12)의 상부에 배치시킨(도포 및 경화시킨) 후 수행함이 바람직하다.
즉, 절연 레이어(1)의 두께 축소로 인해 낮아지는 파열강도를 절연체(4)가 보완해주게 되는 것이며, 전체적인 두께는 4H에서 5H와 같이 크게 줄일 수 있게 된다.
특히, 상기 위에서 설명한 제2 실시예를 수행하는 과정에서 가압단계를 수행할 때 큰 효과를 얻을 수 있다.
보다 상세하게는, (6-II)에 도시된 바와 같이 정상적인 형태의 제1-2 시트(12A)와 뒤집어진 형태의 다른 제1-2 시트(12B)를 적층한 후 가압단계를 수행하여 6H에서 7H와 같이 각 절연 레이어(1)의 두께를 축소 시키면서 반복 적층할 경우, 각 도전체의 사이 거리를 모두 근접하게 배치시킬 수 있게 된다.
즉, 절연 레이어가 근접하여 적층됨에 따라 발생하는 두번째 행의 도전체와 세번째 행의 도전체 사이 거리가 첫번째 행의 도전체와 두번째 행의 도전체 사이 거리에 비해 크게 이격되지 않도록 할 수 있는 것이다.
도 7 또는 도 8은 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제3 실시예를 도시한 것이며, 상기 위에서 설명한 제1 실시예와 동일한 형태로 절연성 재질의 절연 레이어(1)의 상면에 도전성 재질의 금속 레이어를 배치시키는 금속 레이어 배치단계와 상단에 위치한 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체(3A)를 소정의 거리만큼 이격시키는 에칭단계와 (7-I)에 도시된 바와 같이, 상단에 위치한 도전체(3)에 절연제를 도포하여 절연 레이어(4A)를 형성하는 절연 레이어 배치단계를 포함한다.
또한, (7-II)와 같이 상기 절연 레이어(4A)의 상부에 다른 금속 레이어(2B)를 배치하는 금속 레이어 배치단계, 상단에 위치한 다른 금속 레이어(2B)를 복수 개의 라인이 형성되도록 에칭하여 (7-III)와 같이 각 라인상의 도전체(3B)를 소정의 거리만큼 이격시키는 에칭단계, (8-I)과 같이 상단에 위치한 도전체(3B)에 절연제를 도포하여 절연 레이어(4B)를 형성하는 절연 레이어 배치단계를 순차적으로 복수 횟수 반복수행하여 (8-II)와 같이 하나의 스택(50)을 형성하는 적층단계와 상기 스택(50)을 소정의 두께로 수직하게 절단하는 절단단계를 통해 금속 적층체를 이용한 반도체 검사 패드(51)를 제조하게 된다.
상기와 같이 제3 실시예를 따라 제조되는 금속 적층체를 이용한 반도체 검사 패드(51)는 사각판 형태의 몸체(52)에 복수 개의 도전체(3)가 행과 열로 배열되어 상면과 하면으로 노출된 금속 적층체를 이용한 반도체 검사 패드(51)에 있어서, 상기 몸체(52)를 형성하기 위해 일측에서 타측으로 횡방향 적층되는 복수 개의 절연제(4)와 상기 절연제(4)의 상면에서 하면까지 관통하여 열을 구성하며 배치되는 복수 개의 도전체(3)를 포함하며, 상기 도전체(3)는 다른 절연제(4)가 횡방향 적층되는 절연제(4)의 일측 또는 타측 방향으로만 밀착되어 배치된다.
또한, 제3 실시예에서는 절연제(4)와 절연제(4) 사이에 절연 레이어나, 도전체가 배치되지 않는 절연제가 더 배치되지 않게 된다.
따라서, 제3 실시예를 통해 제조되는 금속 적층체를 이용한 반도체 검사 패드(51)의 각 도전체 사이 거리(8H)는 최하단에 위치한 절연 레이어(1)의 두께(1H)에 영향을 받지 않고, 절연제가 도포되어 형성되는 절연 레이어(4A, 4B)의 두께에 영향을 받음에 따라, 절연제가 도포되는 두께를 극히 얇게하여 각 도전체 사이 거리를 극히 가깝게 배치할 수 있게 된다.
도 9 내지 도 11은 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 제4 실시예를 도시한 것이며, 제2-1 시트 제조단계를 통해 도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 양면에 배치된 제2-1 시트(21)를 제조한 후 제2-2 시트 제조단계를 통해 도 9의 (9-I)와 같이 상기 제2-1 시트(21)의 금속 레이어(2)를 복수 개의 라인이 형성되도록 에칭하여 (9-II)와 같이 각 라인상의 도전체(3)가 소정의 거리(3L)만큼 이격된 제2-2 시트(22)를 제조하게된다.
또한, 상기 제2-2 시트(22)는 도 10의 (10-I)과 같이 일면 또는 양면에 절연제가 도포될 수 있으며, 처음 적층되는 제2-2 시트(22)만 양면에 절연제(4)가 도포됨이 바람직하며, 이때 처음 적층되는 제2-2 시트(22)의 하면에 도포된 절연제(4)는 완전히 경화되어도 관계없으나, 상면에 도포되는 절연제(4)는 도 10의 (10-II)와 같이 적층단계를 통해 상부에 적층되는 다른 제2-2 시트(22)와의 결합을 위해 상부에 다른 제2-2 시트(22)가 올려지기 전까지 미 경화됨이 바람직하다.
또한, 상기 제2-2 시트(22)의 상면에 도포되는 절연제(4)는 상부에 적층되는 다른 제2-2 시트(22)와의 결합 시 다른 제2-2 시트(22)의 도전체(3)와 도전체(3) 사이 거리(3L)에 해당하는 공간만큼 절연제(4)가 충진되는 것을 고려하여 도포됨이 바람직하다.
보다 상세하게는, 상기 절연제(4)의 높이가 도전체(3) 높이의 2배 미만일 경우, 도전체간 접촉이 발생할 수 있으며, 4배를 초과하는 높이에 대해서는 도전체간 거리가 너무 멀어짐에 따라, 2배~4배의 높이를 가지도록 도포됨이 바람직하다.
적층단계를 반복 수행하여 도 11의 (11-I)에 도시된 바와 같이 하나의 스택(50)을 제조하게 되며, 상기 스택(50)은 절단단계를 통해 소정의 두께로 수직하게 절단되어 (11-II)에 도시된 바와 같이 금속 적층체를 이용한 반도체 검사 패드(51)를 제조하게 된다.
또한, 상기 제4 실시예 및 상기 위에서 설명한 다른 실시예에서 상기 적층단계는 적층되는 제2-2 시트(22, 제1 실시예에서는 제1-2 시트)를 10~20개 적층하여 복수 개의 미니 스택을 형성한 후 상기 복수 개의 미니 스택을 반복 적층하여 하나의 스택(50)을 형성하도록 구성할 수도 있다.
상기와 같은 적층단계를 통해 적층되는 제2-2 시트의 도전체(3A)와 다른 제2-2 시트의 도전체(3B) 사이 거리(9H)는 절연 레이어(1)의 두께(1H)보다 가깝게 배치된다.
상기와 같이 제4 실시예를 따라 제조되는 금속 적층체를 이용한 반도체 검사 패드(51)는 사각판 형태의 몸체(52)에 복수 개의 도전체(3A, 3B)가 행과 열로 배열되어 상면과 하면으로 노출된 금속 적층체를 이용한 반도체 검사 패드(51)에 있어서, 상기 몸체(52)를 형성하기 위해 일측에서 타측으로 횡방향 적층되는 복수 개의 절연제(4)와 상기 절연제(4)의 상면에서 하면까지 관통하여 열을 구성하며 배치되는 복수 개의 도전체(3A, 3B)를 포함한다.
또한, 상기 도전체(3A, 3B)는 하나의 절연제(4) 내에 두개의 열로 배치되며, 하나의 절연제 내에 일측 방향으로 밀착된 도전체(3A)로 구성된 제1 열과 타측 방향으로 밀착된 도전체(3B)로 구성된 제2열로 나누어 배치된다.
즉, 하나의 절연제(4) 내에 일측 방향으로 밀착된 도전체(3A)와 타측 방향으로 밀착된 도전체(3B)가 두개의 열을 구성하여 배치되는 것이다.
이를 통해 하나의 절연제(4)내에 배치되는 도전체(3A, 3B) 사이 거리(9H)는 절연 레이어(1)의 두께(1H)보다 가깝게 배치된다.
또한, 제5 실시예로서 제4 실시예에 제1-1 시트를 결합하는 형태로 금속 적층체를 이용한 반도체 검사 패드를 제조할 수도 있다.
제5 실시예는 도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 일면에 배치된 제1-1 시트를 제조하는 제1-1 시트 제조단계와 상기 제1-1 시트의 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 제1-2 시트를 제조하는 제1-2 시트 제조단계와 도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 양면에 배치된 제2-1 시트를 제조하는 제2-1 시트 제조단계와 상기 제2 시트의 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 제2-2 시트를 제조하는 제2-2 시트 제조단계와 상기 제1-2 시트의 상면에 복수 개의 제2-2 시트를 적층하여 하나의 스택을 제조하는 적층단계와 상기 적층된 스택을 소정의 두께로 수직하게 절단하는 절단단계를 포함하도록 구성될 수도 있다.
즉, 제1 실시예의 제1-1 시트 제조단계와 제1-2 시트 제조단계를 통해 제1-2 시트를 제조한 후 제1-2 시트의 상면에 복수 개의 제2-2 시트를 적층하여 스택을 제조한 후 상기 스택을 소정의 두께로 수직하게 절단하여 금속 적층체를 이용한 반도체 검사 패드를 제조할 수도 있는 것이다.
또한, 상기 적층단계는 제2-2 시트의 상면에 절연제를 도포한 후 다른 제2-2 시트를 적층하는 형태로 절연제와 제2-2 시트를 교차 적층하여 하나의 스택을 제조하도록 구성될 수도 있다.
또한, 상기 위에서 설명한 제1 내지 제5 실시예를 통해 제조되는 금속 적층체를 이용한 반도체 검사 패드는 도금단계를 검사 패드의 표면에 노출되는 도전체의 산화를 방지하기 위해 무전해 도금을 수행할 수도 있다.
상기 도금단계는 각 반도체 검사 패드의 외면 전체를 도금하게 되지만, 노출된 도전체 이외의 절연제는 도금재료가 부착되지 않아 도금이 이루어지지 않는다.
따라서, 외면에 노출되어 있는 각 도전체의 상,하면만 도금된다.
바람직한 실시예로서 외부로부터 전기에너지를 공급받지 않고 금속염 수용액 중의 금속이온을 환원제의 힘에 의해 자기 촉매적으로 환원시켜 피처리물의 표면 위에 금속을 석출시키는 무전해 도금방법으로 도금을 진행하는 것이 바람직하며, 보다 높은 도금품질을 위해서 1차 도금과 2차 도금으로 나누어 진행할 수도 있다.
또한, 1차 도금과 2차 도금의 도금재료가 상이할 수도 있으며, 도전체의 반응성(금속 원자가 산화되어 양이온이 되려는 경향)을 비교하여 도금할 금속을 정하게 되며, 도전체가 반응성이 가장 높고, 1차 도금 금속, 2차 도금 금속 순으로 반응성이 낮은 금속을 사용하게 된다.
따라서, 금속의 반응성에 따라 도금 후 도전체의 표면이 부식되는 것을 방지되는 효과가 발생하게 된다.
예를 들면, 도전체로 Cu를 사용하고, 1차 도금만 진행할 경우 Au, Ag 등의 Cu보다 낮은 반응성을 가지는 금속을 사용하여 도금을 진행하게 된다.
또한, 도전체로 Cu를 사용하고, 1차 도금과 2차 도금을 진행하게 되는 경우, 1차로 Ni 등의 Cu보다 낮은 반응성을 가지는 금속을 사용하여 1차 도금을 진행한 후, 2차 도금은 1차 도금을 진행한 금속보다 낮은 반응성을 가지는 Pt, Ag, Au 등의 금속으로 도금을 진행하게 된다.
바람직한 실시예로서 도전체에 도금되는 두께가 0.01㎛ 미만일 경우, 도금의 내구성이 약하여 사용중 박리되는 문제가 발생할 수 있으며, 도금의 두께가 2㎛를 초과하더라도 내구성이 크게 증가하지 않으며, 도금의 두께로 인한 단차에 의해 반도체 검사과정에서 반도체에 스크래치가 발생될 수 있음에 따라, 도금은 0.01~2㎛ 범위 내에서 이루어지는 것이 바람직하다.
도 12는 본 발명에 따른 금속 적층체를 이용한 반도체 검사 패드의 제조 방법 중 절연파우더의 사용을 도시한 것이며, 상기 위에서 설명한 실시예에서 상기 절연 레이어(1) 또는 절연제(4)는 압력을 받아도 간격을 유지할 수 있는 고체상태의 산화알루미늄이나, 수산화알루미늄과 같은 절연재질로 구성되어 쇼트를 방지하기 위한 절연파우더(55)와 실리콘, 에폭시, 우레탄, 아크릴, PC, PE, PI, PP, PS, PU, PET, PEN, PAN, PT, 고무 중 적어도 어느 하나를 포함하도록 구성될 수도 있다.
또한, 상기 절연파우더(55)에 의해 각 도전체(3) 사이 거리는 외부로부터 압력을 받더라도 최소 절연파우더(55)의 두께만큼 이격되어 쇼트를 방지할 수 있게 된다.
상기 절연파우더(55)는 0.5~10㎛ 두께로 구성되어 도전체(3) 사이 간격을 최소 0.5㎛ 이상 이격시키면서, 도전체(3) 사이 간격이 10㎛이상 이격되지 않도록 절연파우더(55)의 두께는 10㎛ 미만의 두께를 가지는 것이 바람직하다.
또한, 상기 위에서 설명한 실시예에서 상기 절연 레이어(1) 또는 절연제(4)는 코팅에 의해 형성되지 않고, 시트 형상으로 제조된 필름이 사용될 수도 있다.
이상과 같이 본 발명은 첨부된 도면을 참조하여 바람직한 실시예를 중심으로 기술되었지만 당업자라면 이러한 기재로부터 본 발명의 범주를 벗어남이 없이 많은 다양한 자명한 변형이 가능하다는 것은 명백하다. 따라서 본 발명의 범주는 이러한 많은 변형의 예들을 포함하도록 기술된 청구범위에 의해서 해석되어져야 한다.
1 : 절연 레이어
2 : 금속 레이어
3 : 도전체
4 : 절연제
10 : 레이저
11 : 제1-1 시트
12 : 제1-2 시트
21 :제2-1 시트
22: 제2-2 시트
50 : 스택
51 : 금속 적층체를 이용한 반도체 검사 패드
55 : 절연파우더

Claims (24)

  1. 도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 일면에 배치된 제1-1 시트를 제조하는 제1-1 시트 제조단계와;
    상기 제1-1 시트의 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 제1-2 시트를 제조하는 제1-2 시트 제조단계와;
    상기 제1-2 시트를 반복 적층하여 하나의 스택을 제조하는 적층단계와;
    상기 적층된 스택을 소정의 두께로 수직하게 절단하는 절단단계를 포함하며,
    상기 적층단계는 도전체가 상부에 위치하도록 정상적인 형태의 제1-2 시트와 도전체가 하부에 위치하도록 뒤집어진 형태의 다른 제1-2 시트를 교차 적층하여 하나의 스택을 제조하되,
    상기 정상적인 형태의 제1-2 시트 상부에 배치된 도전체와 뒤집어진 형태의 다른 제1-2 시트 하부에 배치된 도전체 사이 거리가 절연 레이어의 두께보다 가까운 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  2. 도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 양면에 배치된 제2-1 시트를 제조하는 제2-1 시트 제조단계와;
    상기 제2-1 시트의 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 제2-2 시트를 제조하는 제2-2 시트 제조단계와;
    상기 제2-2 시트를 반복 적층하여 하나의 스택을 제조하는 적층단계와;
    상기 적층된 스택을 소정의 두께로 수직하게 절단하는 절단단계를 포함하며,
    상기 적층단계를 통해 적층되는 제2-2 시트의 도전체와 다른 제2-2 시트의 도전체 사이 거리가 절연 레이어의 두께보다 가까운 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  3. 도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 일면에 배치된 제1-1 시트를 제조하는 제1-1 시트 제조단계와;
    상기 제1-1 시트의 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 제1-2 시트를 제조하는 제1-2 시트 제조단계와;
    도전성 재질의 금속 레이어가 절연성 재질의 절연 레이어의 양면에 배치된 제2-1 시트를 제조하는 제2-1 시트 제조단계와;
    상기 제2-1 시트의 금속 레이어를 복수 개의 라인이 형성되도록 에칭하여 각 라인상의 도전체가 소정의 거리만큼 이격된 제2-2 시트를 제조하는 제2-2 시트 제조단계와;
    상기 제1-2 시트의 상면에 복수 개의 제2-2 시트를 적층하여 하나의 스택을 제조하는 적층단계와;
    상기 적층된 스택을 소정의 두께로 수직하게 절단하는 절단단계를 포함하는 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  4. 삭제
  5. 삭제
  6. 제 1항 또는 제 3항에 있어서,
    상기 제1-2 시트 제조단계와 적층단계 사이에 상기 제1-2 시트의 일면에 위치한 도전체에 절연제를 도포하여 코팅하는 코팅단계를 더 포함하는 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  7. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서,
    상기 절단단계 이전에 가압을 통해 절연 레이어의 두께를 축소시키는 가압단계를 더 포함한 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  8. 삭제
  9. 삭제
  10. 제 2항 또는 제 3항에 있어서,
    상기 제2-2 시트 제조단계와 적층단계 사이에 상기 제2-2 시트의 일면에 위치한 도전체에 절연제를 도포하여 코팅하는 코팅단계를 더 포함하는 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  11. 제 2항 또는 제 3항에 있어서,
    상기 적층단계는 제2-2 시트의 상면에 절연제를 도포한 후 다른 제2-2 시트를 적층하는 형태로 절연제와 제2-2 시트를 교차 적층하여 하나의 스택을 제조하는 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  12. 제 3항에 있어서,
    상기 적층단계를 통해 적층되는 제2-2 시트의 도전체와 다른 제2-2 시트의 도전체 사이 거리가 절연 레이어의 두께보다 가까운 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  13. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서,
    상기 절연 레이어는 실리콘, 에폭시, 우레탄, 아크릴, PC, PE, PI, PP, PS, PU, PET, PEN, PAN, PT, 고무 중 적어도 어느 하나를 포함하는 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  14. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서,
    상기 금속 레이어는 Cu, Au, Ag, Pt, Fe, Al, Ni, Mg, Pb, Zn, Sn, Co, Cr, Mn, C 중 적어도 어느 하나를 포함하는 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  15. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서,
    상기 절단단계 이후에 검사 패드의 표면에 노출되는 도전체의 산화를 방지하기 위해 무전해 도금을 수행하는 도금단계를 더 포함한 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  16. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서,
    상기 절연 레이어는 고체상태의 절연재질로 구성되어 쇼트를 방지하기 위한 절연파우더와;
    실리콘, 에폭시, 우레탄, 아크릴, PC, PE, PI, PP, PS, PU, PET, PEN, PAN, PT, 고무 중 적어도 어느 하나를 포함하는 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  17. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서,
    상기 금속 레이어를 복수 개의 라인이 형성되도록 에칭할 때 각 라인상의 도전체가 10~200㎛의 사이 간격으로 10~200㎛의 폭을 가지도록 에칭하는 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드의 제조 방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 사각판 형태의 몸체에 복수 개의 도전체가 행과 열로 배열되어 상면과 하면으로 노출된 금속 적층체를 이용한 반도체 검사 패드에 있어서,
    상기 몸체를 형성하기 위해 일측에서 타측으로 횡방향 적층되는 복수 개의 절연제와;
    상기 절연제의 상면에서 하면까지 관통하여 열을 구성하며 배치되는 복수 개의 도전체를 포함하며,
    상기 도전체는 하나의 절연제 내에 두개의 열로 배치되며,
    하나의 절연제 내에 일측 방향으로 밀착된 도전체로 구성된 제1 열과 타측 방향으로 밀착된 도전체로 구성된 제2열로 나누어 배치되는 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드.
  24. 제 23항에 있어서,
    상기 도전체는 상면과 하면에 부식방지를 위한 도금층을 더 포함한 것을 특징으로 하는
    금속 적층체를 이용한 반도체 검사 패드.
KR1020150144000A 2015-10-15 2015-10-15 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법 KR101856582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150144000A KR101856582B1 (ko) 2015-10-15 2015-10-15 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150144000A KR101856582B1 (ko) 2015-10-15 2015-10-15 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170044384A KR20170044384A (ko) 2017-04-25
KR101856582B1 true KR101856582B1 (ko) 2018-05-10

Family

ID=58703673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150144000A KR101856582B1 (ko) 2015-10-15 2015-10-15 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101856582B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118146725B (zh) * 2024-04-30 2024-08-20 苏州微飞半导体有限公司 一种用于ic测试的垂直导电胶制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374770B1 (ko) * 2013-11-22 2014-03-17 실리콘밸리(주) 금속 박판의 적층을 이용한 반도체 검사 패드 및 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374770B1 (ko) * 2013-11-22 2014-03-17 실리콘밸리(주) 금속 박판의 적층을 이용한 반도체 검사 패드 및 제조방법

Also Published As

Publication number Publication date
KR20170044384A (ko) 2017-04-25

Similar Documents

Publication Publication Date Title
US10026565B2 (en) Switch contact element and its preparation method
CN100593963C (zh) 内埋式线路结构及其工艺
JP6560156B2 (ja) 異方導電性シートおよびその製造方法
KR20200005543A (ko) 전기 커넥터 및 그 제조 방법
US20140131068A1 (en) Circuit board and method for manufacturing the same
TWI570825B (zh) 利用黏合劑層疊金屬薄板的半導體檢測板及其製造方法
CN109983628B (zh) 导电粒子配置膜、其制造方法、检查探头单元、导通检查方法
US20110214913A1 (en) Electro device embedded printed circuit board and manufacturng method thereof
KR101856582B1 (ko) 금속 적층체를 이용한 반도체 검사 패드 및 그 제조방법
KR101374770B1 (ko) 금속 박판의 적층을 이용한 반도체 검사 패드 및 제조방법
JP2009147263A5 (ko)
JP2020027859A (ja) 電気コネクターの製造方法
US10658200B2 (en) Thin film component sheet, board with built-in electronic component, and method of manufacturing the thin film component sheet
JP2000340277A (ja) インターコネクタ及びその製造方法
KR20220071981A (ko) 시트 커넥터, 시트 세트, 전기 검사 장치 및 전기 검사 방법
JP2016536566A (ja) 金属薄板を積層した半導体検査パッド及び製造方法
JP6422913B2 (ja) 異方導電性シートおよびその製造方法
CN103857204A (zh) 承载板及其制作方法
CN113141707B (zh) 窄线间距fpc线路加工方法、无线充电fpc绕线线圈
US20140069579A1 (en) Method for manufacturing a contact for testing a semiconductor device
US20050221635A1 (en) Micro-bumps to enhance lga interconnections
KR20100060272A (ko) 단방향 도전성 시트 및 그 제조 방법
US20150173185A1 (en) Circuit board and circuit board manufacturing method
CN110771270B (zh) 电子部件搭载用基板及其制造方法
JP2006173441A (ja) 固体電解コンデンサの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant