KR20020052587A - 반도체 패키지 제조용 몰드금형 - Google Patents

반도체 패키지 제조용 몰드금형 Download PDF

Info

Publication number
KR20020052587A
KR20020052587A KR1020000081981A KR20000081981A KR20020052587A KR 20020052587 A KR20020052587 A KR 20020052587A KR 1020000081981 A KR1020000081981 A KR 1020000081981A KR 20000081981 A KR20000081981 A KR 20000081981A KR 20020052587 A KR20020052587 A KR 20020052587A
Authority
KR
South Korea
Prior art keywords
mold
printed circuit
circuit board
spring
pins
Prior art date
Application number
KR1020000081981A
Other languages
English (en)
Other versions
KR100583487B1 (ko
Inventor
김성준
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000081981A priority Critical patent/KR100583487B1/ko
Publication of KR20020052587A publication Critical patent/KR20020052587A/ko
Application granted granted Critical
Publication of KR100583487B1 publication Critical patent/KR100583487B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17Component parts, details or accessories; Auxiliary operations
    • B29C45/64Mould opening, closing or clamping devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 반도체 패키지 제조용 몰드금형에 관한 것으로, 반도체칩이 실장되어 와이어로 본딩된 상태의 인쇄회로기판을 몰드공정을 위해 상,하부 몰드금형을 사용하여 클램핑하기 위한 몰드 금형 구조에 있어서, 상기 상부 몰드금형의 클램핑 면에 스프링에 의해 탄성지지되는 스프링 핀을 형성하여 상,하부 몰드금형의 클램핑시, 상기 핀이 인쇄회로 기판을 눌러주면서 상기 스프링의 수축에 의해 상기 상부 몰드 금형의 내부로 밀려들어가도록 함으로써, 상기 인쇄회로 기판의 워페이지 현상을 방지할 수가 있다.

Description

반도체 패키지 제조용 몰드금형{Mold for Manufacturing Semiconductor Package}
본 발명은 반도체 패키지 제조용 몰드금형 구조에 관한 것으로, 더욱 상세하게는 와이어 본딩공정이 이루어진 인쇄회로 기판을 몰드하기 전에 상하부 몰드금형에 의한 클램핑할 때, 상기 상부 몰드 금형의 클램핑 면에 스프링에 의해 탄성지지되는 스프링 핀을 형성하는 것에 의해, 상기 인쇄회로 기판의 워페이지 현상을 방지할 수 있는 인쇄회로 기판(PCB)을 이용한 반도체 패키지 제조용 몰드 금형 구조에 관한 것이다.
통상적으로 인쇄회로 기판을 이용한 반도체 패키지의 제조공정은, 웨이퍼내의 각각의 반도체칩의 불량을 체크하는 웨이퍼검사공정, 웨이퍼를 절단하여 반도체칩을 낱개로 분리하는 소잉공정, 낱개로 분리된 반도체칩을 인쇄회로기판(PCB)의 탑재판에 부착시키는 다이본딩공정, 반도체칩상에 구비된 칩패드와 써킷 필름 또는 리드 프레임의 회로 패턴을 와이어등의 전기적 접속수단으로 연결시켜주는 와이어본딩공정, 반도체칩의 내부회로와 그 외의 구성부품을 보호하기 위하여 봉지재로 외부를 감싸는 몰딩공정, 포밍공정, 완성된 패키지의 불량을 검사하는 완성품 검사공정 등을 거치게 된다.
상기 몰딩 공정은, 도 1에 도시된 바와 같이 하부 몰드(2)상에 반도체칩(40)이 실장되고 와이어(미도시)가 본딩된 상태의 인쇄회로기판(3)을 위치시키고, 상부 몰드(1)를 캐비티(6)가 형성되도록 상기 하부몰드와 계합시키고 상기 키비티(6)안으로 몰드 컴파운드를 주입해 성형화하여 이루어진다.
하지만, 몰딩 공정시나 그 전의 공정에 있어, 상온(常溫) 상태에 있던 인쇄회로 기판(3)이 대략 섭씨 175도 정도의 고온상태에서 공정이 이루어짐으로, 그 열팽창계수차이에 의해 상기 인쇄회로 기판이 볼록 또는 오목하게 휘어지는 워페이지(warpage) 현상이 발생되고, 이러한 인쇄회로 기판의 워페이지 현상은 반도체 회로의 성형 불량 및 반도체 칩(5)의 크랙발생을 유발하거나, 와이어스위핑(sweeping) 현상을 일으키는 등 반도체 패키지의 생산성 저하를 초래하는 주요 원인이 되고 있다.
따라서, 종래에는, 상온의 인쇄회로 기판(3)을 미리 어느 정도의 온도로 예열하는 예열장치(pre-heater)를 몰드 금형 장치에 구비하여 인쇄회로 기판의 워페이지 현상을 방지하고 있으나, 이 경우는, 예열 장치의 구비에 의해 몰드 금형 장치가 거대화된다는 단점이 있었으며, 종래의 또 다른 방법으로서, 몰딩공전 전에, 인위적으로 일회의 클램핑을 실시하여 오목 또는 볼록으로 휘어진 인쇄회로 기판을 평평하게 하는 공정을 수행하였으나, 이러한 몰딩공정전의 인위적인 클램핑의 실시는 각각의 모든 자재에서 추가되는 공정임으로 제조공정의 시간이 그 만큼 길어져 효율적인 못한 문제점이 있었다.
본 발명의 목적은 이와 같은 문제점을 해소하기 위하여 발명된 것으로서, 와이어 본딩공정이 완료된 반도체 칩이 탑재된 인쇄회로 기판을 몰드하기 위하여 상하,부 몰드금형에 의한 클램핑시, 상기 상부 몰드 금형의 클램핑 면에 스프링에 의해 탄성지지되는 스프링 핀을 형성하고 이에 의해 하는 것에 의해, 볼록 또는 오목하게 휘어진 인쇄회로 기판을 평평하게 해줌으로써 상기 스프링 핀이 상기 인쇄회로 기판의 워페이지 현상을 방지할 수 있는 반도체 패키지 제조용 몰드 금형 구조의 제공에 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 몰드 금형 구조는, 반도체칩이 실장되어 와이어로 본딩된 상태의 인쇄회로기판을 몰드공정을 위해 상,하부 몰드금형을 사용하여 클램핑하기 위한 몰드 금형 구조에 있어서, 상기 상부 몰드금형의 클램핑시, 클램핑 면에 스프링에 의해 탄성지지되는 스프링 핀을 형성하여 상,하부 몰드금형의 클램핑시, 상기 핀이 인쇄회로 기판을 눌러주면서 상기 스프링의 수축에 의해 상기 상부 몰드 금형의 내부로 밀려들어가는 것을 특징으로 한다.
또한, 상기한 스프링 핀은 상기 상부 몰드금형의 클램핑면에 대칭적으로 다수개 형성됨이 바람직하다.
도 1은 종래 인쇄회로기판을 이용한 반도체 패키지 제조에 있어서, 몰드 과정을 도시한 상태도이다.
도 2는 본 발명에 따른, 스프링 장치에 탄성지지되는 핀이 형성된 몰드 금형 구조를 도시한 상태도이다.
- 도면의 주요 부분에 대한 부호의 설명 -
1 - 상부 몰드 금형2 - 하부 몰드 금형
3 - 인쇄회로기판 4 - 에폭시
5 - 반도체 칩6 - 캐비티
7- 핀
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 몰드 금형구조를 나타내는 도면으로서, 상부 클램프(1)의 클램핑면쪽에 다수의 스프링장치를 설치하여 이 스프링 장치에 탄성지지되는 핀(7)을 돌출되도록 형성하는 것을 제외하고는 실질적으로 도 1에서 설명한 것과 실질적으로 동일하다.
상기 스프링 장치에 의해 탄성지지되는 핀(7)에 대해 더 상세히 설명하면, 상기 상부 몰드 금형(1) 하부의 몰딩시 클램핑 되는 클램핑면(실제로, 클램핑면은 반도체 칩(5)주위로 사각링 형상을 하고 있음)의 소정부위에 다수의 스프링장치를 내설하고 이 스프링 장치에 탄성지지되는 핀(7)을 연결하여 상부 몰드 금형(1)의 클램핑면으로부터 돌출형성한다.
여기서, 상기 스프링 장치에 탄성지지되는 핀(7)은 사각링 형상의 클램핑면에 대칭적으로 다수개 형성함이 바람직하며, 이는 인쇄회로 기판(3)의 오목 또는볼록으로 휘어진 부분을 고르게 펴주기 위한 것이다.
상기와 같이 형성된 핀(7)은, 상부 몰드 금형(1)과 하부 몰드 금형(2)과의 클램핑이 진행되는 동안에는 상기 인쇄회로기판(3)과 직접 접촉되어 계속 눌러주어 인쇄회로 기판(3)의 휘어진 부분이 펴지게 되고 결국, 클램핑의 완료후에는 상기 스프링은 완전히 수축하게 되고 그 수축된 부분만큼 핀(7)이 밀려 들어가 완전히 상부 몰드 금형내부로 들어가게 된다.
이와 같이 구성된 발명은 스프링 장치에 의해 탄성지지되는(7)의 구성에 의해 클램핑시, 오목 또는 볼록으로 휘어진 인쇄회로 기판(3)을 평평하게 함으로써 인쇄회로 기판의 워페이지를 방지할 수가 있게 되는 것이다.
이상의 설명에서 알 수 있듯이 본 발명에 따른 반도체 패키지 제조용 몰드금형 구조에 의하면, 와이어 본딩공정이 완료된 반도체 칩이 탑재된 인쇄회로 기판을 몰드하기 위하여 상하,부 몰드금형에 의한 클램핑시, 상기 상부 몰드 금형의 클램핑 면에 스프링에 의해 탄성지지되는 스프링 핀을 형성하여 인쇄회로기판을 접촉하고 눌러줌으로써 볼록 또는 오목하게 휘어진 인쇄회로 기판의 평평도를 유지해 상기 스프링 핀이 상기 인쇄회로 기판의 워페이지 현상을 방지하여 반도체 패키지의 생산효율을 제고할 수가 있게 된다..

Claims (2)

  1. 반도체칩이 실장되어 와이어로 본딩된 상태의 인쇄회로기판을 몰드공정을 위해 상,하부 몰드금형을 사용하여 클램핑하기 위한 몰드 금형 구조에 있어서,
    상기 상부 몰드금형의 클램핑시, 클램핑 면에 스프링에 의해 탄성지지되는 스프링 핀을 형성하여 상,하부 몰드금형의 클램핑시, 상기 핀이 인쇄회로 기판을 눌러주면서 상기 스프링의 수축에 의해 상기 상부 몰드 금형의 내부로 밀려들어가는 것을 특징으로 하는 몰드 금형 구조.
  2. 제 1 항에 있어서, 상기한 스프링 핀은 상기 상부 몰드금형의 클램핑면에 대칭적으로 다수개 형성되는 것을 특징으로 하는 몰드 금형 구조.
KR1020000081981A 2000-12-26 2000-12-26 반도체 패키지 제조용 몰드금형 KR100583487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000081981A KR100583487B1 (ko) 2000-12-26 2000-12-26 반도체 패키지 제조용 몰드금형

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000081981A KR100583487B1 (ko) 2000-12-26 2000-12-26 반도체 패키지 제조용 몰드금형

Publications (2)

Publication Number Publication Date
KR20020052587A true KR20020052587A (ko) 2002-07-04
KR100583487B1 KR100583487B1 (ko) 2006-05-24

Family

ID=27685971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000081981A KR100583487B1 (ko) 2000-12-26 2000-12-26 반도체 패키지 제조용 몰드금형

Country Status (1)

Country Link
KR (1) KR100583487B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687860B1 (ko) * 2001-08-13 2007-02-27 주식회사 하이닉스반도체 반도체 패키지의 금형 장치
KR102087318B1 (ko) * 2019-03-29 2020-04-23 박오희 반도체 패키지의 몰딩성형 방법 및 그 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101650929B1 (ko) * 2014-12-10 2016-08-24 (주)장터미디어플러스 전자여권 표지 숙성박스

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234536A (ja) * 1985-04-11 1986-10-18 Nec Corp 樹脂封止金型
JPH05183027A (ja) * 1991-12-26 1993-07-23 Nikko Kyodo Co Ltd 半導体装置の測定用治具
KR100203558B1 (ko) * 1997-01-06 1999-06-15 김규현 비지에이 반도체패키지용 몰드금형 구조 및 패키지 성형방법
KR19990025058A (ko) * 1997-09-10 1999-04-06 김규현 반도체패키지용 몰드금형

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687860B1 (ko) * 2001-08-13 2007-02-27 주식회사 하이닉스반도체 반도체 패키지의 금형 장치
KR102087318B1 (ko) * 2019-03-29 2020-04-23 박오희 반도체 패키지의 몰딩성형 방법 및 그 장치

Also Published As

Publication number Publication date
KR100583487B1 (ko) 2006-05-24

Similar Documents

Publication Publication Date Title
KR100190981B1 (ko) 편면수지 봉지형 반도체장치의 제조방법 및 이에 사용되는 캐리어 프레임
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
JP2972096B2 (ja) 樹脂封止型半導体装置
KR20010058583A (ko) 리드 엔드 그리드 어레이 반도체패키지
JP2002009097A (ja) 半導体装置とその製造方法
TW200406898A (en) Techniques-for manufacturing flash-free contacts on a semiconductor package
JPH10284525A (ja) 半導体装置の製造方法
KR100583487B1 (ko) 반도체 패키지 제조용 몰드금형
JPH05267555A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
US5939777A (en) High aspect ratio integrated circuit chip and method for producing the same
JP2002254481A (ja) 樹脂モールド金型及び樹脂モールドパッケージの製造方法
US7632720B2 (en) Method of manufacturing a semiconductor device
KR100203558B1 (ko) 비지에이 반도체패키지용 몰드금형 구조 및 패키지 성형방법
JP2002151531A (ja) 半導体装置の製造方法
JPH1044180A (ja) トランスファ樹脂封止方法及びそれに用いる樹脂封止 金型装置
KR19980021184A (ko) 방열판을 갖는 반도체 칩 패키지
KR200234174Y1 (ko) Bga 반도체패키지의 패키지성형 몰드금형 구조
KR200292790Y1 (ko) 반도체 패키지용 리드프레임의 탑재판 구조
JPH10150127A (ja) 半導体装置およびその製造方法
KR0176111B1 (ko) 반도체 칩 패키지를 성형하는 제조금형 구조 및 이형핀 배치방법
JPH04168759A (ja) 半導体装置及びリードフレームとその製造方法
JPH047865A (ja) リードフレームおよびそれを用いた半導体集積回路装置
KR100214553B1 (ko) 버텀 리드 패키지의 제조 방법
KR0145766B1 (ko) 반도체 패키지 및 그 제조방법
KR100723211B1 (ko) 집적회로 칩 패키징 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee