KR20020048598A - 마이크로프로세서의 오동작 처리 장치 - Google Patents

마이크로프로세서의 오동작 처리 장치 Download PDF

Info

Publication number
KR20020048598A
KR20020048598A KR1020000077808A KR20000077808A KR20020048598A KR 20020048598 A KR20020048598 A KR 20020048598A KR 1020000077808 A KR1020000077808 A KR 1020000077808A KR 20000077808 A KR20000077808 A KR 20000077808A KR 20020048598 A KR20020048598 A KR 20020048598A
Authority
KR
South Korea
Prior art keywords
microprocessor
malfunction
signal
backup
monitoring unit
Prior art date
Application number
KR1020000077808A
Other languages
English (en)
Inventor
윤재은
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000077808A priority Critical patent/KR20020048598A/ko
Publication of KR20020048598A publication Critical patent/KR20020048598A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Retry When Errors Occur (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 마이크로프로세서가 오동작하는 경우 오동작 이전에 수행한 중요 데이터 및 동작 상황을 메모리에 백업하게 한 후에 재동작시켜 연속적인 동작을 수행하도록 한 마이크로프로세서의 오동작 처리 장치에 관한 것으로, 종래에는 마이크로프로세서가 오동작 직전에 수행한 중요 데이터나 동작 상황 등을 백업하지 못하므로, 초기화 이후에 재동작시 이전 중요 데이터나 동작 상황 등을 알 수 없어 프로그램 수행시 정상적인 연결 동작을 수행하지 못하는 단점이 있었다.
따라서, 본 발명은 마이크로프로세서의 오동작시 리셋 신호 이전에 백업 인터럽트 신호를 인가하여 오동작 이전에 수행한 중요 데이터 및 동작 상황을 메모리부의 백업 영역에 백업하게 함으로써, 해당 마이크로프로세서의 재동작시 백업된 중요 데이터 및 동작 상황을 이용하여 오동작 이전의 동작에 대한 연속적인 처리가 가능해 짐에 따라 신뢰성을 향상시킬 수 있게 되며, 해당 마이크로프로세서의 오동작 원인을 파악하여 동일한 원인으로 인한 오동작을 최소화시킬 수 있게 된다.

Description

마이크로프로세서의 오동작 처리 장치{Processing Apparatus For Abnomal Action Of Microprocessor}
본 발명은 마이크로프로세서의 오동작 처리 장치에 관한 것으로, 특히 마이크로프로세서가 오동작하는 경우 오동작 이전에 수행한 중요 데이터 및 동작 상황을 메모리에 백업하게 한 후에 재동작시켜 연속적인 동작을 수행하도록 한 마이크로프로세서의 오동작 처리 장치에 관한 것이다.
일반적으로, 마이크로프로세서는 한 개의 IC(Integrated Circuit) 칩으로 된 중앙처리장치를 의미하는 것으로, 어드레스 버스(address bus)를 통해 하나의 장치를 선택해서 데이터 버스(data bus)를 통하여 그 장치와 정보를 교환하게 되는데, 이러한 기능을 수행하기 위해서는 수행 프로그램을 저장하고 있는 메모리가 있어야 한다.
그리고, 해당 마이크로프로세서를 시작할 때나, 동작중에 다시 처음의 상태부터 시작하고 싶을 때에는 리셋(reset) 신호를 사용하는데, 해당 리셋 신호는 어떤 주어진 특별한 주소를 프로그램 카운터에 놓으으로 해서 마이크로프로세서의 초기 상태를 결정하는 역할을 한다.
이러한 종래 마이크로프로세서의 오동작 처리 구조는 첨부된 도면 도 1에 도시한 바와 같이, 해당 마이크로프로세서(11)가 오동작 감시부(watchdog timer, 12) 및 메모리부(13)와 상호 연동하는 구조를 갖는데, 해당 마이크로프로세서(11)는 메모리부(13)로부터 프로그램을 판독하여 해당되는 명령을 수행하며, 필요에 따라 데이터들을 메모리부(13)에 기록하거나 메모리부(13)로부터 판독한다.
그리고, 해당 오동작 감시부(12)는 전원 인가시 또는 수동 리셋 신호가 입력되는 경우에 마이크로프로세서(11)에 리셋(Reset) 신호를 인가하여 초기화시키고,해당 마이크로프로세서(11)의 오동작을 감시하여 초기화시키며, 해당 메모리부(13)는 마이크로프로세서(11)의 기능 수행에 필요한 프로그램 코드를 저장하고 있는 프로그램 영역과 데이터들을 저장하고 있는 데이터 영역으로 이루어져 있다.
이와 같이 구성된 종래 마이크로프로세서(11)의 오동작 처리 동작을 첨부한 도면 도 2에 도시된 오동작시 타이밍도를 참조하여 상세하게 설명하면 다음과 같다.
먼저, 오동작 감시부(12)의 셋 입력단자(Set)는 리셋 출력단자(Reset)를 '하이' 레벨로 천이시킨다고 가정하면, 해당 오동작 감시부(12)의 리셋 출력단자는 일정시간 이내에 셋 신호가 활성화되지 않을 경우 리셋 신호를 활성 상태인 '로우' 레벨로 출력시켜 마이크로프로세서(11)를 초기화시킨다.
그리고, 해당 마이크로프로세서(11)는 프로그램 수행중에 주기적으로 오동작 감시부(12)의 셋 입력단자에 정해진 활성 상태의 셋 신호를 인가하여, 해당 오동작 감시부(12)의 리셋 출력단자의 리셋 신호가 '로우' 레벨로 천이되지 않도록 한다.
다시 말해서, 해당 마이크로프로세서(11)가 정상 동작을 수행할 경우 오동작 감시부(12)의 리셋 출력단자는 '하이' 레벨을 유지하여 정상 동작중인 마이크로프로세서(11)가 초기화되지 않도록 한다.
이러한 상태에서 해당 마이크로프로세서(11)가 정상 동작을 수행하지 않을 경우에는 일정시간 이내에 오동작 감시부(12)의 셋 입력단자에 정해진 활성 상태의 셋 신호를 인가하지 못하게 되고, 이에, 해당 오동작 감시부(12)의 리셋 신호가 '로우' 레벨로 천이되어 마이크로프로세서(11)의 리셋 입력단자(Reset)로 인가됨에따라 해당 마이크로프로세서(11)가 초기화 동작을 수행함으로써, 비정상 동작에서 벗어나 모든 기능을 초기화한 후에 재동작을 수행한다.
그런데, 종래에는 마이크로프로세서(11)가 정상 동작을 수행하지 못함에 따라 즉, 오동작함에 따라 오동작 감시부(12)의 리셋 신호에 의해 마이크로프로세서(11)가 초기화되는 경우 해당 마이크로프로세서(11)가 오동작 직전에 수행한 중요 데이터나 동작 상황 등을 백업하지 못하므로, 초기화 이후에 재동작시 이전 중요 데이터나 동작 상황 등을 알 수 없어 프로그램 수행시 정상적인 연결 동작을 수행하지 못하는 단점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 마이크로프로세서의 오동작시 리셋 신호 이전에 백업 인터럽트 신호를 인가하여 오동작 이전에 수행한 중요 데이터 및 동작 상황을 메모리부의 백업 영역에 백업하게 함으로써, 해당 마이크로프로세서의 재동작시 백업된 중요 데이터 및 동작 상황을 이용하여 오동작 이전의 동작에 대한 연속적인 처리가 가능하게 하도록 하는데 있다.
또한, 본 발명의 다른 목적은, 마이크로프로세서의 오동작에 따른 재동작시백업된 중요 데이터 및 동작 상황을 이용한 연속적인 처리가 가능하게 함으로써, 해당 마이크로프로세서의 오동작 원인을 파악할 수 있도록 함과 동시에 신뢰성을 향상시키는데 있다.
도 1은 종래 마이크로프로세서의 오동작 처리 구조를 도시한 도면.
도 2는 도 1에 있어, 마이크로프로세서와 오동작 감시부 사이의 오동작시 타이밍도.
도 3은 본 발명에 따른 마이크로프로세서의 오동작 처리 구조를 도시한 도면.
도 4는 도 3에 있어, 마이크로프로세서와 오동작 감시부 사이의 오동작시 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명 *
31 : 마이크로프로세서 32 : 오동작 감시부
33 : 메모리부
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, 일정시간 주기로 셋 입력신호가 인가되지 않는 경우 백업 인터럽트 신호를 인가하고, 백업 인터럽트 완료신호가 인가되는 경우 리셋 신호를 인가하는 오동작 감시부와; 상기 오동작 감시부로부터 백업 인터럽트 신호가 인가되면 중요 데이터 및 동작 상황을 메모리부에 백업한 후에 백업 인터럽트 완료 신호를 상기 오동작 감시부로 인가하는 마이크로프로세서를 포함하는 마이크로프로세서의 오동작 처리 장치를 제공하는데 있다.
여기서, 상기 오동작 감시부는 마이크로프로세서에 백업 인터럽트 신호를 인가한 후, 소정시간 이내에 백업 인터럽트 완료신호가 인가되지 않는 경우 상기 마이크로프로세서에 리셋 신호를 인가하여 초기화시키는 것을 특징으로 한다.
그리고, 상기 마이크로프로세서는 오동작 감시부로부터 리셋 신호가 인가됨에 따라 초기화된 후 재동작시 상기 메모리부에 백업한 중요 데이터 및 동작 상황을 이용하여 오동작 이전의 동작에 대한 연속적인 처리를 수행하는 것을 특징으로 한다.
또한, 상기 메모리부는 마이크로프로세서가 오동작 이전에 수행한 중요 데이터 및 동작 상황을 저장하기 위한 백업 영역을 더 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에 따른 마이크로프로세서의 오동작 처리 구조는 첨부한 도면 도 3에 도시한 바와 같이, 해당 마이크로프로세서(31)가 오동작 감시부(32) 및 메모리부(33)와 상호 여동하는 구조를 갖되, 도 1에 도시된 종래 마이크로프로세서(31)의 오동작 처리 구조와는 달리 마이크로프로세서(31)와 오동작 감시부(32) 사이에 백업 인터럽트 신호(Int)와 백업 인터럽트 완료신호(Ack)가 추가된 구조를 갖는다.
여기서, 백업 인터럽트 신호는 마이크로프로세서(31)가 오동작 직전에 수행한 중요 데이터 및 동작 상황을 메모리부에 백업할 수 있도록 오동작 감시부(32)가 마이크로프로세서(31)에 인가하는 신호를 의미하며, 백업 인터럽트 완료신호는 중요 데이터 및 동작 상황의 백업이 완료된 이후에 오동작 감시부(32)가 마이크로프로세서(31)를 초기화할 수 있도록 마이크로프로세서(31)가 오동작 감시부(32)에 인가하는 신호를 의미한다.
이를 위한 각 구성부의 기능을 설명하면, 해당 오동작 감시부(32)는 마이크로프로세서(31)가 오동작하는 경우 해당 마이크로프로세서(31)가 오동작 직전에 수행한 중요 데이터 및 동작 상황을 메모리부(33)에 백업할 수 있도록 백업 인터럽트 신호를 인가한 후, 해당 마이크로프로세서(31)로부터 백업 인터럽트 완료신호가 인가되면 마이크로프로세서(31)에 리셋 신호를 인가하여 초기화시킨다.
해당 마이크로프로세서(31)는 오동작 감시부(32)로부터 백업 인터럽트 신호가 인가되면 백업 인터럽트 프로그램을 수행시켜 중요 데이터 및 동작 상황을 메모리부(33)에 백업한 후, 백업이 완료되면 백업 인터럽트 완료신호를 오동작감시부(32)에 인가한다.
해당 메모리부(33)는 마이크로프로세서(31)의 기능 수행에 필요한 프로그램 코드를 저장하고 있는 프로그램 영역과 데이터들을 저장하고 있는 데이터 영역 이외에 마이크로프로세서(31)에 의해 백업되는 오동작 직전에 수행한 중요 데이터 및 동작 상황을 저장하기 위한 백업 영역을 포함한다.
이와 같이 구성된 본 발명에 따른 마이크로프로세서(11)의 오동작 처리 절차를 첨부한 도면 도 4에 도시한 오동작시 타이밍도를 참조하여 상세하게 설명하면 다음과 같다.
먼저, 마이크로프로세서(31)와 오동작 감시부(32) 사이에서 인가되는 모든 신호는 '로우' 레벨을 활성 상태인 것으로 가정하면, 해당 마이크로프로세서(31)는 정상적인 프로그램 수행중에 일정시간을 주기로 오동작 감시부(32)의 셋 입력단자에 '로우' 레벨의 셋 신호를 인가하게 된다.
이때, 해당 오동작 감시부(32)는 일정시간 주기로 '로우' 레벨의 셋 신호가 인가되는지를 확인하여, '로우' 레벨의 셋 신호가 인가되면 마이크로프로세서(31)가 정상 동작중인 것으로 인식하여 리셋 출력단자를 비활성 상태인 '하이' 레벨을 유지시킴으로써, 정상 동작중인 마이크로프로세서(31)가 초기화되지 않도록 한다.
그런데, 마이크로프로세서(31)로부터 일정시간 주기로 '로우' 레벨의 셋 신호가 인가되지 않게 되면, 해당 오동작 감시부(32)는 마이크로프로세서(31)가 비정상 동작 즉, 오동작중인 것으로 인식하여 백업 인터럽트 신호를 마이크로프로세서(31)에 인가하게 된다.
그러면, 해당 마이크로프로세서(31)는 오동작 감시부(32)로부터 백업 인터럽트 신호가 인가됨에 따라 백업 인터럽트 프로그램을 수행시켜 이전(오동작 직전)에 수행한 중요 데이터 및 동작 상황을 메모리부(33)의 백업 영역에 백업하게 된다.
이때, 해당 오동작 감시부(32)는 소정시간 이내에 마이크로프로세서(31)로부터 백업 인터럽트 완료신호가 인가되는지 즉, 마이크로프로세서(31)가 오동작 직전에 수행한 중요 데이터 및 동작 상황에 대한 백업을 완료했는지를 확인하여, 백업 인터럽트 완료신호가 인가되면 마이크로프로세서(31)에 리셋 신호를 인가하여 초기화시키게 되고, 소정시간 이내에 마이크로프로세서(31)로부터 백업 인터럽트 완료신호가 인가되지 않으면 오동작 감시부(32)가 마이크로프로세서(31)에 리셋 신호를 자동으로 인가하여 초기화시키게 된다.
이로써, 해당 마이크로프로세서(31)가 재동작시 메모리부(33)의 백업 영역에 백업된 중요 데이터 및 동작 상황을 이용하여 오동작 이전의 동작에 대한 연속적인 처리가 가능해 지며, 해당 마이크로프로세서(31)의 오동작 원인을 파악할 수 있게 된다.
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 마이크로프로세서의 오동작시 리셋 신호 이전에 백업 인터럽트 신호를 인가하여 오동작 이전에 수행한 중요 데이터 및 동작 상황을 메모리부의 백업 영역에 백업하게 함으로써, 해당 마이크로프로세서의 재동작시 백업된 중요 데이터 및 동작 상황을 이용하여 오동작 이전의 동작에 대한 연속적인 처리가 가능해 짐에 따라 신뢰성을 향상시킬 수 있게 되며, 해당 마이크로프로세서의 오동작 원인을 파악하여 동일한 원인으로 인한 오동작을 최소화시킬 수 있게 된다.

Claims (4)

  1. 일정시간 주기로 셋 입력신호가 인가되지 않는 경우 백업 인터럽트 신호를 인가하고, 백업 인터럽트 완료신호가 인가되는 경우 리셋 신호를 인가하는 오동작 감시부와;
    상기 오동작 감시부로부터 백업 인터럽트 신호가 인가되면 중요 데이터 및 동작 상황을 메모리부에 백업한 후에 백업 인터럽트 완료 신호를 상기 오동작 감시부로 인가하는 마이크로프로세서를 포함하는 것을 특징으로 하는 마이크로프로세서의 오동작 처리 장치.
  2. 제 1항에 있어서,
    상기 오동작 감시부는, 마이크로프로세서에 백업 인터럽트 신호를 인가한 후, 소정시간 이내에 백업 인터럽트 완료신호가 인가되지 않는 경우 상기 마이크로프로세서에 리셋 신호를 인가하여 초기화시키는 것을 특징으로 하는 마이크로프로세서의 오동작 처리 장치.
  3. 제 1항에 있어서,
    상기 마이크로프로세서는, 오동작 감시부로부터 리셋 신호가 인가됨에 따라초기화된 후 재동작시 상기 메모리부에 백업한 중요 데이터 및 동작 상황을 이용하여 오동작 이전의 동작에 대한 연속적인 처리를 수행하는 것을 특징으로 하는 마이크로프로세서의 오동작 처리 장치.
  4. 제 1항 또는 3항에 있어서,
    상기 메모리부는, 마이크로프로세서가 오동작 이전에 수행한 중요 데이터 및 동작 상황을 저장하기 위한 백업 영역을 더 포함하는 것을 특징으로 하는 마이크로프로세서의 오동작 처리 장치.
KR1020000077808A 2000-12-18 2000-12-18 마이크로프로세서의 오동작 처리 장치 KR20020048598A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000077808A KR20020048598A (ko) 2000-12-18 2000-12-18 마이크로프로세서의 오동작 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000077808A KR20020048598A (ko) 2000-12-18 2000-12-18 마이크로프로세서의 오동작 처리 장치

Publications (1)

Publication Number Publication Date
KR20020048598A true KR20020048598A (ko) 2002-06-24

Family

ID=27682809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000077808A KR20020048598A (ko) 2000-12-18 2000-12-18 마이크로프로세서의 오동작 처리 장치

Country Status (1)

Country Link
KR (1) KR20020048598A (ko)

Similar Documents

Publication Publication Date Title
US6922794B2 (en) Microcomputer with debug supporting function
US7334167B2 (en) Circuit for detection of internal microprocessor watchdog device execution and method for resetting microprocessor system
KR20020048598A (ko) 마이크로프로세서의 오동작 처리 장치
JP2508305B2 (ja) 初期値決定装置
JP6835422B1 (ja) 情報処理装置及び情報処理方法
KR100988669B1 (ko) 프로그램 처리 장치 및 프로그램 처리 방법
JPH08179857A (ja) リセット回路
KR100557395B1 (ko) 콘트롤디바이스를 위한 입출력인터페이싱방법
KR20000001674A (ko) 프로세서 복구 장치
JPS60138625A (ja) Ｃｐｕリセツト回路
JPH04177504A (ja) プログラマブルコントローラのバックアップ装置
JPS62209627A (ja) デ−タ処理装置
JPS6340944A (ja) 情報処理装置
JPS6389941A (ja) マイクロプロセツサ応用機器の監視制御装置
CN111930433A (zh) 一种信息处理方法、电子设备和计算机可读存储介质
JPH0830442A (ja) 計算機制御装置のプログラム起動方法およびその計算機制御装置
JPH07129425A (ja) リブート処理方法
CN116450224A (zh) 基于清除cmos的数据的恢复方法及装置、系统
KR19990010664A (ko) 명령어를 통한 시스템 리셋회로 및 방법
JPH0341517A (ja) セットアップ起動方式
JPH04225411A (ja) リセット回路
JPH05342059A (ja) マイクロプロセッサの異常監視方法及びその実現回路
JPS63143617A (ja) 制御装置
KR19980084888A (ko) 프로세서의 자동 리셋 장치
JPH1040136A (ja) 制御装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination