KR20020047003A - 플라즈마 처리 방법 - Google Patents

플라즈마 처리 방법 Download PDF

Info

Publication number
KR20020047003A
KR20020047003A KR1020010079143A KR20010079143A KR20020047003A KR 20020047003 A KR20020047003 A KR 20020047003A KR 1020010079143 A KR1020010079143 A KR 1020010079143A KR 20010079143 A KR20010079143 A KR 20010079143A KR 20020047003 A KR20020047003 A KR 20020047003A
Authority
KR
South Korea
Prior art keywords
plasma
etching
process gas
generation
processing chamber
Prior art date
Application number
KR1020010079143A
Other languages
English (en)
Other versions
KR100553299B1 (ko
Inventor
가네쯔끼노리오
야마모토다쯔시
히라야마마사끼
다다히로 오미
Original Assignee
다다히로 오미
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다다히로 오미, 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 다다히로 오미
Publication of KR20020047003A publication Critical patent/KR20020047003A/ko
Application granted granted Critical
Publication of KR100553299B1 publication Critical patent/KR100553299B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 플라즈마 처리 방법에 따라, 처리실(1) 내로 공급된 프로세스 가스는 프로세스 가스로부터 플라즈마를 생성하고 플라즈마에 의해 처리실(1) 내에 배치된 기판(8)을 처리하는 데 이용된다. 기판(8)은 플라즈마에 의해 에칭될 적어도 2종류의 적층막(21, 22)을 포함하고, 에칭되는 임의의 상기 막에 따라 플라즈마 생성 중에 프로세스 가스의 변화가 일어난다. 따라서, 주 플라즈마 프로세스를 제외한 임의의 프로세스에 필요한 시간이 단축될 수 있어 처리 속도를 향상시키도록 전체의 플라즈마 프로세스의 총 시간이 단축될 수 있다.

Description

플라즈마 처리 방법{PLASMA PROCESSING METHOD}
본 발명은 플라즈마 처리 방법에 관한 것이다. 특히, 본 발명은 일예로 반도체 또는 액정 표시 장치의 제조에 이용되는 플라즈마 처리 방법에 관한 것이다.
플라즈마 처리 장치는 일예로 반도체 장치 또는 액정 표시 장치의 제조 공정에 이용되어 왔다. 제조 공정에서, 플라즈마는 일예로 막 전착, 에칭 및 애싱(ashing) 공정에 이용된다. 그러한 플라즈마 처리 장치는 균일하고 안정된 방식으로 표면을 처리하기 위해, 일예로 그 표면 상에 막을 균일하게 전착시키기 위해 피처리 기판면 전체에 거쳐 작용하는 안정된 플라즈마를 제공하는 데 요구된다.
최근에, 그 대표적인 예가 반도체 기억 장치인 반도체 장치, 액정등의 분야에서, 기판은 크기가 상당히 증가되어 왔다. 특히, TFT(박막 트랜지스터) 액정 표시 장치의 경우에, 500mm×500mm 내지 1m×1m 또는 그 이상의 범위의 크기를 갖는 기판이 채용될 수 있다. 여기에서, 기판의 피처리면 내의 균일성을 향상시키고 그 면의 처리 속도를 증가시키기 위해 안정된 플라즈마가 대형 기판의 피처리면 전체에 작용하는 플라즈마 처리 방법의 이용이 요구된다.
도6은 일반적인 플라즈마 처리 장치의 구성을 도시한 개략 단면도이다. 도6을 참고로 하여, 플라즈마 처리 장치의 동작에 대해 간략히 설명하기로 한다.
피처리 기판(8)은 진공 처리실(1)로 반송된다. 진공 처리실(1) 내의 주위공기는 그후에 배기 수단(배기관(11), 제어 밸브(12) 및 터어보 펌프(13))에 의해 배출된다. 따라서, 진공 처리실(1)의 내부는 진공 상태로 유지된다. 그후, 프로세스 가스는 프로세스 가스 공급원(6)으로부터 프로세스 가스 공급 유닛(7)을 거쳐 진공 처리실(1) 내로 제공된다. 동시에, 기판 홀더(9)와 기판(8)은 승강 수단(10)에 의해 소정 위치로 이동된다.
한편, 플라즈마 여기용 전력원(5)에 의해 발생된 마이크로파는 플라즈마 여기용 전력원(5)에 연결된 도파관(4)과 도파관(4)의 일단부 상의 개구를 거쳐 마이크로파 도입창(3)으로 전파된다. 마이크로파는 또한 마이크로파 도입창(3)으로부터 유전체판(2)으로 전파된다. 마이크로파는 그후 유전체판(2)으로부터 진공 처리실(1) 내의 기판(8)면 전체와 대면하는 구역으로 거의 균일하게 방사된다.
진공 처리실(1) 내로 방사된 마이크로파는 플라즈마를 발생시키도록 반응물 가스를 여기시킨다. 플라즈마가 발생된 후에, 고주파 전원(14)은 기판 홀더(9)로부터 기판(8)으로 바이어스를 인가한다. 이렇게 생성된 플라즈마는 기판(8)면을 처리하는 데 이용될 수 있다. 일예로, 플라즈마에 의해 막이 기판면 상에 전착될 수 있고 또는 그 위에 애싱 공정이 수행될 수 있다.
진공 처리실(1)에 부착된 광 센서(15)를 이용하여 플라즈마 내의 임의의 물질의 발광 강도의 임의의 변화를 측정함으로써 플라즈마 프로세스의 마지막이 결정된다. 구체적으로, 광 센서(15)에 의해 측정된 발광 강도 변화를 나타내는 신호는 일예로 연산 처리 유닛(16)을 거쳐 마이크로파 공급원 제어 유닛(17)으로 공급되고, 따라서 플라즈마의 발생이 멈추게 된다.
이러한 방식으로, 기판(8)면 전체로의 프로세스 가스의 공급과 동시에, 마이크로파는 유전체판(2)으로부터 균일하게 방사되어 실제 균일한 플라즈마가 기판(8)면 전체와 대면하는 구역에 생성될 수 있다.
도7은 종래의 플라즈마 처리 방법을 도시한 플로우차트이다. 도6 및 도7을 참조하면, 기판(8)은 진공 처리실(1)로 반송된다(단계 S101, 이후에는 "단계(step)" 없이 표기함). 그후, 진공 처리실(1) 내의 주위 가스는 진공을 발생시키도록 배출된다(S102). 프로세스 가스는 그후에 진공 처리실(1) 내로 공급되고 진공 처리실(1) 내의 압력은 소정 압력으로 조절된다(S103). 그후, 마이크로파 에너지는 일예로 프로세스 가스를 여기시키고 플라즈마를 발생시키도록 진공 처리실(1) 내로 방사된다. 발생된 플라즈마는 소정 시간 동안의 에칭과 같은 소정 프로세스를 수행하기 위해 이용된다(S104 및 S105). 이후에, 마이크로파 에너지의 공급은 중지되고, 그 후에 반응물 가스는 진공 처리실(1) 내에 진공을 생성하도록 배출된다(S106). 그후, 피처리 기판(8)은 진공 처리실(1)의 외부로 반송되고(S107) 따라서 일련의 프로세스가 종료된다.
피처리 기판(8)은 Ti(티타늄)계 박막과 Al(알루미늄)막을 포함하는 적층막으로 형성되고 이러한 기판(8)이 Cl2(염소) 및 Ar(아르곤)의 혼합 가스인 프로세스 가스에 의해 드라이-에칭된다고 가정하자. 이 경우에, 아래에 기재된 것과 같은 문제점이 발생한다.
Cl2가스의 비율이 높아지게 되면 적층막의 에칭 비율이 증가하는 것으로 알려져 있다. 더 큰 비율의 Cl2를 함유한 프로세스 가스가 적층막의 Al막을 에칭하도록 공급될 때, 안정된 플라즈마가 생성될 수 있다. 그러나, 플라즈마는 Ti계 박막이 에칭될 때 불안정해질 수 있다. 일예로, 플라즈마는 명멸할 수 있다. 그후, 적층막은 안정된 배기를 야기시킬 목적으로 Cl2비를 낮춤으로써 처리될 수 있다. 그러나, 이는 에칭에 직접 기여하는 Cl2비가 줄어들어 에칭 비율이 저하됨을 의미한다.
위의 문제점을 해결하기 위해, 에칭 공정이 2단계로 분리되고 적층막이 상이한 플라즈마 생성 조건 하에서 각각 처리되는 방법이 고안된다. 구체적으로, 배출을 안정화하고 처리 속도(에칭율)을 향상시키기 위해 Ti계 박막이 낮은 Cl2유량으로 에칭되는 반면에 Al막은 높은 Cl2유량으로 에칭된다. 2단계로 분리된 프로세스를 이용한 그러한 에칭 방법은 종래의 기술로서 에칭막의 측벽의 테이퍼 형상을 조절하고 처리 속도를 향상시킬 목적으로 채용된 도8에 도시된 프로세스를 도시한 일예로 일본 특개평 11-111702호에 개시되어 있다.
도6 및 도8을 참조하면, 도7에 도시된 프로세스로서, 기판(8)은 진공 처리실로 반송되고(S101), 진공 처리실 내의 공기는 진공의 생성을 위해 배출된다(S102). 그후, 기판(8)의 적층막은 에칭된다. 적층막의 에칭 공정은 2단계, 즉 제1 에칭과 제2 에칭으로 분리된다. 제1 에칭 단계에서, 제1 에칭용 가스가 공급되고 압력은 조절되고(S203) 그후 제1 에칭이 실행된다(S204 및 S205). 제1 에칭 후에, 마이크로파 전력 인가가 일시적으로 중지되고 그후 제2 에칭이 실행된다. 제1 에칭과 마찬가지로, 제2 에칭용 가스가 공급되고 압력은 조절된다(S206). 그후 제2 에칭이 실행된다(S207, S208).
에칭 후에, 공기는 도7의 프로세스를 위해 수행된 대로 배출되고(S109) 기판(8)은 진공 처리실의 외부로 반송된다.
도8에 도시된 에칭 방법은 아래에 기재된 처리 속도와 관련한 문제점을 갖는다.
도8의 프로세스에 따라, 마이크로파 전력 인가는 제1 에칭 단계와 제2 에칭 단계 사이에서 한번 중지된다. 따라서, 플라즈마의 생성 뿐만 아니라 플라즈마의 소멸을 위한 대기 시간이 필요하게 된다. 그후, 플라즈마 프로세스를 위한 시간 이외의 시간이 부가된다. 따라서, 플라즈마 프로세스 후의 기판(8) 반입으로부터 기판 제거 까지의 총 시간은 증가하게 되어, 처리 속도 향상 면에서 문제점을 남기게 된다.
본 발명은 위에 논의된 문제점의 해결을 위해 이루어졌다. 본 발명의 목적은 플라즈마 프로세스 시간과 사이클타임을 단축시킬 수 있고 드라이-에칭에 의해 생성된 형상을 제어할 수 있는 플라즈마 처리 방법을 제공하기 위한 것이다.
도1은 본 발명의 제1 실시예에 따른 플라즈마 처리 방법을 도시한 플로우차트.
도2는 Ti계 박막이 에칭될 때 안정된 플라즈마 발생을 제공하는 범위를 도시한 도면.
도3은 각각의 플라즈마 프로세스의 처리 시간을 서로 비교 도시한 도면.
도4는 본 발명의 제2 실시예에 따른 플라즈마 처리 방법을 도시한 플로우차트.
도5는 처리막의 측벽에 의해 형성된 테이퍼각을 도시한 도면.
도6은 일반적인 플라즈마 처리 장치의 구성을 도시한 개략 단면도.
도7은 종래의 플라즈마 처리 방법을 도시한 플로우차트.
도8은 일본 특개평 11-111702호에 개시된 플라즈마 처리 방법을 도시한 플로우차트.
＜도면의 주요 부분에 대한 부호의 설명＞
1 : 진공 처리실
8 : 기판
21, 22 : 금속막
23 : 포토 레지스트
본 발명의 플라즈마 처리 방법에 따라, 처리실 내로 공급된 프로세스 가스는 프로세스 가스로부터 플라즈마를 발생시키고 플라즈마에 의해 처리실 내에 배치된기판을 처리하는 데 이용된다. 기판은 플라즈마에 의해 에칭될 적어도 2종류의 적층막을 포함하고, 에칭되는 임의의 막에 따라 플라즈마 생성 중에 프로세스 가스의 변화가 일어난다.
본 발명의 플라즈마 처리 방법에 따라, 프로세스 가스는 (플라즈마 발생의 중단 없이) 플라즈마 생성 중에 변화된다. 따라서, 종래의 프로세스에 필요한 플라즈마의 소멸 및 생성에 필요한 대기 시간은 절약될 수 있다. 그후, 전체의 플라즈마 프로세스에 필요한 총 시간은 줄어들 수 있어 처리 속도를 향상시키게 된다.
바람직하게, 플라즈마 처리 방법에 따라, 플라즈마 생성 중에 프로세스 가스에서의 변화와 함께 기판에 인가된 바이어스 전압의 변화가 일어난다.
높은 에칭율의 프로세스 가스가 레지스트(resist) 및 금속막의 에칭에 이용될 때, 금속막의 에칭율은 포토레지스터의 에칭율 보다 더 커지게 되어 에칭막의 측벽에 의해 형성된 테이퍼각은 더 커질 수 있다. 한편, 혼합비 또는 가스 형태의 프로세스 가스의 변화와 동시에, 바이어스 출력은 처리 속도를 향상시키고 소정 형상으로 성형된 테이퍼 형상을 제어하도록 증가될 수 있다.
바람직하게, 플라즈마 처리 방법에 따라, 플라즈마 생성 중에 프로세스 가스에서 생기는 변화와 함께 플라즈마의 발생을 안정적으로 유지하기 위해 플라즈마 생성 조건의 변화가 일어난다.
프로세스 가스가 플라즈마 생성 중에 변화하더라도, 플라즈마는 안정적으로 유지될 수 있고 테이퍼 형상의 제어 뿐만 아니라 에칭율의 향상이 가능해진다.
바람직하게, 플라즈마 처리 방법에 따라, 플라즈마의 발생을 안정적으로 유지시키기 위한 플라즈마 생성 조건의 변화가 프로세스 가스의 변화와 동시에 또는 그 변화에 앞서 일어난다.
프로세스 가스가 플라즈마 생성 중에 변화하더라도, 플라즈마는 안정적으로 유지될 수 있고 테이퍼 형상의 제어 뿐만 아니라 에칭율의 향상이 가능해진다.
바람직하게, 플라즈마 처리 방법에 따라, 플라즈마의 발생을 안정적으로 유지시키기 위한 플라즈마 생성 조건은 처리실 내의 프로세스 가스의 압력이다.
플라즈마 생성 조건이 변화할 때, 플라즈마 상태는 그 조건에 따라 불안정해질 수 있다. 그러나, 처리실 내의 프로세스 가스의 압력을 제어함으로써 배출이 안정적으로 유지될 수 있다.
바람직하게, 플라즈마 처리 방법에 따라, 플라즈마의 발생을 안정적으로 유지시키기 위한 플라즈마 생성 조건은 플라즈마 여기용 전력원의 출력이다.
플라즈마 생성 조건이 변화할 때, 플라즈마 상태는 그 조건에 따라 불안정해질 수 있다. 그러나, 플라즈마 여기용 전력원의 출력을 증가시킴으로써 배출이 안정적으로 유지될 수 있다.
본 발명의 다른 목적, 특징, 태양 및 장점은 첨부 도면과 연관된 본 발명의 이하의 상세한 설명으로부터 잘 알 수 있다.
이제 본 발명의 실시예들에 대해 도면과 연관하여 설명하기로 한다.
제1 실시예
도1 및 도6을 참고로 하여, 본 발명의 제1 실시예에 따른 플라즈마 처리 방법에 대해 설명하기로 한다.
처리되는 Ti계 박막과 Al막을 포함하는 적층막을 갖춘 기판(8)은 진공 처리실(1) 내로 반송되고(S1) 그후 진공 처리실(1) 내의 주위 가스는 진공을 생성하도록 배출된다(S2). 제1 프로세스 가스는 제1 플라즈마 생성 조건 하에서 에칭 공정을 수행하기 위해 진공 처리실(1) 내로 공급된다.
Ti계 박막이 에칭될 때, 도2에 도시된 범위에 의해 나타낸 조건 하에서 안정된 배출이 이루어진다. 도2의 종축은 배출 유지에 필요한 마이크로파의 출력을 나타내는 반면에 횡축은 Cl2비를 나타낸다. 도2를 참고로 하면, Cl2비가 증가하고 프로세스 가스의 압력이 낮아질 때, 배출 유지에 필요한 마이크로파의 출력은 증가한다. 다시 말해, 마이크로파의 출력이 일정하게 유지됨으로써 Cl2비가 상승하거나 프로세스 가스압이 낮아지게 되면, 배출은 불안정해진다. 따라서, Ti계 박막의 에칭을 위한 제1 에칭 공정에서 배출면에서의 안정성을 유지하기 위해, 프로세스 가스의 Cl2와 Ar 간의 비는 20:80으로 조절된다.
도1 및 도6을 참고로 하면, 전술된 혼합비를 갖는 프로세스 가스는 진공 처리실(1) 내로 공급된다. 진공 처리실(1) 내의 압력이 소정 압력에 도달한 후에(S3), 일예로 마이크로파 전력인 에너지는 진공 처리실(1) 내로 방사된다. 따라서, 프로세스 가스는 Ti계 박막의 에칭에 이용되는 플라즈마를 생성하도록 여기된다(S4). Ti계 박막의 에칭 종점은 EPD(종점 검출기)에 의해 진공 처리실(1) 내의 발광 강도의 임의의 변화를 측정함으로써 검출된다.
EPD는 일정 파장을 갖는 광의 강도를 측정하여 발광 강도의 임의의 변화가일정치를 초과할 때 에칭이 종점에 도달함을 판단한다. 발광 강도는 대략 에칭 종료시에 발생하는 에칭 공정에서 소비된 Cl2양의 변화로 인해 변화한다. 에칭의 종점이 검출될 때, 제1 플라즈마 생성 조건은 제2 플라즈마 생성 조건으로 자동 변경된다. 그후, 종점이 검출된 후에, 제1 에칭 공정으로부터 제2 에칭 공정으로의 이행이 자동적으로 일어난다.
여기에서, 종래의 플라즈마 처리 방법에 따라, 마이크로파 전력의 인가는 제1 에칭과 제2 에칭 사이에서 중지됨을 알 수 있다. 한편, 제1 실시예의 플라즈마 처리 방법에 따라, 플라즈마는 유지되는 한편 제2 에칭 공정은 마이크로파 전력 인가의 중단 없이 시작된다(S6). 다시 말해, 제1 에칭의 종료와 동시에, 진공 처리실(1) 내로의 제2 프로세스 가스의 공급이 시작된다. 이러한 기간 중에, 마이크로파 전력과 같은 에너지는 진공 처리실(1) 내로 연속적으로 방사되어 생성된 플라즈마가 유지된다.
Al막이 제2 에칭 공정에서 에칭될 때 Cl2비가 높더라도 안정된 배출이 보증될 수 있음이 확인되었다. 따라서, 제2 에칭은 80:20 사이의 비를 갖는 Cl2와 Ar을 함유한 프로세스 가스를 이용하여 실행된다. 이러한 프로세스 가스에서, 에칭에 기여하는 Cl2비는 높아지게 되어, Al막의 에칭율은 도7에 도시된 종래의 플라즈마 처리 방법 보다 더 높게 된다.
바람직하게, 제1 및 제2 에칭 공정 간의 이행에 있어서, 공급된 프로세스 가스의 혼합비의 변화와 동시에 또는 그 변화 이전에 플라즈마 여기용 전력원(5)의출력 뿐만 아니라 진공 처리실(1) 내의 압력이 또한 변경된다. 그후, 프로세스 이행은 생성된 플라즈마가 더 안정된 상태에서 유지되는 동안 달성된다.
이러한 방식으로, Al막 에칭의 제2 공정은 시작되어 에칭의 종점이 EPD에 의해 검출될 때 까지 지속된다(S7). 제1 및 제2 에칭 공정 후에, 처리실(1) 내부의 공기는 진공을 생성하도록 배출되고(S8), 처리된 기판(8)은 진공 처리실(1)의 외부로 제거된다(S9). 따라서 일련의 프로세스들이 종료된다.
전술된 대로, 제1 실시예의 플라즈마 처리 방법에 따라, 제1 및 제2 에칭 공정 간의 이행에 있어서, 생성된 플라즈마는 마이크로파 전력 인가의 중단 없이 유지된다. 따라서, 플라즈마 생성 뿐만 아니라 소멸에 필요한 시간은 절약될 수 있다.
제1 실시예 및 종래의 방법의 각각의 플라즈마 프로세스에 필요한 시간이 측정되고 측정 결과는 도3에 도시되어 있다. 도3으로부터 제1 실시예의 플라즈마 프로세스에 필요한 시간은 도7의 프로세스 보다 32초 만큼 더 짧고 도8의 프로세스 보다 20초 만큼 더 짧다.
제2 실시예
도4 및 도6을 참고로 하여, 가스 종류가 플라즈마 생성 중에 변경되는 본 발명의 제2 실시예에 대해 설명하기로 한다.
Ti계 박막과 Al막을 포함하는 적층막을 갖춘 기판(8)이 반입되고(S1), 진공 처리실(1) 내의 주위 가스는 그후 제1 실시예와 같이 배출된다(S2). 그후, BCl3및Ar의 혼합 가스가 진공 처리실(1) 내로의 제1 프로세스 가스로서 공급된다. 이러한 가스는 기판(8) 상의 피처리층(금속층)의 표면 상에 형성된 산화물막과 같은 임의의 품질 변경층을 제거하여 금속층면을 노출시킬 목적으로 공급된다. 구체적으로, 비교적 큰 분자량을 갖는 BCl3는 변경층의 표면에 대해 이온을 충돌시키도록 하는 플라즈마 프로세스에 이용되어 변경층을 에칭 및 제거한다.
따라서 제1 프로세스 가스가 공급되고 진공 처리실(1) 내의 압력은 소정치에 도달한다(S3). 그후, 마이크로파 전력과 같은 임의의 에너지는 진공 처리실(1) 내로 방사된다. 따라서 진공 처리실(1) 내의 프로세스 가스는 플라즈마를 생성하도록 여기되고 표면 변경층은 제1 프로세스에서 에칭된다(S11). 표면 변경층의 에칭을 위한 제1 프로세스는 소정 시간 동안 지속된다. 그후, 이러한 에칭의 종료와 동시에, 제2 프로세스 가스의 공급이 시작되는 한편 플라즈마는 유지되고, 제2 프로세스가 시작된다(S12). 제2 프로세스 가스는 Cl2와 Ar의 혼합 가스이고 그 가스에 의해 금속층은 실제 에칭된다(제1 에칭).
제1 실시예와 유사한 그 후의 단계 S5 및 S6이 실행되고 따라서 일련의 플라즈마 프로세스가 종료된다.
제2 실시예에 관해서 제1 프로세스에 이용된 BCl3및 Ar의 혼합 가스에 의해 야기된 배출로 인해 표면 변경층을 제거하는 한편 금속층이 혼합 가스에 의해 실제 에칭되지 않는다는 사실이 실험을 통해 확인되었다. 따라서, 플라즈마 생성 중에 가스 종류의 그러한 갑작스런 변화는 에칭에 의해 생성된 형상에 영향을 주지 않는다.
이러한 방식으로, 가스 종류는 플라즈마 생성 중에 변경된다. 그후, 마이크로파 전력의 인가는 제1 프로세스와 제2 프로세스 간의 이행시에 절대로 중지되지 않는다. 플라즈마의 생성 및 소멸에 필요한 시간은 처리 속도를 향상하도록 절약될 수 있다.
그러나, 혼합비 또는 프로세스 가스 종류가 피처리막에 따라 변경될 때, 레지스트와 적층막 간의 선택도의 에칭비 뿐만 아니라 에칭율은 또한 변경된다. 도5에 도시된 대로, 에칭막(Ti계 박막(22) 및 Al막(21))은 테이퍼부를 형성하는 측벽을 구비한다. 이러한 테이퍼부는 프로세스 가스의 변화에 따라 변경되는 형상(즉, 테이퍼 각)을 갖는다. 여기에서, 테이퍼각은 밑에 있는 표면과 적층막(21, 22)의 측벽 사이에 형성된 각을 말한다. 테이퍼각은 금속 적층막(21, 22)의 에칭율이 포토 레지스트(23)의 에칭율 보다 더 높을 때 증가하고 적층막(21, 22)의 에칭율이 포토 레지스트(23)의 에칭율 보다 더 낮을 때 감소한다. 테이퍼각의 증가로 인해 상호 연결이 이후의 프로세스에서 적층막의 상부층에 형성될 때 현재의 누설을 야기할 가능성이 있다. 따라서, 테이퍼 형상의 제어는 처리 속도의 향상 이외에 필요하다. 그후, 혼합비 또는 공급된 프로세스 가스의 종류에서 생기는 임의의 변화가 테이퍼 형상에 영향을 줄 가능성이 상당하다면, 테이퍼 형상을 제어하고 소정의 형상을 생성하기 위해 바이어스 출력의 변화가 동시에 일어나게 된다.
구체적으로, 바이어스 출력이 증가할 때, 에칭에 기여하는 이온은 더 강하게 유인되고, 에칭을 물리적으로 촉진시킨다. 여기에서, 금속막(21, 22)은 화학적 반응을 통해 에칭되는 반면 포토 레지스트(23)는 물리적으로 에칭되는 경향이 있다. 따라서, 바이어스 출력이 증가하게 되면, 포토 레지스트(23)의 에칭율은 테이퍼각이 줄어들도록 더 커지게 된다.
인가된 바이어스 출력의 증가는 테이퍼각이 줄어들도록 포토 레지스트(23)와 금속층(21, 22) 간의 선택도의 에칭비를 낮추다는 사실이 실제 확인되었다. 실험으로부터, 1.0kW로부터 1.6kW로 증가된 바이어스 출력은 테이퍼각을 5°내지 10°만큼 감소시킨다는 사실이 확인되었다.
또한, 프로세스 가스의 압력은 제1 및 제2 에칭의 각각의 플라즈마 생성 조건에 대해 동일한 것이 바람직하다. 그러나, 상이한 프로세스 가스 압력이 이들 각각의 플라즈마 생성 조건에 대해 이용되더라도, 플라즈마 생성 중에 압력을 조절하는 데 필요한 시간은 단지 3초 또는 그 보다 더 짧다. 그러한 압력 변화는 테이퍼 형상에 영향을 주지 않는다.
전술된 대로, 본 발명의 플라즈마 처리 방법에 따라, 배출 조건은 드라이 에칭 형상의 제어 뿐만 아니라 신속하고 안정된 플라즈마 프로세스를 달성할 목적으로 기판면의 상태에 따라 가변된다.
본 발명의 플라즈마 처리 방법에 의해 에칭될 막등은 전술된 특정막에 한정되지 않음을 알 수 있다. 또한, 가스 종류는 전술된 종류에 한정되지 않는다. 또한, 본 발명의 플라즈마 처리 방법은 위의 실시예에 한정되지 않고 일예로 RIE(반응 이온 에칭) 장치 및 ICP(유도 결합 플라즈마) 장치에 적용될 수 있다.
전술된 제1 실시예에 따라, 프로세스 가스의 혼합비는 제1 및 제2 에칭 간의이행시에 변경된다. 달리, 프로세스 가스 종류가 변경될 수 있다. 마찬가지로, 제1 및 제2 실시예 간의 이행시에 제2 실시예에 따라 프로세스 가스 종류의 변경 대신에, 혼합비가 변경될 수 있다.
전술된 본 발명의 플라즈마 처리 방법에 따라, 다수의 플라즈마 프로세스는 상이한 배출 조건 하에서 동일한 진공 처리실에서 연속적으로 수행된다. 이 때 플라즈마 여기용 전력 중지의 프로세스와 같은 주 플라즈마 프로세스를 제외한 임의의 프로세스가 회피될 수 있다. 따라서, 플라즈마 안정성의 저하 없이 처리 속도가 향상될 수 있다. 또한, 전술된 플라즈마 처리 방법에 따라 드라이 에칭막의 측벽에 의해 형성된 테이퍼 형상을 제어할 수 있게 된다.
본 발명의 플라즈마 처리 방법은 전체 플라즈마 프로세스의 총 시간을 줄일 수 있게 되어 이러한 방법은 일예로 다층 집적 회로 및 자기 기록 장치의 생산성 향상에 현저히 유익하다.
본 발명이 상세히 기재되고 설명되어 있지만, 본 발명의 예는 설명을 위한 것이지 제한하기 위한 것은 아니며 본 발명의 정신 및 범주는 첨부된 특허 청구 범위에 의해서만 한정됨을 명확히 알 수 있다.

Claims (6)

  1. 처리실 내로 공급된 프로세스 가스를 이용하여 프로세스 가스로부터 플라즈마를 생성하고 플라즈마에 의해 상기 처리실 내에 배치된 기판을 처리하는 플라즈마 처리 방법에 있어서,
    상기 기판은 플라즈마에 의해 에칭될 적어도 2종류의 적층막을 포함하고, 에칭되는 임의의 상기 막에 따라 플라즈마 생성 중에 상기 프로세스 가스의 변화가 일어나는 것을 특징으로 하는 플라즈마 처리 방법.
  2. 제1항에 있어서, 플라즈마 생성 중에 프로세스 가스에서 생기는 변화와 함께 기판에 인가된 바이어스 전압의 변화가 일어나는 것을 특징으로 하는 플라즈마 처리 방법.
  3. 제1항에 있어서, 플라즈마 생성 중에 프로세스 가스에서 생기는 변화와 함께 플라즈마의 생성을 안정적으로 유지시키기 위한 플라즈마 생성 조건의 변화가 일어나는 것을 특징으로 하는 플라즈마 처리 방법.
  4. 제3항에 있어서, 플라즈마의 생성을 안정적으로 유지시키기 위한 플라즈마 생성 조건의 변화는 프로세스 가스에서 생기는 변화와 동시에 또는 그 변화에 앞서 일어나는 것을 특징으로 하는 플라즈마 처리 방법.
  5. 제3항에 있어서, 플라즈마의 생성을 안정적으로 유지시키기 위한 플라즈마 생성 조건은 처리실 내의 프로세스 가스의 압력인 것을 특징으로 하는 플라즈마 처리 방법.
  6. 제3항에 있어서, 플라즈마의 생성을 안정적으로 유지시키기 위한 플라즈마 생성 조건은 플라즈마 여기용 전력원의 출력인 것을 특징으로 하는 플라즈마 처리 방법.
KR1020010079143A 2000-12-15 2001-12-14 플라즈마 처리 방법 KR100553299B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000382020A JP3733021B2 (ja) 2000-12-15 2000-12-15 プラズマプロセス方法
JPJP-P-2000-00382020 2000-12-15

Publications (2)

Publication Number Publication Date
KR20020047003A true KR20020047003A (ko) 2002-06-21
KR100553299B1 KR100553299B1 (ko) 2006-02-20

Family

ID=18849925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010079143A KR100553299B1 (ko) 2000-12-15 2001-12-14 플라즈마 처리 방법

Country Status (5)

Country Link
US (1) US6893970B2 (ko)
JP (1) JP3733021B2 (ko)
KR (1) KR100553299B1 (ko)
CN (1) CN1267576C (ko)
TW (1) TWI224630B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048328B2 (en) * 2003-02-14 2011-11-01 Applied Materials, Inc. Method for shaping a magnetic field in a magnetic field-enhanced plasma reactor
JP2008277472A (ja) * 2007-04-27 2008-11-13 Sharp Corp ドライエッチング方法
CN103187352A (zh) * 2011-12-29 2013-07-03 无锡华润上华科技有限公司 半导体器件的制作方法
KR102637922B1 (ko) * 2016-03-10 2024-02-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 안정화 방법 및 이를 이용한 증착 방법
JP7199174B2 (ja) * 2018-07-26 2023-01-05 東京エレクトロン株式会社 エッチング方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687543A (en) * 1986-02-21 1987-08-18 Tegal Corporation Selective plasma etching during formation of integrated circuitry
US5153754A (en) * 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
JPH07263415A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
KR100322695B1 (ko) * 1995-03-20 2002-05-13 윤종용 강유전성캐패시터의제조방법
JPH0982687A (ja) 1995-09-19 1997-03-28 Mitsubishi Electric Corp 半導体装置の製造方法
US6156663A (en) * 1995-10-03 2000-12-05 Hitachi, Ltd. Method and apparatus for plasma processing
JPH09199480A (ja) 1996-01-23 1997-07-31 Sony Corp 接続孔の形成工程を有する半導体装置の製造方法
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
US5827437A (en) * 1996-05-17 1998-10-27 Lam Research Corporation Multi-step metallization etch
JP3112832B2 (ja) * 1996-05-30 2000-11-27 日本電気株式会社 半導体装置の製造方法
KR100248342B1 (ko) 1996-12-20 2000-03-15 김영환 반도체소자의 금속 배선 형성방법
EP0871213A3 (en) * 1997-03-27 1999-03-03 Siemens Aktiengesellschaft Method for producing vias having variable sidewall profile
JP4167328B2 (ja) 1997-08-04 2008-10-15 東芝松下ディスプレイテクノロジー株式会社 薄膜のドライエッチング方法および薄膜半導体装置の製造方法
KR20000045459A (ko) 1998-12-30 2000-07-15 김영환 반도체소자의 식각방법
JP3257533B2 (ja) 1999-01-25 2002-02-18 日本電気株式会社 無機反射防止膜を使った配線形成方法
US6291361B1 (en) * 1999-03-24 2001-09-18 Conexant Systems, Inc. Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films
KR20000067642A (ko) 1999-04-30 2000-11-25 윤종용 강유전체 캐패시터 구조체의 건식식각 방법

Also Published As

Publication number Publication date
CN1363719A (zh) 2002-08-14
US6893970B2 (en) 2005-05-17
JP2002184762A (ja) 2002-06-28
JP3733021B2 (ja) 2006-01-11
KR100553299B1 (ko) 2006-02-20
TWI224630B (en) 2004-12-01
US20020084255A1 (en) 2002-07-04
CN1267576C (zh) 2006-08-02

Similar Documents

Publication Publication Date Title
US7504040B2 (en) Plasma processing apparatus and plasma processing method
JP2918892B2 (ja) プラズマエッチング処理方法
US6093332A (en) Methods for reducing mask erosion during plasma etching
KR102363778B1 (ko) 에칭 방법
KR20160088816A (ko) 에칭 방법
JP2018200925A (ja) エッチング方法およびエッチング装置
EP1906439B1 (en) Etching method
US5246529A (en) Plasma processing method
JP2016225567A (ja) クリーニング方法
KR100553299B1 (ko) 플라즈마 처리 방법
US6071821A (en) Dry etching method of thin film
US20030153193A1 (en) Etching method
JPH06216069A (ja) エッチング方法及び装置
JP4061691B2 (ja) 表面加工方法
JP2000012529A (ja) 表面加工装置
US11139161B2 (en) Method of processing substrates and substrate processing apparatus
JP2003273079A (ja) クロムマスクのレジストアッシング方法および装置
JPH0794482A (ja) ドライエッチング方法
KR100655029B1 (ko) 드라이 에칭방법
JPH0475334A (ja) エッチング終了の検知方法
JPH0964012A (ja) エッチング方法及びその装置
JPH05291198A (ja) 化合物半導体のエッチング方法
JPH0794479A (ja) プラズマ処理方法
JP2000277497A (ja) 金属薄膜のエッチング方法
JP2003332317A (ja) プラズマを用いたレジスト剥離装置及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee