KR20020046827A - 필드 산화막에 영향을 주지 않는 디스포우저블 스패이서및 식각용액을 이용한 ｌｄｄ 트랜지스터 제조방법 - Google Patents
필드 산화막에 영향을 주지 않는 디스포우저블 스패이서및 식각용액을 이용한 ｌｄｄ 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20020046827A KR20020046827A KR1020000077170A KR20000077170A KR20020046827A KR 20020046827 A KR20020046827 A KR 20020046827A KR 1020000077170 A KR1020000077170 A KR 1020000077170A KR 20000077170 A KR20000077170 A KR 20000077170A KR 20020046827 A KR20020046827 A KR 20020046827A
- Authority
- KR
- South Korea
- Prior art keywords
- ldd
- sion
- spacer
- ion implantation
- field oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 32
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 21
- 239000000243 solution Substances 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
디스포우저블 스패이서(Disposable Spacer)로 PE-SiON(Plasma Enhanced Silicon OxiNitride)을 사용하며, 상기 PE-SiON을 제거하기 위한 식각(etching)용액으로 필드산화막에 영향을 주지 않는 NAE(New ARL Etchant)를 사용하는 LDD(Lightly Doped Drain) 트랜지스터 제조방법이 개시된다. 상기 LDD 트랜지스터 제조방법은, (1) 상기 PE-SiON을 도포하는 단계, (2) 상기 PE-SiON을 식각하여 상기 LDD영역을 정의하는 상기 스패이서(Spacer)를 생성시키는 단계, (3) 상기 (2) 단계 후 소스/드레인을 형성시키기 위한 이온주입공정을 진행하는 단계, (4) 상기 (3) 단계 후 상기 스패이서를 전부 식각하는 단계 및 (5) 상기 (4) 단계 후 상기 LDD영역을 생성시키기 위한 이온주입공정을 진행하는 단계를 구비하는 것을 특징으로 한다.
Description
본 발명은 반도체장치 제조방법에 관한 것으로서, 특히 필드 산화막에 영향을 주지 않는 디스포우저블 스패이서 및 식각용액을 이용한 LDD 트랜지스터의 제조방법에 관한 것이다.
반도체 트랜지스터에 대한 연구가 활발히 진행되어 트랜지스터의 크기 즉 채널의 폭/길이를 줄이는 데 따른 부작용으로 핫 전자효과(Hot Electron Effect)가 발생하게 되었다.
핫 전자효과라 함은, 고농도의 불순물에 의하여 생성된 드레인 영역의 전자들에 의한 것인데, 짧아진 채널길이는 전위장벽을 낮추고 게이트전압은 상기 전자들을 게이트의 산화막으로 전기적으로 끌어당기기 때문에, 트랜지스터의 문턱전압은 이에 영향을 받아 원하지 않는 전류가 흐르게 되는 것을 말한다.
상기와 같은 단점을 극복하기 위하여 고안된 구조가 LDD(Lightly Doped Drain)이다.
도 1은 LDD구조를 이루는 모스트랜지스터의 단면도이다.
도 1을 참조하면, LDD 모스트랜지스터는, 반도체기판(4)위에 소자분리영역인 필드 산화막(2)이 형성되어 있고, 소자형성영역에는 게이트절연막(8)의 상부에 스패이서(12)로 둘러싸인 게이트(10)와 소스/드레인이 되는 활성영역(6)이 형성되어있다. 게이트(10) 및 소스/드레인 활성영역(6) 위에는 금속 실리사이드막(16)이 형성되어 있다.
도 1에 도시된 LDD구조를 얻기 위해서는 게이트로 사용되는 폴리실리콘(10)을 둘러싸는 스패이서(12 ; Spacer)가 필요하다.
상기 스패이서는 상기 게이트용 폴리실리콘의 양옆에 실리콘 산화막 또는 실리콘 나이트라이드막을 도포한 후 원하는 패턴대로 식각하여 형성시키며, 게이트 영역이 되는 상기 폴리실리콘과 함께 불순물 이온주입단계에서 마스크의 역할을 한다.
도 2는 상기 도 1에 도시된 LDD 구조를 웨이퍼 상에서 구현하는 종래의 공정과정 중의 일 단계를 나타내고, 도 3은 도 1에 도시된 LDD 구조를 웨이퍼 상에서 구현하는 종래의 공정과정 중에서 상기 도 2의 단계 후의 단계를 나타낸다.
도 2를 참조하면, 종래의 공정과정에 따른 LDD 모스트랜지스터는, 반도체기판(4)위에 소자분리영역인 필드 산화막(2)이 형성되어 있고, 소자형성영역은 게이트절연막(8)의 상부에 있는 게이트(10) 및 LDD 영역이 되는 영역 즉 불순물 이온이 주입된 영역(20)으로 형성되어있다.
도 3을 참조하면, 종래의 공정과정에 따른 LDD 모스트랜지스터는, 반도체기판(4)위에 소자분리영역인 필드 산화막(2)이 형성되어 있고, 소자형성영역은 게이트절연막(8)의 상부에 있으며 스패이서(12)로 둘러싸인 게이트(10) 및 소스/드레인이 되는 활성영역 즉 불순물 이온이 주입된 영역(30)으로 형성되어있다.
도 2 및 도 3을 참조하여 LDD 모스트랜지스터를 생성하는 과정을 설명한다.
먼저 LDD 영역(20)을 생성시키기 위해 도 2에서와 같이 게이트절연막(8)의 상부에 게이트 폴리실리콘(10)을 형성시킨 다음 이온주입( {I }^{2 }P ; IonImPlantation)을 한다. 이 때의 불순물이온의 농도는 상당히 낮고, 불순물을 주입하는 이온주입기에서도 상당히 낮은 에너지로 상기 불순물이온들을 웨이퍼에 주입시킨다. 따라서 불순물 이온들은 도 2에서와 같이 웨이퍼의 표면에 존재하게 된다.
다음으로 소스 및 드레인 영역(30)을 생성시키기 위해 고농도의 불순물을 주입( {I }^{2 }P )한다. 이 단계에서는 전 단계에서 생성된 게이트(10) 옆의 LDD 영역을 보호하기 위해 스패이서(12)를 형성시킨 후 고농도, 고에너지 상태의 불순물을 상기 웨이퍼에 주입한다. 이온주입기에서 발사된 고농도 및 고에너지의 불순물은 웨이퍼 표면을 기준으로 전 단계에서의 불순물보다 더 깊이 주입된다.
상기 1차 및 2차 이온주입공정을 마친 후, 주입된 불순물을 확산시키는 어닐링(Annealing)이 적당한 온도에서 시행되고 이때야 비로소 불순물의 균일한 재배치가 이루어지고 LDD구조가 완성된다.
상기의 공정을 진행할 때 주의해야 할 것은 한 단계의 공정이, 그 공정과 관계없는 다른 레이어(Layer)들에게 영향을 주지 말아야 하는 것이다. 특히 필드산화막은 소자들간의 격리를 위하여 열적 생성시킨 것으로 유전율과 더불어 그 두께 및 표면상태도 상당히 중요한 의미를 가진다. 즉 표면상태가 평탄하지 못하는 등 균일하지 않으면 필드산화막위에 도포된 물질의 전기적 특성이 열화 될 수 있고, 필드산화막의 두께가 얇아지면 필드 브래익다운(Field Breakdown)이 낮아져 트랜지스터의 절대최대정격(Absolute Maximum Ratings)이 나빠진다.
상기의 공정과정에서 상기 디스포우저블 스패이서로 실리콘 산화막을 사용하는 경우 필드산화막과 같은 재질이므로 상기 필드산화막의 손실없이 스패이서만 제거할 수 없고, 실리콘 나이트라이드막을 사용할 경우 식각용액이 인산이어서 포토레지스터가 있는 상태에서 ??배스(Wet Bath)에 들어갈 수 없기 때문에 이를 피하기 위한 복잡한 방법이 동원되어야 한다.
따라서 본 발명이 이루고자 하는 기술적 과제는, LDD 트랜지스터를 제조함에 있어서 새로운 디스포우저블 스패이서와 상기 스패이서를 제거할 때 필드산화막에 영향을 주지 않는 새로운 식각용액(Etchant)을 사용하는 LDD 모스트랜지스터의 제조방법을 제공하는 데 있다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 LDD구조를 이루는 모스트랜지스터의 단면도이다.
도 2는 도 1에 도시된 LDD 구조를 웨이퍼 상에서 구현하는 종래의 공정과정 중의 일 단계를 나타낸다.
도 3은 도 1에 도시된 LDD 구조를 웨이퍼 상에서 구현하는 종래의 공정과정 중에서 상기 도 2의 단계 후의 단계를 나타낸다.
도 4는 본 발명에 따른 LDD 제조방법을 구현하기 위하여, 스패이서의 재질로 PE-SiON를 사용하고 식각용액으로 NAE용액을 사용하는 공정과정 중의 일 단계를 도시한 것이다.
도 5는 본 발명에 따른 LDD 제조방법을 구현하기 위하여, 스패이서의 재질로 PE-SiON를 사용하고 식각용액으로 NAE용액을 사용하는 공정과정 중에서 상기 도 4의 단계 후의 단계를 도시한 것이다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따르면, 새로운 디스포우저블 스패이서를 사용하는 LDD 모스트랜지스터의 제조방법은, (1) PE-SiON을 도포하는 단계, (2) 상기 PE-SiON을 식각하여 상기 LDD영역을 정의하는 상기 스패이서(Spacer)를 생성시키는 단계, (3) 상기 (2) 단계 후 소스/드레인을 형성시키기 위한 이온주입공정을 진행하는 단계, (4) 상기 (3) 단계 후 상기 스패이서를 전부 식각하는 단계 및 (5) 상기 (4) 단계 후 상기 LDD영역을 생성시키기 위한 이온주입공정을 진행하는 단계를 구비하는 것을 특징으로 하는 LDD 모스트랜지스터 제조방법이 제공된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 4는 본 발명에 따른 LDD 제조방법을 구현하기 위하여, 스패이서의 재질로 PE-SiON를 사용하고 식각용액으로 NAE용액을 사용하는 공정과정 중의 일 단계를 나타내며, 도 5는 본 발명에 따른 LDD 제조방법을 구현하기 위하여, 스패이서의 재질로 PE-SiON를 사용하고 식각용액으로 NAE용액을 사용하는 공정과정 중에서 상기 도 4의 단계 후의 단계를 도시한 것이다.
도 4를 참조하면, 드레인/소스를 형성하기 위한 단계 중의 모스트랜지스터는, 반도체기판(4)위에 소자분리영역인 필드 산화막(2)이 형성되어 있고, 필드산화막 사이의 소자형성영역에는 게이트절연막(8)의 상부에 스패이서(42)로 둘러싸인 게이트(10)와 소스/드레인 영역(40)이 형성되어있으며, 상기 구조에 소스/드레인 영역을 생성시키기 위한 불순물 이온 주입( {I }^{2 }P )을 시행한다.
도 5를 참조하면, 드레인/소스를 형성하기 위한 단계 중의 모스트랜지스터는, 도 4의 구조에서 게이트(10)를 둘러싸고 있던 스패이서(42)가 식각되어 제거되고, LDD영역을 생성시키기 위한 불순물 이온 주입( {I }^{2 }P )을 시행한다.
상기 2차례의 이온주입공정을 마친 후, 주입된 불순물을 확산시키는 어닐링(Annealing)이 적당한 온도에서 시행되고 이때야 비로소 불순물의 균일한 재배치가 이루어지고 LDD구조가 완성된다.
도 4의 단계에 이르기까지의 공정을 설명하면, 게이트 패턴을 형성한 후 실리콘 표면을 보호하기 위한 산화막을 형성시킨다. 이 때 트랜지스터의 문턱전압(Threshold Voltage)을 조절하기 위한 이온 주입공정을 수행한다. 상기의 공정을 진행하기 위해서는 포토공정이 필수적으로 수반된다. 그런 다음, PE-SiON을도포하고, 식각하여 도 4에 나타난 바와 같은 패턴이 형성된다.
본 발명에 따른 스패이서(42)의 재질은, 기존의 사용중인 실리콘산화막이나 실리콘 나이트라이드막 아니라 PE-SiON을 사용하는 것을 특징으로 한다. 여기서 스패이서로 사용된 PE-SiON은, 기존의 사용중인 실리콘산화막 또는 실리콘 나이트라이드막을 이용한 스패이서가 수행하는 불순물 이온 주입공정에서의 마스크역할을 똑 같이 수행한다.
이 때 사용한 식각용액이 NAE이다. 상기 NAE를 사용하여 스패이서(42)를 제거한 후 상기 드레인/소스를 형성하기 위해 주입된 불순물에 비해 저농도, 저에너지의 불순물 이온을 주입하면. LDD영역을 쉽게 생성시킬 수 있다.
상기 NAE는 필드산화막(2) 및 소스/드레인(40 및 50)이 형성되는 웨이퍼 표면에는 영향을 주지 않고 상기 스패이서(42)인 PE-SiON만을 선택적으로 제거한다. 여기서 NAE는 New ARL Echant를 나타내며, ARL은 Anti-Reflection Layer(반사방지막)를 나타낸다. 상기 NAE는 PE-SiON과 실리콘산화막의 선택비가 높기 때문에 필드를 이루는 실리콘산화막의 리세스(Recess)는 방지하며 상기 PE-SiON 스패이서는 완벽하게 제거한다.
상기의 두 단계의 공정이 끝난 후에는 도 1에서와 같이 실리콘산화막 또는 실리콘 나이트라이드막으로 이루어진 스패이서(12)를 재형성시키고 금속배선 공정에서 접촉저항 및 전기 전도도를 향상시키기 위한 금속 실리사이드막(16)을 형성 시켜는 것은 일반적인 공정단계와 같다.
LDD 모스트랜지스터를 생성하기 위한 종래의 공정에서는, 소스/드레인을 생성시키기 위한 제1차 이온주입을 실시하고 LDD 영역을 생성시키기 위한 제2차 이온주입을 실시한다. 이 때 2차례의 이온주입을 위해서는 2개의 마스크가 필요하다.
본 발명에 따른 LDD 모스트랜지스터 제조방법은 상술한 장점 이외에도, LDD 영역을 생성시키기 위한 제1차 이온주입을 실시하고 소스/드레인을 생성시키기 위한 제2차 이온주입을 실시한다. 상기 제1차 이온주입을 위해서는 마스크가 하나 사용되어야 하지만, 상기 PE-SiON을 제거한 후 진행되는 제2차 이온주입 단계에서는 마스크 및 이에 따른 후속 공정이 필요하지 않게 되는 장점이 더불어 발생한다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 디스포우저블 스패이서로 PE-SiON을 사용하고 이를 제거하기 위한 식각용액으로 NAE를 사용함으로써 필드산화막에는 전혀 영향을 주지 않고 LDD영역을 생성해낼 수 있고, 제조 공정과정에서 1단계의 마스크 공정을 감축시킬 수 있는 장점이 있다.
Claims (2)
- LDD(Lightly Doped Drain) 모스트랜지스터에 있어서,(1) PE-SiON을 도포하는 단계;(2) 상기 PE-SiON을 식각(etching)하여 LDD영역을 정의하는 스패이서(Spacer)를 생성시키는 단계;(3) 상기 (2) 단계 후 소스/드레인을 형성시키기 위한 이온주입공정을 진행하는 단계;(4) 상기 (3) 단계 후 상기 스패이서를 전부 식각하는 단계; 및(5) 상기 (4) 단계 후 상기 LDD영역을 생성시키기 위한 이온주입공정을 진행하는 단계를 구비하는 것을 특징으로 하는 LDD 모스트랜지스터 제조방법.
- 제1항에 있어서, 상기 (2) 단계 및 상기 (4)단계의 PE-SiON 스패이서는,NAE(New ARL Etchant)를 이용하여 식각하는 것을 특징으로 하는 LDD 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000077170A KR20020046827A (ko) | 2000-12-15 | 2000-12-15 | 필드 산화막에 영향을 주지 않는 디스포우저블 스패이서및 식각용액을 이용한 ｌｄｄ 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000077170A KR20020046827A (ko) | 2000-12-15 | 2000-12-15 | 필드 산화막에 영향을 주지 않는 디스포우저블 스패이서및 식각용액을 이용한 ｌｄｄ 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020046827A true KR20020046827A (ko) | 2002-06-21 |
Family
ID=27682337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000077170A KR20020046827A (ko) | 2000-12-15 | 2000-12-15 | 필드 산화막에 영향을 주지 않는 디스포우저블 스패이서및 식각용액을 이용한 ｌｄｄ 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020046827A (ko) |
-
2000
- 2000-12-15 KR KR1020000077170A patent/KR20020046827A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980029024A (ko) | 모스펫 및 그 제조방법 | |
| US20090011561A1 (en) | Method of fabricating high-voltage mos having doubled-diffused drain | |
| TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
| KR20070013032A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20020046827A (ko) | 필드 산화막에 영향을 주지 않는 디스포우저블 스패이서및 식각용액을 이용한 ｌｄｄ 트랜지스터 제조방법 | |
| KR20020007848A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100691009B1 (ko) | 반도체 소자의 제조방법 | |
| KR100588777B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100588784B1 (ko) | 반도체 소자 제조방법 | |
| KR100304975B1 (ko) | 반도체소자제조방법 | |
| KR100501935B1 (ko) | 제 2 측벽 공정을 이용한 반도체 소자의 제조 방법 | |
| US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
| KR100873816B1 (ko) | 트랜지스터 제조 방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR100772115B1 (ko) | 모스펫 소자의 제조방법 | |
| KR100357173B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100618705B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100546812B1 (ko) | 반도체 소자 제조방법 | |
| KR100973091B1 (ko) | Ｍｏｓ 트랜지스터 제조 방법 | |
| KR101001637B1 (ko) | 반도체 소자의 제조방법 | |
| KR100600253B1 (ko) | 반도체 소자 제조 방법 | |
| KR20000032450A (ko) | 반도체 소자 제조방법 | |
| KR20030087159A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20010063773A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR20040095907A (ko) | 반도체소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |