KR20020043128A - 질화물 반도체 박막성장용 사파이어 웨이퍼 연마공정 및그 장치의 제작방법 - Google Patents

질화물 반도체 박막성장용 사파이어 웨이퍼 연마공정 및그 장치의 제작방법 Download PDF

Info

Publication number
KR20020043128A
KR20020043128A KR1020000072605A KR20000072605A KR20020043128A KR 20020043128 A KR20020043128 A KR 20020043128A KR 1020000072605 A KR1020000072605 A KR 1020000072605A KR 20000072605 A KR20000072605 A KR 20000072605A KR 20020043128 A KR20020043128 A KR 20020043128A
Authority
KR
South Korea
Prior art keywords
polishing
wafer
diamond
grinding
plate
Prior art date
Application number
KR1020000072605A
Other languages
English (en)
Inventor
김근주
김태호
Original Assignee
고관영
학교법인 울산공업학원(울산과학대학)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고관영, 학교법인 울산공업학원(울산과학대학) filed Critical 고관영
Priority to KR1020000072605A priority Critical patent/KR20020043128A/ko
Publication of KR20020043128A publication Critical patent/KR20020043128A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 질화물 반도체 박막성장용 사파이어 웨이퍼을 가공하는 연마공정및 그 연마장치 제작방법에 관한 것으로서 특히, 사파이어 인고트로부터 절편된 디스크를 일정두께의 웨이퍼로 가공하기 위해, 다 단계 연삭 및 연마 공정, CMP공정, 식각검사 공정등을 수행하여 웨이퍼에 변형 잔류응력이 과도하게 부하되지 않도록 하며, 웨이퍼의 휨이나 표면 결함밀도를 낮출 수 있도록 하여 질화물반도체 박막의 증착에 따른 양호한 박막특성을 보지하는 것을 특징으로 하며, 연삭공정에 필요한 장치로는 표준 다이어몬드 타일이 부착된 연삭장치를 기본으로 하여 정반만 달라지는 다단계 형태의 장치를 연마장치세트로 한다. 이상에서와 같이 본 발명은, 사파이어기판을 효율적으로 변형응력을 완화시키면서, 고 품질의 표면경면처리, 기판두께 균일화할 수 있는 장치로서, 경도가 매우 높은 사파이어결정의 웨이퍼 제조공정에서 공정의 시간을 단축시키고, 후속 박막공정의 신뢰성을 향상시킬 수 있는 효과를 제공한다.

Description

질화물 반도체 박막성장용 사파이어 웨이퍼 연마공정 및 그 장치의 제작 방법{Fabrication process on sapphire wafer for the epitaxial film growth of GaN based optoelectronic devices}
본 발명은 질화물 반도체 박막성장용 사파이어 웨이퍼가공을 위한 연마공정장치 제작에 관한 것으로서, 특히 사파이어기판에 기계적인 연삭 연마공정에서 가해지는 변형응력을 완화시키기 위해 다단계의 공정을 연속적으로 수행하는 것을 특징으로하며, 경도가 매우 높은 사파이어결정의 웨이퍼제조공정에서 공정의 시간을 단축시키고, 웨이퍼의 두께를 균일화및 경면가공에 필요한 다단계 연마공정 및 그 장치의 제작방법에 관한 것이다.
현재 실용화 단계에 있는 사파이어단결정 인고트의 절편기술은 와이어소우(wire saw)를 이용함으로써 디스크형태의 기판으로 절편된다. 사파이어기판은 다이어몬드 슬러리입자의 크기가 비교적 큰 입도 200 매쉬(mesh)정도에서 대량으로 양면 연삭가공하게 된다. 절삭속도가 매우 높아 단시간 내에 공정이 수행되며, 연삭단계의 모재 기판의 두께는 실제 사용되는 웨이퍼두께의 2-3배의 크기로 조절되며 웨이퍼제작의 연마공정을 위한 기판 원자재로 이용되고 있다. 이러한 모재 기판으로부터 연마공정을 수행하는 웨이퍼 제조공정 단계에서는 다이어몬드 슬러리의 입도가 25,000 매쉬 정도이다. 이러한 연마공정상의 다이어몬드 슬러리 입도의 급격한 변화는 경도가 9인 사파이어 결정에 엄청난 기계적인 변형력이 가해져, 보이지 않는 표면 잔류응력으로 인해 미세한 마이크로 크랙이 발생하고 웨이퍼로 가공된 제품의 표면위에 질화물 반도체를 증착할 경우 박막의 물성이 저하되는 어려움이 따른다.
따라서, 결정성장단계의 제조공정에서의 절편기술 및 모재 연삭공정과 웨이퍼 제조단계에서의 광택연마 공정기술사이에 공정상의 자연스런 공정흐름의 연결이가능한 웨이퍼 생산기술적인 측면에서의 다단계 연마공정이 추가될 필요가 있다.
본 발명은 상기한 종래의 기술적인 문제를 감안한 것으로, 본 발명의 목적은 질화물 반도체 박막성장용 사파이어 웨이퍼를 가공하기 위한 연마장치를 제작하고 연마공정을 수행함으로써 종래의 사파이어웨이퍼 연마공정의 화학기계적인 연마(CMP) 기술을 다 단계화하여, 공정시간을 효과적으로 줄일 수 있으며, 기계적인 마모에 의한 변형에너지 증가와 크랙(crack)의 진행에 따른 박막성장에의 영향감소로 광소자의 신뢰성 문제를 효율적으로 개선 극복할 수 있는 다단계의 사파이어 웨이퍼 연마장치 및 연마공정에 관한 방법을 제공하는데 있다.
이러한 목적을 달성하는데 있어, 본 발명에 따른 질화물 반도체 박막성장용 사파이어 웨이퍼가공을 위한 연마장치는 다이어몬드 타일이 부착된 연삭정반과 강제적으로 공.자전시키기 위한 웨이퍼 정반지그 사이에 회전기어를 형성하고, 웨이퍼의 두께를 일정하게 유지시키기 위한 캐리어 장치, 공압에 의한 마찰력의 조절장치, 절삭유를 순환시키기 위한 펌프장치등을 포함하며, 먼저 웨이퍼정반을 가열하여 반도체용 파라핀 왁스를 발라 모재기판을 붙인 다음, 기판의 연삭깊이를 조절하는 캐리어를 삽입하여 다이어몬드정반과 마주보도록 밀착시켜고, 일정 공압과 회전속도를 고정하고서 스위치를 넣어 한쪽 면만 연삭하게 된다. 입도 600매쉬 정도의 다이어몬드 슬러리가 내장된 정반이 공전하면서 웨이퍼정반이 웨이퍼정반 지그내에서 자전하는 형태로 연삭함으로써 두께의 균일성을 확보할 수 있는 연마장치형태를기본형으로 하여 단계별 연마장치에는 다이어몬드 정반 대신, 동정반, 주석정반등이 탑재된 형태로 하여, 광택의 CMP공정에 연결될 수 있도록 설계 및 제작된 것을 특징으로 한다.
도 1은 본 발명에서 연삭장비의 제작에 관한 실시예에서 보여주는 장치의 정면 개략도.
도 2는 도 1의 연삭장치의 평면 개략도.
도 3은 도 1의 연삭장치의 측면 개략도.
도 4는 도 3의 몸체부위의 투시 개략도.
도 5는 도 1의 연삭장비의 분리가능한 다이어몬드 정반 및 웨이퍼지그 상세도.
도 6은 사파이어 웨이퍼 연마공정에 대한 실시예의 작업 순서도.
도 7은 도 6의 연삭공정에서의 웨이퍼와 연삭정반 계면에서의 연삭 메카니즘과 연삭 계면부위에서의 사파이어 결정의 결정방향을 나타내는 개략도.
도 8은 도 6의 연마공정에서의 웨이퍼와 다이어몬드 슬러리와 동정반과의 연마 메카니즘을 나타내는 개략도.
도 9는 도 8의 연마공정후 연이은 2차 연마공정을 수행하는 웨이퍼의 부분 단면도.
도 10은 표면 식각용 화학용액의 pH에 따른 식각율을 나타내는 개략도.
도 11은 식각 공정을 수행한 후 관찰한 사파이어 웨이퍼 표면의 결함밀도를 나타내는 AFM 사진도.
도 12 는 식각공정을 수행한 후 세정된 웨이퍼 표면의 평탄 정도를 나타내는 광학적 간섭회절상의 사진도.
도 13은 가공된 사파이어 웨이퍼의 표면의 X-선 이중회절 스펙트럼에 대한 개략도.
<도면주요 부위에 대한 부호의 설명>
1. 연삭 조절 판넬 2. 웨이퍼 지그 가압봉
3. 웨이퍼 부착 지그 4. 다이어몬드 정반
5. 공압제어 단자 6. 몸체
7. 전원 스위치 8. 연삭 스피드 조절기
9. 연삭시간 조절기 10. 웨이퍼 지그 가압유지부
11. 회전 모터 12. 냉각수 배수구
13. 냉각수 주입구 14. V 벨트
15. 모타 회전축 기어 16. 사파이어 웨이퍼
본 발명의 바람직한 실시예를 첨부 도면에 의거하여 상세히 설명하기로 한다. 이런 바람직한 실시예를 통해 본 발명의 목적, 특징 및 이점을 보다 잘 이해할 수 있게 된다. 이하, 첨부한 도면을 참조하여 본 발명에 의한 질화물 반도체 박막성장용 사파이어 웨이퍼 다단계 연마가공 공정 및 그 연마장치 제작방법의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 질화물 반도체 박막성장용 사파이어 웨이퍼 연삭공정장치의 정면도를 나타낸다. 연삭공정은 웨이퍼간의 편차를 제거하기 위한 기본적인 양산공정으로서 다이어몬드 정반을 포함한다. 연삭작치의 구성은 연삭 조절 판넬(1), 웨이퍼 지그 가압봉(2), 웨이퍼 부착 지그(3), 다이어몬드 정반(4), 공압제어 단자(5), 몸체(6)로 되어 있으며, 부속 장치로 컴프레서와 냉각펌프가 부착되어 있으며, 연삭액이 순환된다. 도 2는 질화물 반도체 박막성장용 사파이어 웨이퍼 연삭공정장치의 평면도를 나타낸다. 도 3은 질화물 반도체 박막성장용 사파이어 웨이퍼 연삭공정장치의 측면도를 나타낸다. 도 4는 질화물 반도체 박막성장용 사파이어 웨이퍼 연삭공정 장치의 내부 부분투시도를 나타낸다. 기계장치의 정밀도가 표면의 정밀도를 좌우하며, 기계가공의 정밀도와 함께 마모방지를 위한 표면 금속의 열처리가공이 수행된재질로 설계되었다. 도 5는 질화물 반도체 박막성장용 사파이어 웨이퍼 연삭공정 장치의 정반 상세도를 나타낸다. 회전축을 따라 공정하면서 가압 지지봉을 중심으로 웨이퍼 지그가 자전하게 되며, 따라서 다이어몬드 세라믹 정반의 내측 반경의 접촉횟수가 외측 반경부위보다 많아 정반이 오목하게 마모되는 현상을 방지하기 위해 정반지석으로 평탄도를 유지하게 된다.
웨이퍼정반 3개를 1개조로 회전하는 회전지그가 3세트로 9매의 웨이퍼를 동시에 가공할 수 있다. 다이어몬드정반은 입도가 600 매쉬정도이며, 정반의 평탄도는 +/- 5 미크론이하 이다. 회전지그의 가장자리는 기어형태로 다이어몬드정반의 회전기어와 맞물려 회전하며 회전지그의 중심을 공기압으로 누름으로써 접촉력을 증가시킬 수 있으며, 회전속도를 변속할 수 있다. 절삭유를 순환시키고 또한 칩찌꺼기가 다이어몬드 입자를 파묻히게 되면, 지석지그를 이용하여 새로운 인선을 드레싱하여 무디어진 입자와 공극에 가득찬 사파이어 공작물 칩을 제거한다. 제작된 장비의 절삭조건은 표 1에서와 같이 웨이퍼와 정반의 접촉압력이 2.5기압, 정반의 회전속도 100rpm에서 연삭속도가 0.5-1.0 미크론/분 정도로 최적상태를 나타낸다. 연삭공정을 수행한 후 웨이퍼간 또는 웨이퍼내 편차는 5-10 미크론으로 비교적 높은 편이며 압력과 속도가 커지면 두께 제어가 어려워진다.
웨이퍼 연마 순서는 도 6 에서와 같이 2단계의 연삭공정, 2단계의 연마공정, 광택공정, 식각공정등을 포함하는 다단계 가공공정을 수반한다. 공정이 정밀해짐에 따라 다이어몬드 슬러리의 입자의 크기가 작아지게 되고 CMP의 광택공정에서는 실리카 겔을 사용하게 된다.
연삭되는 메카니즘은 그림 6과 같이 절삭(cutting), 쟁기질(plowing), 문지름(rubbing)형태의 혼합형태로서 다이어몬드 연마제(abrasive)의 형상에 따라 웨이퍼와의 가공중에 연마제가 형성하는 공구의 경사각도, 여유각 및 형상 쐐기각(wedge angle)등이 일정범위를 형성한다. +/-의 경사각이 작은 형태의 입자부위에서는 절삭현상(A부분)이 일어나고 육각면체의 사파이어 결정에 변형에너지를 가함으로써 사파이어 결정덩어리 칩을 분리시키는데 이용되고, 경사각이 큰 음의 값을 갖거나 둥근 절삭인선을 지니는 입자부위에서는 쟁기질(B부분)이나 마찰에 의한 문지름(C부분)으로 에너지가 가공물인 웨이퍼에 전달되고 파인 부위가 메워지는 현상이 일어난다. 이러한 복합된 현상은 입자가 계속적으로 닳고 파괴되어 금속이나 세라믹결합제로 부터 탈락되면 새로운 입자가 나오며, 절삭, 쟁기질 및 문지름의 혼합비율이 계속적으로 변하게 된다. 또한 절삭되기 위해서는 입자간의 여유공간이 확보되어야 한다. 절삭된 칩이 입자공극에 모여 가득 채워지게 되면, 절삭속도가 느려지고 쟁기질과 문지름현상으로 표면을 슬라이딩하는 현상이 일어난다. 연삭정반을 드레싱하여 새로운 절삭입자 인선이 형성되도록 한다.
제 1실시예로 1차 연삭장비는 사파이어 모재 기판의 두께 0.9 mm를 0.5 mm 로 얇게 하기 위한 장비로서 모재 기판의 구입전의 사파이어 인고트 slicing공정의 영향으로 인해 thining할 때 필요하다. 효율적으로 짧은 시간에 두께를 얇게 하기 위해서 표 1은 1차 다이어몬드 연삭장비의 최적화된 공정특성 조건이다.
구분 장비사양
다이어몬드 브레이드입도 #200 mesh
웨이퍼 홀더 회전속도 60 rpm
장치크기 0.8X1.8X1.5 m3
웨이퍼갯수 1 매씩
브레이드 회전속도 500 rpm
브레이드 압력 3-5 기압
연삭속도 80 μm/min
웨이퍼 가공 부분평탄도 10-20μm
사파이어 기판을 웨이퍼용 정반에 왁스를 녹여 부착한 후 연삭기 회전축의 척에 고정한다. 또한 연삭용 금속 회전브레이드 제작시 200 매쉬의 다이어몬드 슬러리를 용유삽입하여 두께 2 mm의 원통형으로 제작하여 사용한다. 회전 브레이드면이 반대방향으로 회전하는 웨이퍼의 중심에 오도록 편심시켜 가공한다. 절삭속도는 0.1 mm/min으로 매우 양호하여 양산용으로 이용 가능함을 확인하였다. 하지만 연삭공정후 연삭 칩찌꺼기가 다이어몬드 입자표면에 도포되면 표면 절삭속도가 떨어지는 요인이 될 수 있어 숫돌(지석)로 드레싱(dressing)할 필요가 있다.
제 2 실시예로 2차 연삭공정은 웨이퍼간의 편차를 제거하기 위한 기본적인 양산공정으로서 다이어몬드 정반으로 구성되어 있다. 2인치 웨이퍼정반 3개를 1개조로 회전하는 회전지그가 3세트로 즉 9매를 동시에 가공할 수 있다. 다이어몬드 정반의 입도는 600 mesh이며 평탄도가 ±5 ㎛이내 이다. 회전지그의 가장자리는 기어형태로 다이어몬드정반의 회전기어와 맞물려 회전하며 회전지그의 중심을 공기압으로 누름으로써 접촉력을 증가시킬 수 있으며 회전속도를 변속할 수 있다. 절삭유를 순환시키고 또한 칩찌꺼기가 다이어몬드입자를 파묻히게 되면 지석지그를 이용하여 새로운 인선을 드레싱하여 무디어진 입자와 공극에 형성된 공작물 칩의 찌거기를 제거하여야 한다. 표 2는 제작된 2차 다이어몬드 연삭장비의 최적화된 공정 절삭조건이다. 웨이퍼와 정반의 접촉압력이 2.5기압, 정반의 회전속도 100 rpm에서 연삭속도가 0.5-1 ㎛/min 정도로 최적 상태를 나타낸다. 1차 연삭공정후 웨이퍼간 또는 웨이퍼내 편차는 5-10 ㎛으로 비교적 높은 편으로 압력과 속도가 커지면 두께제어가 곤란하게 된다.
구분 장비사양
다이어몬드 정반입도 #600 mesh
다이어몬드 정반 평탄도 < ±5 μm
장치크기 0.8X0.8X1.2 m3
웨이퍼갯수 3X3 Jigs (9 wafers)
정반 rpm 100 rpm
정반압력 2.5 기압
연삭속도 0.5-1 μm/min
웨이퍼 가공 부분평탄도 5-10 μm
제 3실시예로 별도로 제작된 다이어몬드 정반 대신 동정반으로 구성된 1차 연마(lapping)장비에서 수행한 1차 연마공정은 12,000 mesh (2.5μm) 입도의 다이어몬드 연마제를 이용하였다. 동정반에 동심원형 V홈을 형성하여 마찰열과 다이어몬드 슬러리의 회전을 양호하게 하였다. 정반이 회전하면서 웨이퍼지그에 부착된 기판을 공기압으로 밀착하게 되며 압력은 1-3기압 정도이다. 특히 1차 연마공정은 2차 연삭공정에서 형성된 긁힌 자국(scratch) 또는 1-5 μm의 두께편차를 제거하여 표면이 경면화되었다. 표3 은 1차 동정반 연마장비의 최적화된 공정조건으로, 연마속도는 2.5기압 100 rpm에서 0.4 μm/min이며 슬러리가 고점도의 연마유 속에서 머물러 있게 하며, 동정반의 마찰열로 냉각이 필요하다. 수냉식으로 동정반 하부로 물이 순환되어 마찰열로 인한 왁스의 녹음을 방지하여야 한다. 도 8은 연마 메카니즘을 나타내는 것으로써, 사파이어웨이퍼와 동정반사이에 다이어몬드 입자가 함유된 슬러리(연마유)가 있어 V 홈과 표면주위에서 회전하면서 웨이퍼 표면을 가공하게 된다.
구분 장비사양
다이어몬드 정반입도 #12,000mesh (2μm)
동정반 평탄도 ±1 μm
장치크기 0.8X0.8X1.2 m3
웨이퍼갯수 3X3 Jigs (9 wafers)
정반 rpm 100 rpm
정반압력 2.5 기압
연삭속도 0.4 μm/min
웨이퍼 가공 부분평탄도 0.5 μm
제 4 실시예로 2차 연마장비는 1차 연마장비와 동일한 형태로 동심축 V홈이 새겨진 동정반에서 다이어몬드입자만 크기가 작은 경우로 하여 수행하였다. 도 9는 2차 연마 메카니즘에 대한 개략도이고 표4 는 2차 동정반 연마장비의 최적화된 공정이다. 특히 1차와 2차간의 연마공정에서 다이어몬드 입자의 크기가 혼용되지 않도록 공간적으로 격리되어 수행하여야 하며 연마액의 관리가 매우 중요하다. 1차 연마에서도 표면의 조도가 경면형태로 매우 양호하지만 현미경의 미세 관찰로 확대해 보면 도 9 에서와 같이 submicron 대로 작아진다. 이를 다시 2차 연마공정을 수행함으로써 25,000 mesh (입도: 1 μm) 의 다이어몬드 연마제를 이용하여 더욱 조도를 감소시키게 된다.
구분 장비사양
다이어몬드 연마제 입도 #25,000 mesh(1μm)
동정반 평탄도 ±1 μm
장치크기 0.8X0.8X1.2 m3
웨이퍼갯수 3X3 Jigs (9 wafers)
정반 rpm 100 rpm
정반압력 2.5 기압
연삭속도 0.1 μm/min
웨이퍼 가공 부분평탄도 0.05 μm 이하
제 5 실시예로 표면광택의 폴리싱(polishing) 공정은 기계적으로 래핑된 표면의 조도를 원자적인 수준으로 평탄하게 하기 위한 경우로서, 주석정반이 부착된연마장치에서 표면흡착(surfactant)이 우수한 수용액을 이용하여 화학반응을 고려한 chemical mechanical polishing(CMP)을 수행한다. 현탁수용액(slurry)속에 0.007μm 크기의 silica(SiO2) 콜로이드(colloid)상태의 미립연마제(abrasive particle) 2-10 wt%와 증류수(de-ionized water), pH stabilizer, 계면활성용 surfactant를 넣어 가공하게 되다. slurry 용액 pH를 안정화시켜, 연마입자가 갖는 표면 potential (Zeta potential)의 음이온 장벽의 크기를 극대화함으로써 전기적 반발력에 의해 입자들의 분산을 촉진한다. 실리카 콜로이드 경우 NaOH, KOH, NH4OH, NaOCl등의 염기성의 물질이 분산을 촉진하며 주로 사용된다. 폴리싱용액의 pH농도에 따른 폴리싱 마모율을 도 10에 나타내었다. 약 알카리성인 경우에 양호한 마모율을 나타낸다. 본 실험에서는 NaOCl (차염소산:유한락스)를 사용하였다. 실리카콜로이드 slurry와 사파이어표면사이의 다음과 같은 화학반응이 일어난다.
이 때에 알루미늄 실리사이드 디하이드레이트 (Al2Si2O7.2H2O)의 활성화에너지는 0.64 eV이다.
표면의 볼록 부위가 화학반응에 참여하게 되고 콜로이드 상태로 기계적 마찰에 의해 제거됨으로써 10 옹그스트롬의 평균조도로 정밀가공할 수 있게 된다. 표 5 는 주석정반 폴리싱장비에서의 최적화된 공정조건이다.
구분 장비사양
연마제 slurry SiO2 콜로이드 혼합액
주석정반 평탄도 ±1 μm
장치크기 0.8X0.8X1.2 m3
웨이퍼갯수 3X3 Jigs (9 wafers)
정반 rpm 100 rpm
정반압력 2.5 기압
연삭속도 0.01 μm/min
웨이퍼 가공 부분평탄도 0.01μm
제 6 실시예로서 웨이퍼의 제조공정상의 제품확인 검사하기 위해, 폴리싱으로 연마공정이 끝난 후 웨이퍼의 표면층을 식각(etching)하는 공정을 수행하게 된다. 화학적인 방식으로 표면을 식각하기 위해서는 강산이나 알칼리성 물질을 이용하게 되며 산성 식각으로 H3PO4와 H2SO4를 1:1로 하여 100-200℃ 범위로 10분간 가열하게 된다. 표 6은 표면식각에 대한 최적화된 공정사양을 나타낸다. 알카리성의 경우에는 KOH 용액속에서 300℃ 20분간 가열하여 표면식각을 수행할 수 있다. 도 11은 산성식각을 수행한 후 사파이어웨이퍼의 표면상태를 원자힘 현미경(atomic force microscope: AFM)으로 관찰한 사진이다. 여기에서 표면전위에 의한 etch-pit가 4.2×10^6/cm^2 밀도로 분포함을 알 수 있다.
표면 평탄도 즉 waveness를 확인하기 위하여 광학윈도우를 사용하였다. 도 12에서와 같이 웨이퍼위에 윈도우를 언져 놓은 상태에서 660 nm의 적색 반도체레이저 포인터로 광을 입사시키면 뉴톤의 간섭상이 나타난다. 웨이퍼가 가공으로 인해전체적으로 휘어져 있으며 무늬간격이 0.33 μm의 높이 차이로 균일한 형태를 보이고 있다.
도 13은 쵸크랄스키 방법으로 성장시킨 기판의 결정질은 최종 연마가공후에 X-선 이중결정 회절(double crystal x-ray diffraction: DCXD)에 의한 회절세기의 반치폭 (Full width at half maximum:FWHM) 이 10 arcsec 정도의 값으로 매우 우수함을 알 수 있었다.
제작된 사파이어 웨이퍼위에 1 μm 두께로 성장한 진성 GaN박막의 표면은 거울 면처럼 표면형상이 양호하였다. 표면의 미세 구멍은 사파이어와 GaN 반도체의 격자부정합이 14%로 계면에서 올라온 선단형 전위로서 표면전위밀도가 4.5×10^6/cm^2 로 종래의 경우 5×10^6/cm^2 보다 비교적 양호한 결과를 확인하였다. 전기적 특성으로, 상온에서의 Hall 측정결과로부터 전자 운반자 농도와 이동도는 각각 4.4×10^17/cm^3, 170 cm^2/V·sec 이었으며, 종래의 기존의 제품의 경우인 6.5×10^18/cm^3, 113 cm^2/V·sec 보다 Ga vacancy가 적어짐을 알 수있으며, 박막의 광학적 특성은 상온에서 발광스펙트럼(photoluminescence)을 관측으로부터 도핑하지 않은 GaN 시료에서 중성 도너(neutral donor)에 결합된 엑시톤 발광(excitonic emission) 이 3.42 eV의 에너지에서 관측되었다. 또한 전위센터에 관련된 미소발광이 기존의 경우처럼 560 nm(2.2 eV) 파장영역에서 존재하였지만, 반폭치가 30 meV로 기존의 경우의 34 meV보다 우수하며, 상대적으로 발광세기 및 반폭치의 광학특성이 양호함을 확인하였다.
이상에서와 같이 본 실시예에서는 사파이어기판을 가공하기 위하여, 전용 다단계 연마장치를 제작하였으며, 다단계의 연마공정을 수행함으로써 양질의 표면상태를 갖는 질화물 반도체 박막성장용 사파이어 웨이퍼을 가공하는 공정을 정립하였다. 또한, 제작된 사파이어 웨이퍼위에 성장시킨 GaN 반도체의 결정특성 및 전기적, 광학적 특성이 매우 우수한 박막을 제작하였다.
또한, 본 발명이 당 업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시 예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 아니되며, 이와 같은 변형된 실시 예들은 본 발명의 첨부된 특허청구범위 안에 속한다 해야 할 것이다.
상술한 설명으로부터, 본 발명에 따른 질화물 반도체 박막성장용 사파이어 웨이퍼가공 공정 및 그 연마장치의 제조방법은 사파이어 인고트 단결정에서 절편된 기판을 다단계 다이어몬드정반 연삭공정, 다이어몬드 슬러리를 이용한 다단계 동정반 연마공정, 실리카겔을 이용한 주석정반에서의 기계화학적인 광택공정 및 화학 식각공정을 수행하는 사파이어 웨이퍼가공 공정 및 그 연마장치의 제조방법에 관한 것으로서 종래의 공업용 표면광택 방법에서의 기계적인 변형력을 다단계로 가공함으로써 완화시켜 잔류응력에 의한 표면의 휨이 적고 평탄도 및 표면조도를 향상시킬 수 있으며, 표면 결함밀도를 낮추어 기계적인 마모에 의한 표면손상을 감소시키는 효과를 제공할 뿐만 아니라, 질화물 박막의 증착에 표면결함의 감소로 박막내의 전위를 감소시켜 박막의 소자제작 수율을 향상시키는 효과를 제공한다.

Claims (2)

  1. 사파이어 인고트 단결정을 절편한 기판을 광택가공하기 위한 연마장치로서, 다이어몬드정반 다단계 연삭공정, 다이어몬드 슬러리를 이용한 다단계 동정반 연마공정, 실리카겔을 이용한 주석정반에서의 기계화학적인 광택공정 및 화학 식각공정을 수행하여 기계적인 변형응력을 완화시킬 수 있는 질화물 반도체 박막성장용 사파이어 웨이퍼 연마공정 및 그 장치의 제작방법.
  2. 제 1항에서 연삭장비의 경우, 다이어몬드정반의 다이어몬드입자의 크기는 200-1000 mesh 정도로 다이어몬드 정반의 회전을 강제적으로 공.자전시키는 형태이며, 연마장비에서는 다이어몬드 슬러리를 1,000-50,000 mesh 범위에서 V홈 요철이 형성된 동정반에서 자유회전형태로 연마공정을 수행하는 질화물 반도체 박막성장용 사파이어 웨이퍼 연마공정 및 그 장치의 제작방법.
KR1020000072605A 2000-12-01 2000-12-01 질화물 반도체 박막성장용 사파이어 웨이퍼 연마공정 및그 장치의 제작방법 KR20020043128A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000072605A KR20020043128A (ko) 2000-12-01 2000-12-01 질화물 반도체 박막성장용 사파이어 웨이퍼 연마공정 및그 장치의 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000072605A KR20020043128A (ko) 2000-12-01 2000-12-01 질화물 반도체 박막성장용 사파이어 웨이퍼 연마공정 및그 장치의 제작방법

Publications (1)

Publication Number Publication Date
KR20020043128A true KR20020043128A (ko) 2002-06-08

Family

ID=27679130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000072605A KR20020043128A (ko) 2000-12-01 2000-12-01 질화물 반도체 박막성장용 사파이어 웨이퍼 연마공정 및그 장치의 제작방법

Country Status (1)

Country Link
KR (1) KR20020043128A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050749A1 (en) * 2003-11-18 2005-06-02 Itswell Co. Ltd. Semiconductor light emitting diode and method for manufacturing the same
CN117066977A (zh) * 2023-09-28 2023-11-17 浙江睿兆芯半导体科技有限公司 一种芯片超薄研磨切割方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050749A1 (en) * 2003-11-18 2005-06-02 Itswell Co. Ltd. Semiconductor light emitting diode and method for manufacturing the same
CN117066977A (zh) * 2023-09-28 2023-11-17 浙江睿兆芯半导体科技有限公司 一种芯片超薄研磨切割方法
CN117066977B (zh) * 2023-09-28 2024-02-23 浙江睿兆芯半导体科技有限公司 一种芯片超薄研磨切割方法

Similar Documents

Publication Publication Date Title
EP0774776B1 (en) Process for recovering substrates
CN100365774C (zh) 半导体晶片的制造方法及晶片
KR100550491B1 (ko) 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
JP5743962B2 (ja) サファイア基板の研削方法
EP2099955B1 (en) Sapphire substrates
CN100348391C (zh) 大直径SiC单晶的切割方法
KR101103415B1 (ko) 반도체 웨이퍼 양면 연마 방법
KR100504098B1 (ko) 실리콘 반도체웨이퍼 및 다수 반도체웨이퍼의 제조방법
US9464365B2 (en) Sapphire substrate
CN1541287A (zh) 高表面质量的GaN晶片及其生产方法
KR20150074176A (ko) 평탄한 SiC 반도체 기판
JP5967040B2 (ja) 鏡面研磨ウェーハの製造方法
SG173290A1 (en) Method for producing a semiconductor wafer
JP2016139751A (ja) サファイア基板の研磨方法及び得られるサファイア基板
JP4414433B2 (ja) ＳｉＣ薄膜におけるエピ前表面処理方法
KR101303552B1 (ko) 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
KR20020043128A (ko) 질화물 반도체 박막성장용 사파이어 웨이퍼 연마공정 및그 장치의 제작방법
JP2014213403A (ja) 基板の反りの低減方法、基板の製造方法、サファイア基板
KR101086966B1 (ko) 반도체 웨이퍼 연마방법
KR102253176B1 (ko) GaN 기판 처리 방법, 이에 의해 처리된 GaN 기판 및 이를 수행하는 GaN 기판 처리 장치
US20050233679A1 (en) Methods for making wafers with low-defect surfaces, wafers obtained thereby and electronic components made from the wafers
KR100467909B1 (ko) 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리공정방법
JP2010153844A (ja) 活性層用ウェーハの製造方法
JP2016007690A (ja) サファイア基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application