KR20020037707A - 화상 센서용 정밀 아날로그 기준 레벨 구비 센스 증폭기 - Google Patents

화상 센서용 정밀 아날로그 기준 레벨 구비 센스 증폭기 Download PDF

Info

Publication number
KR20020037707A
KR20020037707A KR1020010070748A KR20010070748A KR20020037707A KR 20020037707 A KR20020037707 A KR 20020037707A KR 1020010070748 A KR1020010070748 A KR 1020010070748A KR 20010070748 A KR20010070748 A KR 20010070748A KR 20020037707 A KR20020037707 A KR 20020037707A
Authority
KR
South Korea
Prior art keywords
pixel
sense amplifier
reference voltage
bit line
image sensor
Prior art date
Application number
KR1020010070748A
Other languages
English (en)
Other versions
KR100829862B1 (ko
Inventor
데이비드지아오동양
Original Assignee
존뎅
픽심 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존뎅, 픽심 인코포레이티드 filed Critical 존뎅
Publication of KR20020037707A publication Critical patent/KR20020037707A/ko
Application granted granted Critical
Publication of KR100829862B1 publication Critical patent/KR100829862B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

본 발명은 양호한 실시예는 각 화소로부터의 싱글 엔디드 비트 라인, 작은 스윙 비트 라인 검출, 재생식 센스 증폭기, 및 정밀 아날로그 기준을 사용하는 기준 발생을 포함한다.

Description

화상 센서용 정밀 아날로그 기준 레벨 구비 센스 증폭기{SENSE AMPLIFIER HAVING A PRECISION ANALOG REFERENCE LEVEL FOR USE WITH IMAGE SENSORS}
본 발명은 화상 센서 시스템에 관한 것으로, 특히 화상 센서용 정밀 아날로그 기준 레벨 구비 센스 증폭기에 관한 것이다.
디지털 사진술은 20세기에 출현한 가장 흥미있는 기술 중의 하나에 속한다. 적절한 하드웨어와 소프트웨어(약간의 지식과 함께)만 있으면, 누구나가 다지털 사진술의 원리를 체험할 수 있다. 예를 들면, 디지털 카메라는 디지털 사진술의 최첨단에 있다. 이메일 및 월드와이드웹의 출현과 함께, 최신 제품 소개, 기술적 진보, 및 가격 하락은 디지털 카메라를 가전 제품의 가장 인기있는 새로운 카테고리의 하나로 만들게 되었다.
그러나, 디지털 카메라는 전통적인 필름 카메라와 같은 방식으로 작동하지 않는다. 사실, 디지털 카메라는 컴퓨터 스캐너, 복사기, 또는 팩시밀리와 보다 더 밀접하게 연관되어 있다. 대부분의 디지털 카메라는 장면을 감지하기 위해 CCD(charge-coupled device) 또는 CMOS(complementary metal-oxide semiconductor)와 같은 화상 센서 또는 광감지 디바이스를 사용한다. 광감지 디바이스는 장면으로부터 반사된 광에 반응하여 반응의 강도를 수치적 등가치로 변환할 수 있다. 광이 적, 녹, 청 필터를 통과하면서, 예를 들면, 각각의 컬러 스펙트럼에 대해 반응이 측정될 수 있다. 소프트웨어를 통해 수치가 결합되고 계산되면, 카메라는 사진의 각 부분의 특정 컬러를 판정할 수 있다. 화상이 실제적으로 수치적 데이터의 집합이므로, 이는 용이하게 컴퓨터에 다운로드될 수 있고 보다 예술적인 효과를 내기 위해 조작될 수 있다.
B. Fowler 등의 미국특허 제5,461,425호, "CMOS Image Sensor with Pixel Level A/D Conversion"에 기술된 것과 같이, 많은 디지털 화상 어플리케이션에서, 아날로그 대 디지털 변환(ADC)를 에리어 화상 센서(area image sensor)에 집적하는하는 것이 바람직하다. 이러한 집적으로 시스템 비용과 전력 소모를 낮출 수 있고, 시스템 성능을 개선할 수 있다. ADC를 에리어 화상 센서에 집적하는 다른 기술 중에서, 화소 수준 ADC는 최저 전력이면서, 가장 단순한 가장 프로세스 휴대성이 좋고 가벼운 설계를 얻게 될 수 있다. 미국특허 제5,461,425호에 기술된 ADC 방식은 매우 간단하고 강인한 회로를 필요로 하는 이점이 있는 1차 시그마 델타 변조를 기반으로 하고 있다. 또한, 화소 요소 각각에 의해 직접 얻은 디지털 값으로는 디지털 값의 독출은 매우 높은 값일 수 있다.
그러므로, 미국특허 제5,461,425호에 개시된 화상 센서 구조에서, 각 화소 또는 화소 그룹은 ADC를 포함하여 화소로부터 센서 어레이 말단까지의 독출은 완전히 디지털이 된다. 통상적으로, 독출 회로는 ROM 또는 싱글 엔디드 SRAM이다. 이러한 회로는 센서 어레이 안의 화소 및 화소 출력 비트라인을 포함한다. 트랜지스터는 버퍼 독출 트랜지스터의 기능을 하고, 다른 트랜지스터는 선택 트랜지스터의 기능을 하며, 이는 통상적으로 WORD로서 라벨이 붙은 신호에 의해 제어된다.
비트 라인의 다른 끝에는 화소의 디지털 출력을 검출하기 위한 센스 증폭기가 있다. 통상적으로 큰 화소 어레이에 대해서는 이러한 센스 증폭기가 많이 필요하므로, 센스 증폭기는 고속, 저잡음, 전력 효율적인 것이 바람직하다.
종래에 설계된 화상 센서(예를 들면, ISSCC94 참조)에서, 센서 증폭기는 화소에서 면적을 줄이기 위해 싱글 엔디드이지만, 비트 라인은 레일에서 레일로[즉, Vdd에서 Gnd(즉, 접지전위)로] 스윙한다. 이러한 최대 레일 스윙으로 인해 잡음이 발생되고 상당한 전력이 소모된다.
예를 들면, 화상 센서용 고속, 저잡음, 전력 효율성을 특징으로 하는 강인한 센스 증폭기를 제공하는 것이 유리할 것이다.
본 발명은, 고속, 저잡음, 및 전력 효율성을 특징으로 하는, 예를 들면 미국특허 제5,461,425호에 개시된 화상 센서 또는 양호하게는 그보다 개선된 화상 센서용 강인한 센스 증폭기에 관한 것이다. 본 발명의 주어진 양호한 실시예는 각 화소에 대해 싱글 엔디드 비트 라인, 작은 스윙 비트 라인 검출, 재생식 센스 증폭기, 및 정밀 아날로그 기준을 사용하는 기준 발생을 포함한다. 특히, 본 발명은, 예를들면 기준 발생을 위해 정밀 아날로그 기준을 사용하는 것이 통상적으로 순수하게 디지털 소자를 포함하는 현재의 센스 증폭기에 공지되어 있지 않다고 확신되므로, 이 기술분야에서 상당한 진보를 가져오는 것이다.
따라서, 본 발명의 목적 하나는 화상 센서용 정밀 아날로그 기준 레벨을 구비하는 센스 증폭기를 제공하는 것이다.
상술한 목적, 이익, 및 유리함과 그 외의 목적, 이익 및 유리함은 후술하는 설명에서 본 발명의 실시에서 달성되고 및 첨부된 도면에 도시된 실시예가 얻어진다.
도 1a는 본 발명이 실시될 수 있는 CMOS 화상 센서 또는 광감지 칩을 도시하는 블럭도.
도 1b는 전류원과 커패시터로 모델링된 광다이오드를 도시하는 블럭도.
도 2는 미국특허 제5,461,425호에 개시된 것과 같은 디지털 화소 센서의 구조를 도시하는 블럭도.
도 3은 메모리 각각과 디지털 화소 센서가 동일한 센서에 집적될 때, 임계값 메모리, 시간 인덱스 메모리, 별도 데이터 메모리, 및 제어기를 포함하는 화상 센서를 도시하는 블럭도.
도 4는 통상적인 센스 증폭기 장치를 도시하는 개략적인 블럭도.
도 5는 본 발명의 일실시예에 따른 더미 기준 셀을 구비한 센스 증폭기를 도시하는 개략적인 블럭도.
도 6은 본 발명의 양호한 실시예에 따른 기준 전압을 발생시키기 위한 메카니즘을 포함하는 센스 증폭기를 도시하는 개략적인 블럭도.
도 7은 기준 전압을 생성하기 위해 비율이 정해진 MOSFET이 직렬로 적층된 디지털 회로의 개략도.
도 8a는 본 발명의 양호한 실시예에 따른 저항성 래더를 도시하는 개략도.
도 8b는 본 발명의 동등하게 양호한 대안 실시예를 도시하는 개략적인 블럭도.
*도면의 주요 부분에 대한 부호의 설명
302: DPS 센서 어레이304: 센스 증폭기 및 래치
306: 임계값 메모리308: 시간 인덱스 메모리
후술하는 본 발명의 상세한 설명에서, 특정한 상세 부분은 본 발명의 주어진 양호한 실시예의 완전한 이해를 제공하기 위해 주어졌다. 그러나, 당업자에게는 본 발명이 본 명세서에 주어진 특정한 상세 부분을 사용하지 않는 실시예로 실시될 수 있다는 것이 자명하다. 공지된 방법, 절차, 구성 요소 및 회로는 본 발명을 불필요하게 불명료하게 하는 것을 방지하기 위해 상세하게 설명되지 않았다. 본 명세서에서 "일실시예"라는 용어는 실시예와 연관하여 설명된 특징, 구조 또는 특성이 본 발명의 최소한 일실시예에 포함될 수 있다는 것을 의미한다. 명세서의 여러 부분에서 "일실시예에서"의 사용은 동일한 실시예를 지칭하는 것은 아니고, 다른 실시예와 상호 배타적인 별개의 또는 대안적인 실시예이다. 또한, 만일 있다면, 본 발명의 하나 이상의 실시예를 포현하는 프로세스 흐름도 또는 도면의 블록 순서는 특정 순서를 고유하게 명시하거나 본 발명의 한정을 의미하는 것이 아니다.
후술하는 설명에서, 도면의 참조에 있어서, 동일한 번호는 여러 도면에서 동일한 부분을 지칭한다. 도 1a는 본 발명이 사용될 수 있는 화상 센서 또는 광감지 칩(100)을 도시한다. 화상 센서(100)는 정지 또는 비디오 사진을 위한, 예를 들면 디지털 카메라인 화상 포착 장치에서 사용될 수 있고 디지털 화상 데이터를 생성한다. 통상적으로 CMOS와 같은 기판상에 제조되는 광감지 칩(100)은 어레이로 정렬된 복수의 광검출기를 포함한다. 컬러 어플리케이션을 위해, 광검출기의 각각의 표시에 선택적 전송 필터의 모자이크가 추가되어, 광검출기의 제1, 제2 및 제3 선택적 그룹은, 예를 들면 각각 가시 스펙트럼의 적, 녹, 청 영역인 3개의 다른 컬러 영역을 감지하게 된다. 광감지 칩(100)의 광검출기의 수는 통상적으로 그로부터 얻어지는 디지털 화상의 해상도를 결정한다. 수평 해상도는 행(102)에서의 광검출기 수의 함수이고, 수직 해상도는 열(104)에서의 광검출기 수의 함수이다.
광검출기 각각은 광에 노출될 때 전자 신호를 생성하는 광센서를 포함한다. 일반적으로, 광센서는 광다이오드 또는 CMOS 센서의 광게이트이다. 도 1b는 전류원 (122) 및 커패시터(124)로 모델링된 광다이오드(120)를 도시한다. 리셋 신호가 리셋 단자(130)에 인가될 때, 커패시터(124)는 트랜지스터(128)를 통해 Vcc까지 완전히 충전되는데, 이는 광다이오드(120)가 집광(light integration)할 수 있는 지점이다. 커패시터(124)는 Vt가 트랜지스터(128)에 걸린 전압일 때, 실제로 Vcc-Vt로 충전된다는 것을 알아야 한다. 간단한 섦명을 위해, Vt는 거의 영으로 가정된다.
리셋 신호가 강하하자 마자, 즉 전압 수준이 변화하자마자, 집광이 시작된다. 광(126)으로부터 더욱 많은 입사 광자(photon)가 광다이오드(120)의 표면을 때릴수록, 전류원(12)의 전류는 증가한다. 커패시터(124)는 전류원(122)을 통해 방전하기 시작한다. 통상적으로, 광다이오드는 보다 높은 광자 강도를 위해 더욱 많은 광자를 수집하고, 결과적으로 저항(122)의 저항값은 감소한다. 결국, 보다 빠른 방전 신호 Vout이 생성된다. 즉, Vout으로부터의 신호는 광다이오드(120)를 때리는 입사 광자에 비례한다. 이 신호는 본 명세서에서 전자 신호 또는 화소 전하 신호(pixel charge signal)라 달리 지칭된다. 선택적으로, 회로(130)가 전자 신호 Vout를 원하는 수준으로 증강하여 출력, 즉 화소 전하 신호가 다음 회로에 효과적으로 결합되도록 사용될 수 있다.
화상 센서의 동작은 2개의 프로세스를 포함한다.
- 상술한 바와 같은 집광 프로세스 및
- 독출(readout) 프로세스
이 2개의 프로세스 각각은 제어된 시간동안 유지된다. 집광 프로세스에서, 각 광검출기는 광의 입사 광자를 축적하기 시작하고 축적은 화소 전하 신호로서 나타난다. 집광 프로세스 후에, 광검출기는 각 광검출기의 화소 전하 신호가 독출 회로를 통해 데이터 버스 또는 비디오 버스로 독출되는 독출 프로세스를 시작한다. 집광 프로세스가 진행되는 시간을 노광 제어 또는 전자 셔터링(electronic shuttering)라 지칭하고, 이는 각 광다이오드에 의해 축적된 전하량을 제어한다.
도 2는 미국특허 제5,461,425의 도 1을 복사한 것으로서, 각 광검출기(14)는 광센서 이외에 A/D 변환기를 포함한다. 광검출기 각각은 센서 화소 또는 센서 소자 또는 디지털 화소로서 지칭된다. 이는 본 명세서의 광검출기가 종래의 화상 센서에서 공통적으로 볼 수 있고 광센서를 포함하고 아날로그 신호를 생성하는 광검출기와 반대로 아날로그 대 디지털 변환 회로를 포함함을 명시하기 위한 것이다. 또한, 본 명세서의 화소 소자는 종래의 화상 센서에서 독출될 수 있는 아날로그 신호보다 고속으로 독출될 수 있는 디지털 신호를 출력하기 때문에 종래의 화상 센서와 다르다. 그러므로, 결과적인 화상 센서는 디지털 화소 센서(DPS)로 고려된다. 본 발명의 양호한 실시예는 센서 소자가 광센서 및 아날로그 대 디지털 변환 회로를 포함하는 이러한 구조에 기반한다.
도 2의 화상 센서는 단일 집적 회로 칩(10)상에 형성된다. 화상 센서 코어 (12)는 광 검출 소자의 아날로그 출력의 비트 표현의 스트림을 출력하는 전용 A/D 변환기에 각각이 연결된 광 검출 소자의 2차원 어레이를 포함한다. 광 검출 소자와 A/D 변환기의 조합은 단일 화소 소자(14)를 구성한다. 각 화소 소자(14)는 동일한 회로를 포함한다. 칩(10) 상의 디지털 필터(16)는 각 화소 소자(14)로부터 디지털 스트림을 수신하도록 연결되고, 각 디지털 스트림을 대응 화소 소자(14)에 의해 검출된 광 강도의 256 수준의 하나인 8 비트 바이트 표현으로 변환한다.
동작에서, 화상은 화상 센서 코어(12)상에 포커싱되어 포커싱된 화상의 다른 부분이 각 화소 소자(14)상에 작용한다. 각각의 광검출 소자는 그 전도성이 광트랜지스터의 베이스에 작용하는 광 강도에 관련있는 광트랜지스터를 포함한다. 광트랜지스터를 통하는 아날로그 전류는 그러므로 광트랜지스터에 작용하는 광의 강도에 대응된다. 코어(12)의 모든 광트랜지스터로부터의 아날로그 신호는 공통 클럭 구동기(18)를 사용하여 클럭킹된 전용 A/D 변환기로부터 출력된 시리얼 비트 스트림으로 동시에 변환된다. 시리얼 비트 스트림은 광트랜지스터에 작용하는 광의 강도의 신호 표현을 유도하기 위해, 한 주기동안, 즉 한 프레임 주기동안 필터(칩 상 또는 칩 외부)(16)에 의해 처리될 수 있다.
각 클럭 사이클 후에, 한 비트가 각 화소 소자(14) 내의 각 A/D 변환기의 출력에서 래치된다. 이제 화소 소자(14)에 의해 발생된 각 비트를 각 클럭 사이클 후에 필터(16)로 전달하기 위해, 화소 소자(14)의 행 각각은 화소 소자(14)의 모든 행이 어드레싱될 때까지 행 디코더(20)를 사용하여 차례대로 어드레싱된다. 각 행을 어드레싱한 후에, 어드레싱된 행의 각 화소 소자(14)의 한 비트 출력은 대응 비트 라인(22)에 결합된다. 필터(16)는 그 프레임 주기 동안 각 화소 소자(14)상에 작용하는 광의 평균 강도에 대응하는 화소 소자(14) 당 8 비트 값을 발생시키기 위해 각 화소 소자(14)로부터의 비트 스트림을 처리한다. 그리고나서, 이 8 비트 값은 적절한 멀티플렉서 또는 시프트 레지스터를 사용하여 칩(10)으로부터 출력되어 비트 맵 메모리(24)에 저장될 수 있다. 그리고나서, 메모리(24)는 프레임 버퍼로서 작용할 수 있고, 메모리(24)의 광 강도값은 모니터의 대응 화소의 광 출력을 제어하기 위해 차례대로 어드레싱된다.
도 2의 특정 실시예에서, 64개의 독립된 필터(16)가 64 비트 라인(22) 상의 비트 스트림 출력을 8 비트 값으로 변환하기 위해 사용된다. 코어(12)의 출력에서의 멀티플렉서는 요구되는 필터의 수를 예를 들면, 16으로 감소시킬 수 있다. 메모리(24)와 필터(16)의 양호한 상호 작용은 다음과 같다. 화소 소자(14)의 행이 어드레싱된 직후에, 행 디코더(20)에 의해 발생된 어드레스를 사용하여 제어 회로(26)는 어드레싱된 행의 각 화소 소자(14)를 위한 메모리(24)에 저장된 이전의(또는 중간) 8 비트값을 페치하고 그 화소 소자(14)로부터 새로운 비트를 차례로 수신하기 위해 이 이전값을 64 필터(16)의 적절한 것에 로딩한다. 종래의 메모리 어드레싱 기술 및 회로는 이 프로세스를 위해 사용될 수 있다. 그리고나서, 어드레싱된 화소 소자(14)의 각각의 A/D 변환기의 단일 비트 출력은 그 화소 소자(14)에 대한 이전 8 비트 값을 포함하는 64 필터(16)의 대응되는 것에 인가된다. 각 필터(16)는 그리고나서 이전의 8 비트값을 새로운 중간값을 발생시키기 위해 정보의 새로운 단일 비트값으로 갱신한다. 그리고나서, 제어 회로(26)의 제어하에, 각 필터(16)에 의해 발생된 이제 갱신된 8 비트값은 메모리(24)로 전달된다.
도 3을 참조하면, 본 발명의 일실시예에 따른 디지털 화소 센서에 기반한 화상 센서(300)가 도시된다. 디지털 화소 센서(302)는 미국특허 제5,461,425호 또는 미국특허 제5,801,657호에 따라 구현될 수 있고 장면의 하나 이상의 화상을 표현하는 디지털 신호를 출력할 수 있다. 센스 증폭기 및 래치(304)는 디지털 화소 센서(302)에 결합되어 디지털 화소 센서(302)로부터 디지털 신호의 독출을 용이하게 한다. 본 발명에 따른 화상 센서(300)는 임계값을 저장하기 위한 메모리(304)(본 명세서에서 임계값 메모리로 지칭됨), 시간 인덱스값을 저장하기 위한 메모리 (308)(본 명세서에서 시간 인덱스 메모리로 지칭됨), 및 센서(302)로부터의 화상 데이터의 한 프레임을 저장하기에 충분히 큰 디지털 또는 데이터 메모리(310)를 또한 포함한다.
본 발명의 일실시예에 따라, 센서(302)는 N 곱하기 M개의 화소로 되어 있고k-비트를 갖는다. 그러므로, 임계값 메모리(306)의 크기는 N 곱하기 M 비트이고, 시간 인덱스 메모리(308)는 m이 시간 해상도일 때 N 곱하기 M 곱하기 m 비트이다. 센서(302)의 현재 양호한 화소 해상도는 10 비트에서 1000 곱하기 1000이다. 그러므로, 시간 인덱스가 T, 2T, 4T 및 8T로 설정될 때(즉, 2 비트 해상도), 임계값 메모리(306)는 1 메가비트 메모리이고, 시간 인덱스 메모리(308)는 2 메가비트 메모리이고, 디지털 메모리(310)은 양호하게는 최소한 1.2 메가바이트의 크기를 갖는다.
본 명세서에서 본 발명은, 예를 들면 DPS 화상 센서에서 사용하기 위한 강인한 센스 증폭기(이러한 센서에 한정되거나, 본 명세서에서 본 발명의 목적을 위해 그리고 현재 양호한 실시예의 사용의 도시 및 예시의 방식으로 본 발명이 실시될 수 있는 종래의 장치를 포함하는 도 1-3과 연결하여 본 명세서에 기술된 것과 같은 센서로 어떠한 방식으로든 한정되지는 않지만)인데, 이는 고속, 저잡음, 전력효율을 특징으로 한다.
도 4는 통상적인 센스 증폭기 장치를 도시하는 개략적인 블럭도이다. CMOS 디지털 화소 센서(DPS) 화상 센서에서, 각 화소 또는 화소 그룹은 ADC(140)를 포함하여 화소로부터 센서 어레이 말단으로 독출된 것은 완전히 디지털이다. 통상적으로, 화소의 독출 회로는 ROM 또는 싱글 엔디드(single ended) SRAM의 것과 유사하다. 이러한 회로는 센서 어레이(미도시됨) 내의 화소와 화소 출력 비트라인(141)을 포함한다. 트랜지스터 M1은 버퍼 독출 트랜지스터로서 작용하고, 트랜지스터 M2는 선택 트랜지스터로서 작용하는데, 이는 통상적으로 WORD로 이름붙은 신호에 의해제어된다.
비트라인의 다른 한 끝에는 화소의 디지털 출력을 검출하는 센스 증폭기 (142)가 있다. 통상적으로 많은 이러한 센스 증폭기는 많은 화소 어레이를 필요로하기 때문에, 센스 증폭기는 고속이고 저잡음이며 전력 효율적인 것이 바람직하다.
본 발명의 주어진 양호한 실시예는 각 화소로부터 싱글 엔디드 비트 라인 (bit line), 작은 스윙 비트 라인 검출, 재생 센스 증폭기, 및 정밀 아날로그 기준을 사용하는 기준 발생을 포함한다. 특히, 본 발명은, 예를 들면 기준 발생을 위한 정밀 아날로그 기준을 사용하는 것이 통상적으로 순수하게 디지털 소자를 포함하는 현재의 센스 증폭기에 공지되어 있지 않기 때문에, 이 기술분야의 현상태에서 상당한 진보를 제공한다.
본 발명의 다른 주요 특징은 트랜지스터의 수와 각 화소를 통하는 금속선 수의 감소 및 최소화이다. 이는 화소 영역도 결과적으로 최소화시킨다.
ISSCC94에 레일 대 레일 스윙(rail to rail swing) 비트 라인이 사용되었지만, 본 발명의 주어진 양호한 실시예는 화소 자체 내에 싱글 엔디드 독출을 구비한, 예를 들면 150mV인 작은 스윙 비트 라인을 사용한다. 센스 증폭기를 실제로 이러한 구성으로 동작시키기 위해, 본 발명은 접지 바운스(ground bounce) 및 커플링 (coupling)과 같은 시스템 잡음의 충격을 최소화하기 위해 근차동(pseudo-differential)을 제공한다.
이 기술분야에 공지된 한 방법은 도 5에 도시된 것처럼 더미 기준 셀(dummy reference cell)을 구비한 센스 증폭기를 사용한다. 이 회로에서, 센스 증폭기는각각이 선택 라인(SE)에 의해 제어되는 복수의 교차 결합된 인버터로 구성된다.
도 5의 회로는 본 발명의 형태는 센스 증폭기 설계의 당업자에 의해 이해될 수 있으므로 공지된 프리차지 회로를 생략하였다.
더미 기준 셀(150)은 단지 정규 셀의 구동 능력의 반만을 갖는다. 도 5의 회로에서, 입력 inb는 1로 설정된다. 이는 필수적으로 센스 증폭기(142)에 근차동 입력을 생성한다. 그러므로, 입력 in==1이면, 트랜지스터 M6의 소스"bit"는 SE1의 소tm "비트줄"보다 두 배 빠르게 방전한다. "bit"와 "비트줄" 사이의 차이가 일정 수준, 예를 들면 70mV에 이를 때, 센스 증폭기는 2 비트 라인 사이의 차이를 증대시키기 시작한다. 이러한 경우에, 액세스 트랜지스터 M5, M6는 센스 증폭기가 비트라인 스윙을 감소시키기 시작하기 전에 꺼진다. 입력 in=0이면, "bit"는 변화하지 않지만, "비트줄"는 "bit"와 "비트줄" 사이의 차이가 일정 수준에 결국 이르도록 방전한다. 이 점에서, 센스 증폭기는 이 차이를 증대시키기 시작한다.
도 5의 회로는 몇몇 제한을 갖는다. 예를 들면, 강인하게 동작하기 위해서 근차동 회로에서 더비 셀이 정규 셀 근처에 있어야 한다. 이는 더미 셀이 센서 어레이의 에지에 위치해서 센서 어레이의 중앙 근처에 위치한 화소로부터 멀기 때문에 매우 어렵다. 독출 경로의 상이한 길이로 인해, 정규 셀과 그 더미 셀을 매치시키기가 어렵다.
본 발명의 주어진 양호한 실시예는 이러한 문제를 더미 화소에서 "비트줄"를발생시키는 대신 비트 라인의 전압을 비교하기 위한 기준 전압을 발생시켜 해결한다. 도 6을 참조하자. 본 발명의 이 실시예에서, 기준 전압 REF이 기준 전압 발생기(180)에 의해 정확하게 발생될 수 있고 환경을 추종하는 한, 원하는 센스 증폭기를 발생시키는 것이 가능하다. 예를 들면, 기준 전압 REF는 0.9 Vdd(또는 Vdd-0.1)에서 설정될 수 있다. 입력 in==1이면, 판독 중에 비트 라인은 결국 Vdd-0.1의 REF 미만으로 되고, 예를 들면 Vdd-0.2로 강하, 즉 200 mV 스윙을 갖고, 이러한 경우에 센스 증폭기의 개시는 올바른 출력을 발생시킨다.
정밀 아날로그 기준 REF를 발생시키는 것은 어렵다. 대부분의 메모리 센스 증폭기 설계는, 명목 출력이 약 0.5 Vdd일 때, 올바른 전압을 생성하기 위해 비율이 정해진 MOSFET이 직렬로 적층된 디지털 회로를 사용하려고 한다(도 7 참조). 그러나, 프로세스 불완전과 Vt 미스매치로 인해, 발생된 출력은 정밀하지 않다.
본 발명의 양호한 실시예는 REF 발생 문제를 해결하기 위해 아날로그 회로를 사용한다. 이 방법은 아날로그 회로가 이미 사용가능하면 특히 혼합 신호 칩에 잘 들어맞는다.
현재 실시된 것과 같은 본 발명은 REF가 발생될 수 있는 2 가지 다른 기술을 포함한다(도 8a 및 도 8b 참조).
한 방법은, 예를 들면 둘 이상의 저항(181, 182)가 두 전력 레일, 예를 들면 Vdd와 Gnd 사이에 직렬로 적층된 저항성 래더(180A)를 사용한다(도 8A). 비율만이 상관있기 때문에 저항은 폴리(poly)로 만들어지거나 웰 디바이스(well device)[웰 저항은 딥 서브마이크론(deep sub-micron) 프로세스를 사용하여 생성될 때 매우 좋은 품질을 가짐]일 수 있다. 이러한 디바이스의 제조는 이 기술 분야의 당업자에게는 공지되어 있다. 그러므로, 0.9 Vdd를 발생시키기 위해, 2 개의 저항을 1.9의 비율을 갖도록 하기만 하면 된다.
제2 방법(180B)(도 8B)은 매우 안정된 아날로그 전압을 발생시키기 위해서 밴드갭(bandgap)(183)을 이용하는 것이다. 반도체 재료에서, 밴드갭은 전자가 밸런스 밴드로부터 보다 자유롭게 움직이는 전도성 밴드로 이동하는데 필요한 최소 에너지이다. 많은 혼합 신호 회로에서, 밴드갭 발생은 다른 목적을 위해 이미 수행되고 있다. 이러한 경우에, 밴드갭 회로는 센스 증폭기에 용이하게 사용된다. 밴드갭 회로는 공급원 및 프로세스에 독립적인 DC 전압 또는 전류를 발생시키고, 온도에 대해 잘 정의된 특성을 갖는다. 밴드갭 회로는, 예를 들면 Vdd를 기준으로 할 때 300 mV인 DC 전압, 즉 안정된 Vdd-0.3V를 발생시킨다. Vdd가 바운스하면, 아날로그 신호는 그에 따라 바운스한다. 센서 어레이가 클 때, 전류를 회로를 통해 라우트하고 센스 증폭기에 국지적으로 근접한 적절한 전압을 발생시키는 것이 양호할 수 있다.
본 발명은 어느 정도 특정하여 충분히 상세하게 설명되었다. 당업자는 실시예의 개시가 예로써 된 것이고, 청구된 본발명의 사상 및 범주를 벗어남없이 장치 및 부분의 결합에 있어 많은 변화가 가능함을 알 것이다. 따라서, 본 발명의 범주는 상술한 실시예의 상세한 설명이 아닌 첨부된 특허청구의 범위에 의해 정의된다.
본 발명에 따르면, 화상 센서용 정밀 아날로그 기준 레벨을 구비하는 센스 증폭기를 제공할 수 있다.

Claims (18)

  1. 화상 센서(image sensor)에 있어서,
    행(row)과 열(column)로 정렬된 복수의 화소를 포함하는 센서 어레이(sensor array) -상기 센서 어레이는 상기 화소를 위해 연관된 비트 라인(bit line) 상에 신호를 출력하고, 상기 화소는 장면의 하나 이상의 화상을 집합적으로 표현하며, 상기 센서 어레이는 집적 회로로 제조됨- 와,
    상기 화소로부터의 신호를 감지하기 위한 각 비트라인과 연관된 개별적 센스 증폭기(sense amplifier) -상기 센서 증폭기는 상기 비트 라인 상의 상기 화소로부터의 전압과 비교하기 위한 아날로그 기준 전압을 발생시키는 기준 전압 발생기를 포함하고, 상기 센스 증폭기는 상기 집적 회로에 제조됨-
    를 포함하는 화상 센서.
  2. 제 1 항에 있어서,
    상기 전압 발생기는 저항성 래더(resistive ladder)를 포함하는 화상 센서.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 저항성 래더는 상기 집적 회로내에 2 전력 레일 사이에 직렬로 적층된 2 이상의 저항을 포함하는 화상 센서.
  4. 제 3 항에 있어서,
    상기 저항은 폴리(poly)로 만들어지거나 웰 디바이스(well device)인 화상 센서.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 저항성 래더는 아날로그 기준 전압을 두 저항의 비율로서 발생시키는 화상 센서.
  6. 전술한 항 중 어느 한 항에 있어서,
    상기 전압 발생기는 밴드갭(bandgap)을 포함하는 화상 센서.
  7. 행과 열로 정렬된 복수의 화소를 포함하는 센서 어레이 -상기 센서 어레이는 상기 화소를 위해 연관된 비트 라인 상에 신호를 출력하고, 상기 화소는 장면의 하나 이상의 화상을 집합적으로 표현하고, 상기 센서 어레이는 집적 회로에 제조됨- 와, 상기 화소로부터의 신호를 감지하기 위해 각 비트 라인과 연관된 개별적 센스 증폭기를 포함하는 화상 센서에 있어서, 개선점은
    상기 센스 증폭기가 상기 비트 라인상의 상기 화소로부터의 전압과 비교하기 위한 아날로그 기준 전압을 발생시키는 기준 전압 발생기를 포함하고, 상기 센스 증폭기가 상기 집적 회로에 제조되는 것인 화상 센서.
  8. 제 7 항에 있어서,
    상기 전압 발생기는 저항성 래더를 포함하는 화상 센서.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 저항성 래더는 상기 집적 회로내에 2 전력 레일 사이에 직렬로 적층된 2 이상의 저항을 포함하는 화상 센서.
  10. 제 7 항 내지 제 9 항 중의 어느 한 항에 있어서,
    상기 저항은 폴리로 만들어지거나 웰 디바이스인 화상 센서.
  11. 제 7 항 내지 제 9 항 중의 어느 한 항에 있어서,
    상기 저항성 래더는 아날로그 기준 전압을 두 저항의 비율로서 발생시키는 화상 센서.
  12. 제 7 항 내지 제 9 항 중의 어느 한 항에 있어서,
    상기 전압 발생기는 밴드갭을 포함하는 화상 센서.
  13. 화상 센서에서 화소로부터의 신호를 감지하기 위한 상기 화상 센서의 각 비트라인과 연관된 센스 증폭기에 있어서,
    상기 비트라인 상의 상기 화소로부터의 전압과 비교하기 위한 아날로그 기준전압을 발생시키는 기준 전압 발생기를 포함하고, 상기 기준 전압 발생기는 저항성 래더를 포함하는 센스 증폭기.
  14. 제 13 항에 있어서,
    상기 저항성 래더는 상기 집적 회로 내에 2 전력 레일 사이에 직렬로 적층된 2 이상의 저항을 포함하는 센스 증폭기.
  15. 제 14항에 있어서, 상기 저항은 폴리로 만들어지거나 웰 디바이스인 센스 증폭기.
  16. 제13항에 있어서, 상기 저항성 래더는 아날로그 전압을 두 저항의 비율로서 발생시키는 센스 증폭기.
  17. 화상 센서의 화소로부터의 신호를 감지하기 위한 상기 화상 센서의 각 비트 라인과 연관된 센스 증폭기에 있어서,
    상기 비트라인 상의 상기 화소로부터의 전압과 비교하기 위한 아날로그 기준 전압을 발생시키는 기준 전압 발생기를 포함하고, 상기 전압 발생기는 밴드갭을 포함하는 센스 증폭기.
  18. 행과 열로 정렬된 복수의 화소를 포함하는 화상 센서 어레이 -상기 센서 어레이는 상기 화소를 위해 연관된 비트 라인 상에 신호를 출력하고, 상기 화소는 장면의 하나 이상의 화상을 집합적으로 표현하며, 상기 센서 어레이는 집적 회로에 제조됨- 의 화소를 감지하기 위한 방법 에 있어서,
    각 비트 라인과 연관되어 상기 화소로부터의 신호를 감지하는 개별적 센스 증폭기를 제공하는 단계와,
    상기 비트 라인 상의 상기 화소로부터의 전압과 비교하기 위한 아날로그 기준 전압을 발생시키는 기준 전압 발생기를 각 상기 센스 증폭기 -상기 센스 증폭기는 상기 집적 회로에 제조됨- 에 제공하는 단계를 포함하는 화소 감지 방법.
KR1020010070748A 2000-11-15 2001-11-14 화상 센서용 정밀 아날로그 기준 레벨 구비 센스 증폭기 KR100829862B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/714,350 2000-11-15
US09/714,350 US6452152B1 (en) 2000-02-22 2000-11-15 Sense amplifier having a precision analog reference level for use with image sensors

Publications (2)

Publication Number Publication Date
KR20020037707A true KR20020037707A (ko) 2002-05-22
KR100829862B1 KR100829862B1 (ko) 2008-05-16

Family

ID=24869685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010070748A KR100829862B1 (ko) 2000-11-15 2001-11-14 화상 센서용 정밀 아날로그 기준 레벨 구비 센스 증폭기

Country Status (6)

Country Link
US (1) US6452152B1 (ko)
EP (1) EP1221813A3 (ko)
JP (1) JP2002209143A (ko)
KR (1) KR100829862B1 (ko)
CN (1) CN1265615C (ko)
TW (1) TW520599B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975355B1 (en) * 2000-02-22 2005-12-13 Pixim, Inc. Multiple sampling via a time-indexed method to achieve wide dynamic ranges
US6452152B1 (en) * 2000-02-22 2002-09-17 Pixim, Inc. Sense amplifier having a precision analog reference level for use with image sensors
TW522723B (en) * 2000-08-15 2003-03-01 Pixim Inc Circuit and method for pixel rearrangement in a digital pixel sensor readout
US6541751B1 (en) * 2001-10-03 2003-04-01 Pixim Inc Time multiplexing image processing functions for noise reduction
US20030103155A1 (en) * 2001-11-30 2003-06-05 Eastman Kodak Company Image sensor clock driver having efficient energy consumption
US7095439B2 (en) * 2002-04-04 2006-08-22 Motorola, Inc. Image sensor circuit and method
US6911930B1 (en) * 2003-12-15 2005-06-28 Infineon Technologies Ag Cell array with mismatch reduction
US7446806B2 (en) * 2003-12-19 2008-11-04 Symbol Technologies, Inc. Single chip, noise-resistant, one-dimensional, CMOS sensor for target imaging
US7443432B2 (en) * 2004-06-15 2008-10-28 Digital Imaging Systems Gmbh Suppression of noise in pixel VDD supply
US8199195B2 (en) * 2004-09-30 2012-06-12 Martin Renkis Wireless video surveillance system and method with security key
US7719567B2 (en) * 2004-09-24 2010-05-18 Smartvue Corporation Wireless video surveillance system and method with emergency video access
US7784080B2 (en) * 2004-09-30 2010-08-24 Smartvue Corporation Wireless video surveillance system and method with single click-select actions
US20060143672A1 (en) * 2004-09-23 2006-06-29 Martin Renkis Wireless video surveillance processing negative motion
US8253796B2 (en) * 2004-09-30 2012-08-28 Smartvue Corp. Wireless video surveillance system and method with rapid installation
US8208019B2 (en) * 2004-09-24 2012-06-26 Martin Renkis Wireless video surveillance system and method with external removable recording
US8457314B2 (en) 2004-09-23 2013-06-04 Smartvue Corporation Wireless video surveillance system and method for self-configuring network
US8752106B2 (en) * 2004-09-23 2014-06-10 Smartvue Corporation Mesh networked video and sensor surveillance system and method for wireless mesh networked sensors
US7821533B2 (en) * 2004-09-23 2010-10-26 Smartvue Corporation Wireless video surveillance system and method with two-way locking of input capture devices
US7508418B2 (en) * 2004-09-24 2009-03-24 Smartvue Corporation Wireless video surveillance system and method with DVR-based querying
US20060070108A1 (en) * 2004-09-30 2006-03-30 Martin Renkis Wireless video surveillance system & method with digital input recorder interface and setup
US20070009104A1 (en) * 2004-09-23 2007-01-11 Renkis Martin A Wireless smart camera system and method
US7954129B2 (en) * 2004-09-24 2011-05-31 Smartvue Corporation Wireless video surveillance system and method with remote viewing
US20060095539A1 (en) * 2004-10-29 2006-05-04 Martin Renkis Wireless video surveillance system and method for mesh networking
US7728871B2 (en) * 2004-09-30 2010-06-01 Smartvue Corporation Wireless video surveillance system & method with input capture and data transmission prioritization and adjustment
US7936370B2 (en) * 2004-09-25 2011-05-03 Smartvue Corporation Wireless video surveillance system and method with dual encoding
US8842179B2 (en) 2004-09-24 2014-09-23 Smartvue Corporation Video surveillance sharing system and method
JP4379408B2 (ja) * 2004-12-07 2009-12-09 セイコーエプソン株式会社 信号処理部および撮像装置
US7916186B2 (en) 2005-04-07 2011-03-29 Micron Technology, Inc. Anti-eclipse circuitry with tracking of floating diffusion reset level
US7603087B1 (en) * 2005-08-12 2009-10-13 Smartvue Corporation Wireless video surveillance jamming and interface prevention
US7423480B2 (en) * 2006-11-13 2008-09-09 National Instruments Corporation AC amplifier for precision measurement
ITMI20062210A1 (it) * 2006-11-17 2008-05-18 St Microelectronics Srl Architettura di un generatore di tensione di lettura per una matrice di celle di memoria non volatili di tipo eeprom di un dispostivio a semiconduttore e relativo processo di fabbricazione
US7382305B1 (en) 2007-02-26 2008-06-03 Analog Devices, Inc. Reference generators for enhanced signal converter accuracy
US8823850B2 (en) * 2010-12-30 2014-09-02 Hynix Semiconductor Inc. Image processing system with on-chip test mode for column ADCs
CN102261958B (zh) * 2011-07-07 2012-07-25 清华大学 一种高精度信号读出方法
JP5956755B2 (ja) * 2012-01-06 2016-07-27 キヤノン株式会社 固体撮像装置および撮像システム
US9207116B2 (en) * 2013-02-12 2015-12-08 Gentex Corporation Light sensor
KR102324541B1 (ko) 2017-06-09 2021-11-10 삼성전자주식회사 신호 전송 회로 및 이를 포함하는 이미지 센서

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3247402B2 (ja) * 1991-07-25 2002-01-15 株式会社東芝 半導体装置及び不揮発性半導体記憶装置
DE69316569T2 (de) * 1992-12-23 1998-08-20 Eastman Kodak Co Automatischer Abgleich der Kanalverstärkung und -abweichung für Videokameras mit Multikanalsensoren
US5461425A (en) * 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
GB9619088D0 (en) * 1996-09-12 1996-10-23 Vlsi Vision Ltd Ofset cancellation in array image sensors
KR100234877B1 (ko) * 1997-01-13 1999-12-15 윤종용 강유전체 랜덤 억세스 반도체 메모리 장치 및 그 동작 방법
US5801657A (en) * 1997-02-05 1998-09-01 Stanford University Serial analog-to-digital converter using successive comparisons
JP3348769B2 (ja) * 1997-10-09 2002-11-20 日本電気株式会社 半導体記憶装置
US6005488A (en) * 1997-12-03 1999-12-21 Ford Motor Company User control interface architecture for automotive electronic systems
KR100275106B1 (ko) * 1997-12-30 2000-12-15 김영환 하나의비트라인으로이루어진에스램셀
JPH11220572A (ja) * 1998-01-30 1999-08-10 Canon Inc 画像読み取り装置
US20020089353A1 (en) * 1998-07-13 2002-07-11 Abdellatif Bellaouar Current mode logic gates for low-voltage high-speed applications
US6249240B1 (en) * 1998-08-28 2001-06-19 Texas Instruments Incorporated Switched-capacitor circuitry with reduced loading upon reference voltages
US6295013B1 (en) * 1998-09-25 2001-09-25 Photobit Corporation Nonlinear flash analog to digital converter used in an active pixel system
US6580454B1 (en) * 1998-11-18 2003-06-17 Agilent Technologies, Inc. CMOS active pixel sensor having in-pixel local exposure control
US6975355B1 (en) * 2000-02-22 2005-12-13 Pixim, Inc. Multiple sampling via a time-indexed method to achieve wide dynamic ranges
US6452152B1 (en) * 2000-02-22 2002-09-17 Pixim, Inc. Sense amplifier having a precision analog reference level for use with image sensors
US6985181B2 (en) * 2000-05-09 2006-01-10 Pixim, Inc. CMOS sensor array with a memory interface
TW522723B (en) * 2000-08-15 2003-03-01 Pixim Inc Circuit and method for pixel rearrangement in a digital pixel sensor readout

Also Published As

Publication number Publication date
US6452152B1 (en) 2002-09-17
EP1221813A3 (en) 2005-07-20
EP1221813A2 (en) 2002-07-10
JP2002209143A (ja) 2002-07-26
CN1265615C (zh) 2006-07-19
CN1362830A (zh) 2002-08-07
KR100829862B1 (ko) 2008-05-16
TW520599B (en) 2003-02-11

Similar Documents

Publication Publication Date Title
KR100829862B1 (ko) 화상 센서용 정밀 아날로그 기준 레벨 구비 센스 증폭기
KR100778824B1 (ko) 시간지수 방법을 통한 다중 샘플링 이미지 센서 및 이미지 센서의 동적 영역을 확장하는 방법 및 이를 이용한 장치
US6380880B1 (en) Digital pixel sensor with integrated charge transfer amplifier
KR101354127B1 (ko) 물리량 분포 검출 장치 및 촬상 장치
JP4277339B2 (ja) アクティブ画素センサの読み出しチャネル
CN101296305B (zh) 固态成像设备、其信号处理方法和成像装置
US20060013485A1 (en) Data processing method, data processing apparatus, semiconductor device, and electronic apparatus
US20010040632A1 (en) Multiple sampling via a time-indexed method to achieve wide dynamic ranges
US7679666B2 (en) Solid-state logarithmic image sensing device
CN102300058A (zh) 固体摄像装置
TW200841721A (en) Solid-state imaging device, method for driving solid-state imaging device, and imaging device
CN101287064A (zh) 固态成像设备及其驱动方法、信号处理方法和成像装置
US6922210B2 (en) Memory updating for digital pixel sensors
JP2006217244A (ja) 撮像装置
JPH11284912A (ja) Ｃｍｏｓ領域アレイ・センサのための逐次相関ダブル・サンプリング方式
US7423680B2 (en) Apparatus and method for clamping reset voltage in image sensor
US20080018766A1 (en) Solid state image sensing device
US7800667B2 (en) Photo-detecting apparatus
US7279668B2 (en) Sequential read-out method and system that employs a single amplifier for multiple columns
EP1117250A2 (en) Active pixel sensor with improved reference signal
KR100775009B1 (ko) 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
JP2001251558A (ja) 高感度ｃｍｏｓ画像センサのためのインタレース型交互ピクセル設計
JPH03225868A (ja) 固体撮像素子とそれを用いた撮像装置
US8462245B2 (en) Image sensor for minimizing variation of control signal level
JP2005198239A (ja) 感度に優れたイメージセンサ及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140425

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 11