KR20020034923A - 금속 지지 프레임의 제조 방법, 상기 금속 지지 프레임 및이의 이용 - Google Patents
금속 지지 프레임의 제조 방법, 상기 금속 지지 프레임 및이의 이용 Download PDFInfo
- Publication number
- KR20020034923A KR20020034923A KR1020010067121A KR20010067121A KR20020034923A KR 20020034923 A KR20020034923 A KR 20020034923A KR 1020010067121 A KR1020010067121 A KR 1020010067121A KR 20010067121 A KR20010067121 A KR 20010067121A KR 20020034923 A KR20020034923 A KR 20020034923A
- Authority
- KR
- South Korea
- Prior art keywords
- support frame
- metal support
- recess
- section
- enlargement
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000004049 embossing Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000003825 pressing Methods 0.000 abstract description 2
- 239000011324 bead Substances 0.000 abstract 5
- 238000009499 grossing Methods 0.000 abstract 1
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 17
- 230000001070 adhesive effect Effects 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000011888 foil Substances 0.000 description 5
- 239000004033 plastic Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005304 joining Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 239000002650 laminated plastic Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은, 다른 요소 중, 표면(3)의 접촉면(5) 부근에 적어도 하나의 오목부(2)를 구비하는 금속 지지 프레임을 제공하며, 적어도 하나의 오목부(2)는 표면(3)을 향해 있는 이의 단부에 최대 횡단면을 가지며, 적어도 하나의 오목부(2)는 최대 횡단면 상에 배치되고 금속 지지 프레임(1)의 표면(3)에 평행하게 향하게 되는 링 형태의 리테이닝 폴드(4)를 가지며, 오목부(2)로 부터 떨어지게 향하는 리테이닝 폴드(4)의 측면(4a)은 금속 지지 프레임(1)의 표면(3)과 동일한 높이이고, 링 형태의 리테이닝 폴드(4) 및 금속 지지 프레임(1)이 일체인 것을 특징으로 한다.
Description
본 발명은 금속 지지 프레임, 이의 이용 및 상기 금속 지지 프레임의 제조 방법에 관한 것이다.
DE 198 52 832 A1은 지지 프레임을 공개하며, 여기서 금속 포일(metal foil)은 접촉면의 가장자리에 인접하는 적어도 하나의 오목부 및/또는 계속해서 적층 영역에 적어도 하나의 오목부를 배치한다. 이러한 오목부는 부품에 특수한 형태로 설치될 수 있고 이것이 없을 경우에 적용되는 것이 필요한 땜납 소구체로 대체될 수 있다. 또한, 과도한 접착 재료가 오목부, 특히 퍼로우(furrows)에 축적되므로, 금속 포일이 플라스틱 포일에 프레스되어 이러한 배치가 다른 부품을 부착하고자 하는 금속 포일의 다른 위치의 오염을 효과적으로 방지될 때, 금속 포일은 접촉면의 가장자리에 인접하는 적어도 하나의 오목부 및/또는 계속해서 적층 영역에 적어도 하나의 오목부를 배치할 수 있다. 그러나, 이러한 실시예의 단점으로는 접착 강도의 개선이 약간의 경우에 충분하지 않으므로 칩이 프린트 기판과 때때로 분리될 수 있다.
DE 198 60 716 C1은 에폭시 수지로 제조된 프린트 기판을 사용하는 접착 배치를 나타낸다. 프린트 기판은 부품 접착을 위한 접촉면, 소위 패드를 포함하며, 이것은 전기 전도성 접착 재료를 통하여 전자 부품과 전기적으로 및 기계적으로 결합된다. 기계적 접촉을 개선하기 위하여, 상기 패드는 부드러운 표면을 갖는 것보다는 오히려 전도성 재료가 설치 공정 동안 여기에 흘러서 고정될 수 있는 오목부를 배치하도록 설계된다. 따라서, 접착 재료는 패드를 적실 뿐만 아니라 프린트 기판 자체도 적신다. 패드 및 전자 부품 사이의 기계적인 접촉을 더 개선시키기 위하여, 패드의 측면은 경화된 접착 재료를 유지시킬 수 있는 언더컷을 형성하여 에칭된다. 이러한 공정의 단점은 프린트 기판 그 자체가 비전도성이고 이것이 전도성 패드의 추가적인 접착을 필요로 한다는 것이다. 이러한 배치의 결과로, 프린트 기판에 패드의 접착은 결합의 안정성을 위한 필수적인 요소이다. 또한, 이러한 형태의 패드가 일반적으로 수 ㎛의 층 두께이므로, 패드의 측면에 대한 에칭은 비용이 많이 들고 어려운 공정 단계이다.
DE 44 38 449 A1은, 다른 요소 중에서, 지지부에 전자 부품을 직접 결합하는 방법을 나타낸다. 이러한 방법은 노치(notches)에 배치되는 부품의 접촉면에 있어서 부드러운 표면 지지부 및 노치를 갖는 부품을 사용한다. 지지부 및 부품 사이의 전기적 및 기계적 연결은 모세관력을 통하여 부품의 노치에 도시되는 땜납으로 제공된다.
이러한 방법에 있어서, 전자 부품의 기계적 처리를 위한 경우에는 이것이 부분적으로 민감하고 다루기에 어려우므로 불리하다. 또한, 지지부 및 땜납 사이에서의 결합이 개선되지 않는다.
독일 특허 출원 제 1 288 177 호는 비전도성 접착 재료를 갖는 결합을 통하여 서로 평평하게 배치되는 금속 접촉면 사이의 전기적 및 기계적 결합을 형성하는 방법을 공개한다. 상기 방법에 있어서, 다른 접촉면은 접착 재료 상으로 평평하게 배치되고 두 접촉면이 함께 압착되기 전에, 거칠게 하는 단계의 결과 원래 하나의 접촉면으로 돌출하는 거칠어진 접촉면의 첨두는 다른 접촉면과 전기적 결합을 형성할 때까지, 적어도 하나의 접촉면은 거칠어져서 접착 재료는 상기 접촉면에 적용된다. 비전도성 접착 재료는 방법에 있어서 거칠어진 표면의 오목부로 전환된다. 결합되는 두 부분에 적용되는 것이 필요한 큰 힘으로 인하여, 이러한 방법은 민감한 전자 부품을 지지부에 결합하는데 적당하지 않다.
전술한 것으로부터, 본 발명의 기술적 과제는 상술된 적어도 수 개의 단점을 극복하는 새로운 금속 지지 프레임, 이의 이용 및 상기 금속 지지 프레임의 제조를 위한 새로운 방법을 제공하는 것이다. 특히, 본 발명은 비용 효율이 높으며 제조하기에 용이하고 전자 부품 및 지지 프레임 사이의 높은 결합 강도를 보장하는 금속 지지 프레임을 제공하는 것이다.
이러한 기술적 과제는 본 발명에 있어서 청구항 1에 따른 금속 지지 프레임, 청구항 5에 따른 상기 금속 지지 프레임의 이용 및 청구항 6에 따른 상기 금속 지지 프레임의 제조 방법을 제공함으로써 해결된다.
접촉면 부근의 표면에 적어도 하나의 오목부를 구비하는 본 발명에 따른 금속 지지 프레임은 적어도 하나의 오목부가 표면을 향해 있는 이의 단부에 최대 횡단면을 가지며, 적어도 하나의 오목부가 최대 횡단면 상에 링과 같이 배치되고 금속 지지 프레임의 표면에 평행하게 향하게 되는 링 형태의 리테이닝 폴드를 가지며, 오목부로 부터 떨어지게 향하는 리테이닝 폴드의 측면이 금속 지지 프레임의 표면과 동일한 높이이고, 링 형태의 리테이닝 폴드 및 금속 지지 프레임이 일체 결합되도록 설계된다.
표면의 이러한 특수 배치는 본 발명의 방법을 통하여 수행된다. 본 발명의방법은 다음의 단계 즉
- 오목부 주위의 표면에 확대부를 형성하는 중에 적어도 하나의 접촉면에서 금속 지지 프레임의 표면에 적어도 하나의 오목부를 엠보싱(embossing)하고, 금속 지지 프레임 재료로 이루어지는 상기 확대부가 상기 오목부로부터 제거되는 단계;
- 확대부에 배치되는 다이의 표면이 금속 지지 프레임의 표면에 관하여 평면과 평행한 오리엔테이션(orientation)에 있도록 확대부 상에 다이를 배치하는 단계;
- 다이에 의하여 압력을 확대부에 적용하며, 상기 압력이 표면에 수직으로 가해지는 단계, 및 확대부 재료로 이루어지는 링 형태의 리테이닝 폴드를 형성하는 중에 표면을 편평하게 하는 단계를 포함한다.
횡단면으로 도시된 바와 같이, 이러한 폴드는 표면에서 오목부에 관하여 재료의 돌출부를 형성하며, 상기 재료의 돌출부는 오목부 오리피스의 좁힘을 형성하여 접착 재료 또는 땜납으로 채워질 때 언더컷 기능을 제공한다. 이러한 배치는 고정된 접착 재료 또는 땜납 재료에 의해 조정되는 간접적인 방법으로 개별적인 부품 및 금속 지지 프레임 또는 지지 플레이트(금속 지지 프레임-플라스틱 박판 제품의 복합 재료) 사이에서 결합 강도의 상당한 개선을 제공한다.
실제 적용에 있어서, 최대 횡단면에 상응하는 원뿔의 베이스를 갖는 형태로 원뿔형 오목부를 제공하는 것이 유용한 것으로 입증되었다.
또한, 정사각형 베이스 즉 최대 횡단면에 상응하는 피라미드의 정사각형 베이스를 갖는 피라미드형인 오목부를 제공하는 것이 유용한 것으로 입증되었다.
또한, 5 내지 200 ㎛ 사이의 최대 수직 깊이를 갖는 오목부를 제공하는 것이 실제 적용에 있어서 유용한 것으로 입증되었다.
본 발명에 따른 금속 지지 프레임은 반도체 지지부, IC-하우징 부품, 슬라이더, 브러시, 커넥터 또는 센서로 사용될 수 있다.
본 발명의 내용으로부터, 다음의 적층화에 따라 접착 효과의 개선을 위해, 금속 지지 프레임 특히 본 발명에 따른 금속 지지 프레임의 표면에 대한 적어도 하나의 접촉면에서 적어도 하나의 오목부의 이용은 접착 재료를 사용하는 다음의 플라스틱 층상화를 위해 및 접착 재료 또는 땜납를 사용하는 부품의 공정을 위해 둘 다 결정적으로 중요하다는 것이 명백해진다.
다음의 실시예는 본 발명의 설명에 사용된다.
도 1은 본 발명에 따른 금속 지지 프레임의 단면에 대한 횡단면을 개략적인 표현의 형태로 도시하며;
도 2는 오목부 및 상응하는 리테이닝 폴드(retaining fold)의 횡단면을 개략적인 표현의 형태로 도시하며;
도 3은 본 발명에 따른 다른 금속 지지 프레임의 단면에 대한 횡단면을 개략적인 표현의 형태로 도시하며;
도 4는 도 3 에 도시된 금속 지지 프레임의 평면도를 개략적인 표현의 형태로 도시하며;
도 5는 칩과 연결되어 있는 금속 지지 프레임를 도시하고;
도 6 내지 도 11은 본 발명에 따른 금속 지지 프레임의 제조 공정을 도시한다.
도 1은 원뿔형으로 되어 있는 오목부(2)를 갖는 다수의 오목부(2)를 배치하는 금속 지지 프레임(1)의 단면에 대한 횡단면을 도시한다.
도 2는 개별적인 원뿔형 오목부(2)의 단면에 대한 확대도를 도시한다. 오목부의 볼륨을 효과적으로 감소시키는 링 형상의 리테이닝 폴드(4)가 오목부(2) 및 표면(3) 사이에 배치되므로 오목부(2)를 향하는 리테이닝 폴드의 측면(4a)은 표면(3)과 동일한 높이이다.
이러한 오목부(2)는 금속 지지 프레임과 부품의 결합을 위하여 접착 재료 내지 땜납으로 채워지고 이러한 부품의 접촉 부분이 적절히 배치되어 플라스틱/땜납 및 금속 지지 프레임(1)으로 연결된다면, 리테이닝 폴드(4)의 언더커팅 효과는 부품 및 금속 지지 프레임(1) 사이에서 결합 강도의 현저한 증가를 제공한다.
도 3은 피라미드 형상으로 되어 있는 오목부를 갖는 다수의 오목부(2)를 배치하는 본 발명에 따른 금속 지지 프레임(1)의 다른 실시예의 단면에 대한 횡단면을 도시한다. 보존 목적을 위한 폴드는 도시되지 않는다.
개별적인 피라미드 형상의 오목부(2)는 도 4에 도시된 바와 같이 금속 지지 프레임(1)의 상응하는 접촉면(5)에 균일한 직각 형태로 배열되어 있다(A1 = 100㎛, A2 = 100㎛).
도 5는 칩(6)을 향해 있는 측면에 배열되어 있는 다수의 개별적인 오목부(2)를 가지는 금속 지지 프레임(1)을 도시한다. 칩(6)은 접착 재료(7)가 제공되는 표면(3)의 텍스처(textured) 접촉면(5)의 증가된 접착 강도에 의해 금속 지지 프레임(1)에 배치된다. 금속 지지 프레임(1)과 칩(6)의 전기적 연결은 본드 와이어(8)로 연결된다. 칩(6)은 플라스틱과 같은 밀봉 재료인 드롭리트(droplet)로 보호되면서 삽입된다.
도 6은 금속 지지 프레임(1) 및 프로필 베어링(profile-bearing) 다이(9)를 도시하며, 상기 다이(9)는 화살표로 지시된 방향에 따라 표면(3)을 향해 이동된다.
도 7은 표면(3)을 통과하는 프로필 베어링 다이(9)의 프로필을 도시한다.
도 8은 형성된 오목부(2) 및 이러한 오목부(2) 주위에 형성되는 금속 지지 프레임(1) 재료로 제조된 확대부(1a)를 도시한다.
도 9는 금속 지지 프레임(1) 및 표면(3)에 관하여 평행한 방위로 평면 다이 표면을 갖는 다이(10)를 도시하며, 상기 다이(10)는 화살표로 지시된 방향에 따라표면(3)을 향해 이동된다.
도 10은 표면(3)과 접촉하고 확대부(1a)를 오목부(2) 내로 프레스하는 다이(10)를 도시한다.
도 11은 형성된 오목부(2) 및 금속 지지 프레임(1)의 재료로 된 리테이닝 폴드(4)를 도시한다. 형성된 오목부의 상세도는 도 2에 도시된 확대도로 도시된다.
상술한 바와 같은 본 발명에 따른 금속 지지 프레임의 제조 방법, 상기 금속 지지 프레임 및 이의 이용은 비용 효율이 높으며 제조하기에 용이하고 전자 부품 및 지지 프레임 사이의 높은 결합 강도를 보장하는 효과가 있다.
Claims (6)
- 접촉면(5) 부근의 표면(3)에 적어도 하나의 오목부(2)를 구비하는 금속 지지 프레임에 있어서,적어도 하나의 오목부(2)는 표면(3)을 향해 있는 이의 단부에서 최대 횡단면을 가지며, 적어도 하나의 오목부(2)는 최대 횡단면 위에 배치되고 금속 지지 프레임(1)의 표면(3)에 평행하게 향하게 되는 링 형태의 리테이닝 폴드(4)를 가지며, 오목부(2)로부터 떨어지게 향하는 리테이닝 폴드(4)의 측면(4a)은 금속 지지 프레임(1)의 표면(3)과 동일한 높이이고, 링 형태의 리테이닝 폴드(4) 및 금속 지지 프레임(1)이 일체인 것을 특징으로 하는 금속 지지 프레임.
- 제 1 항에 있어서,상기 오목부(2)는 최대 횡단면에 상응하는 원뿔의 베이스를 갖는 원뿔과 같은 형태인 것을 특징으로 하는 금속 지지 프레임.
- 제 1 항에 있어서,상기 오목부(2)는 최대 횡단면에 상응하는 피라미드의 정사각형 베이스를 갖는 피라미드와 같은 형태인 것을 특징으로 하는 금속 지지 프레임.
- 제 1 항 내지 제 3 항 중 한 항에 있어서,상기 오목부(2)는 5 내지 200 ㎛ 사이의 최대 수직 깊이를 갖는 것을 특징으로 하는 금속 지지 프레임.
- 반도체 지지부, IC-하우징 부품, 슬라이더, 브러시, 커넥터 또는 센서로서 제 1 항 내지 제 4 항 중 어느 한 항에 따른 금속 지지 프레임의 이용.
- 금속 지지 프레임을 제조하는 방법에 있어서,특히 전자 부품에서의 사용을 위해, 상기 방법은 다음의 단계 즉;- 오목부(2) 주위의 표면(3)에 확대부(1a)를 형성하는 중에 적어도 하나의 접촉면(5)에서 금속 지지 프레임(1)의 표면(3)에 적어도 하나의 오목부(2)를 엠보싱하고, 금속 지지 프레임(1) 재료로 이루어지는 상기 확대부(1a)가 상기 오목부(2)로부터 제거되는 단계;- 확대부(1a)에 배치되는 다이의 표면이 금속 지지 프레임(1)의 표면(3)에 관하여 평면과 평행한 오리엔테이션에 있도록 확대부(1a) 상에 다이(10)를 배치하는 단계;- 다이(10)에 의하여 압력을 확대부(1a)에 적용하며, 상기 압력이 표면(3)에 수직으로 가해지는 단계, 및 확대부(1a) 재료로 이루어지는 링 형태의 리테이닝 폴드(4)를 형성하는 중에 표면(3)을 편평하게 하는 단계를 포함하는 제 1 항 내지 제 4 항 중 어느 한 항에 따른 금속 지지 프레임의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10054081A DE10054081A1 (de) | 2000-10-31 | 2000-10-31 | Verfahren zur Herstellung eines Metallträgerrahmens, Metallrägerrahmen und seine Verwendung |
DE10054081.3 | 2000-10-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020034923A true KR20020034923A (ko) | 2002-05-09 |
Family
ID=7661754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010067121A KR20020034923A (ko) | 2000-10-31 | 2001-10-30 | 금속 지지 프레임의 제조 방법, 상기 금속 지지 프레임 및이의 이용 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1202347A3 (ko) |
KR (1) | KR20020034923A (ko) |
CN (1) | CN1213644C (ko) |
DE (1) | DE10054081A1 (ko) |
TW (1) | TW532054B (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10227936C1 (de) * | 2002-06-21 | 2003-05-15 | Heraeus Gmbh W C | Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente |
US7091602B2 (en) * | 2002-12-13 | 2006-08-15 | Freescale Semiconductor, Inc. | Miniature moldlocks for heatsink or flag for an overmolded plastic package |
WO2005067028A1 (en) * | 2003-08-15 | 2005-07-21 | Beng Keh See | A semiconductor device and a process for packaging a semiconductor device |
JP4821592B2 (ja) * | 2006-12-08 | 2011-11-24 | 日本電気株式会社 | 枠体の補強構造及び該構造を備えた電子機器 |
JP6650723B2 (ja) * | 2015-10-16 | 2020-02-19 | 新光電気工業株式会社 | リードフレーム及びその製造方法、半導体装置 |
JP6576796B2 (ja) * | 2015-11-05 | 2019-09-18 | 新光電気工業株式会社 | リードフレーム及びその製造方法、半導体装置 |
WO2019110096A1 (en) * | 2017-12-06 | 2019-06-13 | Osram Opto Semiconductors Gmbh | Lead frame, method for manufacturing a lead frame and semiconductor device with a lead frame |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07161896A (ja) * | 1993-12-02 | 1995-06-23 | Hitachi Cable Ltd | リードフレームとその製造方法 |
JP3339173B2 (ja) * | 1994-04-01 | 2002-10-28 | 松下電器産業株式会社 | リードフレーム及びその製造方法及びそれを用いた半導体装置 |
DE4438449A1 (de) * | 1994-10-28 | 1996-07-04 | Sibet Gmbh Sican Forschungs Un | Verfahren zur direkten Kontaktierung elektronischer Bauelemente mit einem Träger und direkt kontaktierbare Bauelemente hierzu |
JPH10303355A (ja) * | 1997-04-28 | 1998-11-13 | Mitsui High Tec Inc | 半導体装置 |
DE19860716C1 (de) * | 1998-12-23 | 2000-09-28 | Siemens Ag | Verbindungsanordnung |
JP2000260929A (ja) * | 1999-03-10 | 2000-09-22 | Mitsui High Tec Inc | 表面実装用薄型パッケージ |
US6294409B1 (en) * | 2000-01-27 | 2001-09-25 | Siliconware Precisionware Industries Co., Ltd. | Method of forming a constricted-mouth dimple structure on a leadframe die pad |
-
2000
- 2000-10-31 DE DE10054081A patent/DE10054081A1/de not_active Ceased
-
2001
- 2001-10-17 EP EP01124731A patent/EP1202347A3/de not_active Withdrawn
- 2001-10-25 TW TW090126393A patent/TW532054B/zh not_active IP Right Cessation
- 2001-10-30 KR KR1020010067121A patent/KR20020034923A/ko not_active Application Discontinuation
- 2001-10-31 CN CNB011377895A patent/CN1213644C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1202347A2 (de) | 2002-05-02 |
EP1202347A3 (de) | 2004-03-31 |
TW532054B (en) | 2003-05-11 |
CN1213644C (zh) | 2005-08-03 |
CN1355668A (zh) | 2002-06-26 |
DE10054081A1 (de) | 2002-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7767497B2 (en) | Microelectronic package element and method of fabricating thereof | |
JP2934202B2 (ja) | 配線基板における導電バンプの形成方法 | |
KR960043137A (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의 제조방법 | |
JPH10199932A (ja) | 半導体チップ部品の実装方法 | |
JPS61140199A (ja) | 多層プリント回路基板の製造方法とかかる方法によつて製造された多層プリント回路基板 | |
EP3624206B1 (en) | Chip and chip package | |
CN101901788B (zh) | 树脂密封型半导体装置及其制造方法 | |
US20050280018A1 (en) | Light-emitting diode | |
KR20020034923A (ko) | 금속 지지 프레임의 제조 방법, 상기 금속 지지 프레임 및이의 이용 | |
US7697303B2 (en) | Dual-sided substrate integrated circuit package including a leadframe having leads with increased thickness | |
US6559523B2 (en) | Device for attaching a semiconductor chip to a chip carrier | |
JPH1117050A (ja) | 回路基板及び回路基板の製造方法 | |
JPH11111761A (ja) | 半導体チップ部品の実装体 | |
JP5056429B2 (ja) | 半導体装置の製造方法 | |
TWI803175B (zh) | 電路基板及其製造方法 | |
JP4436588B2 (ja) | 半導体実装モジュール | |
JP2954559B2 (ja) | 配線基板の電極構造 | |
KR101035372B1 (ko) | 코플래너리티를 위한 패턴 범프를 포함하는 범프 접합 구조 및 패턴 범프의 형성 방법 | |
US20050189625A1 (en) | Lead-frame for electonic devices with extruded pads | |
JP2000049447A (ja) | プリント回路基板およびその製造方法 | |
JPH1065322A (ja) | 電気部品に導電バンプを形成する方法 | |
JP2001068796A (ja) | 電子部品素子搭載用樹脂回路成形品及び電子部品の製造方法 | |
JPH09129784A (ja) | 半導体装置およびその製造方法 | |
JPH079378Y2 (ja) | 半導体装置 | |
JPH09186453A (ja) | 配線基板の製造方法とその配線基板構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |