KR20020034534A - Device for suppling multi rf and if reference frequency duplicated in mobile bts system - Google Patents

Device for suppling multi rf and if reference frequency duplicated in mobile bts system Download PDF

Info

Publication number
KR20020034534A
KR20020034534A KR1020000064922A KR20000064922A KR20020034534A KR 20020034534 A KR20020034534 A KR 20020034534A KR 1020000064922 A KR1020000064922 A KR 1020000064922A KR 20000064922 A KR20000064922 A KR 20000064922A KR 20020034534 A KR20020034534 A KR 20020034534A
Authority
KR
South Korea
Prior art keywords
pll synthesizer
reference frequency
mhz clock
receives
active
Prior art date
Application number
KR1020000064922A
Other languages
Korean (ko)
Inventor
박용선
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000064922A priority Critical patent/KR20020034534A/en
Publication of KR20020034534A publication Critical patent/KR20020034534A/en

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

PURPOSE: A duplex RF and IF reference frequency multiple providing apparatus in a BTS(Base Transceiver Station) is provided to save the number of component and development cost by embodying a PLL(Phase Locked Loop) synthesizer as each sector-classified single duplex device. CONSTITUTION: An up IF PLL synthesizer(110) receives 10MHz clocks from a GPS(Global Positioning System) satellite or an oscillator and simultaneously generates an up IF reference frequency using the 10MHz clocks. The first 4:1 splitter(120) receives the up IF reference frequency from the up IF PLL synthesizer(110), splits the received up IF reference frequency, and provides the split up IF reference frequencies to up IF mixers in α, β, γ, and redundancy sectors. A down IF PLL synthesizer(210) receives 10MHz clocks from the GPS satellite or the oscillator and simultaneously generates a down IF reference frequency using the 10MHz clocks. The second 4:1 splitter(220) receives the down IF reference frequency from the down IF PLL synthesizer(210), splits the received down IF reference frequency, and provides the split down IF reference frequencies to down IF mixers in the α, β, γ, and redundancy sectors. An RF PLL synthesizer(310) receives 10MHz clocks from the GPS satellite or the oscillator and simultaneously generates an RF reference frequency using the 10MHz clocks. An 8:1 splitter(320) receives the RF reference frequency from the RF PLL synthesizer(310), splits the received RF reference frequency, and provides the split RF reference frequencies to up/down IF mixers in the α, β, γ, and redundancy sectors. A control unit(400) checks fault situation at active sides of the up/down IF PLL synthesizers(110,210) and the RF PLL synthesizer(310) and outputs a switching control signal to a corresponding PLL synthesizer when abnormality is generated in the active sides.

Description

이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치{DEVICE FOR SUPPLING MULTI RF AND IF REFERENCE FREQUENCY DUPLICATED IN MOBILE BTS SYSTEM}Redundant RF and IF reference frequency multi-supply devices in mobile communication base station system {DEVICE FOR SUPPLING MULTI RF AND IF REFERENCE FREQUENCY

본 발명은 이동통신 기지국 시스템에서의 이중화된 RF(Radio Frequency; 이하 "RF"라 칭함.) 및 IF(Intermediate Frequency; 이하 "IF"라 칭함.) 기준 주파수 다중 공급장치에 관한 것으로, 더욱 상세하게는 α, β, γ, 예비(Redundancy; 이하 "R"이라 칭함.) 섹터별 아날로그 업/다운 컨버터(Analog Up/Down converter)내 RF 및 IF 믹서에 대해 각각 IF 또는 RF 기준 주파수를 공급하는 PLL(Phase Lock Loop; 이하 "PLL"이라 칭함.) 신디사이저(Synthesizer)를 단일 이중화 장치로 구현해 줌으로써, 보다 안정적인 기준신호를 공급할 수 있도록 해주는 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치에 관한 것이다.The present invention relates to a redundant radio frequency (RF) and an intermediate frequency (IF) reference frequency multiplexing device in a mobile communication base station system. Is a PLL that supplies an IF or RF reference frequency for the RF and IF mixers, respectively, in the α, β, γ, Redundancy (“R”) sector-by-sector analog up / down converters. (Phase Lock Loop; hereinafter referred to as "PLL".) The redundant RF and IIF reference frequency multi-supply devices in mobile communication base station systems that provide a more stable reference signal by implementing a synthesizer as a single redundancy device. It is about.

일반적으로 종래 이동통신 기지국 시스템에서의 아날로그 업/다운 컨버터에는 도 1에 도시한 바와 같이, α, β, γ, R 섹터별로 각각 독립적인 IF 및 RF PLL 신디사이저가 내장되어 있었다. 그 뿐만 아니라 상술한 각 PLL 신디사이저들은이중화로 구현되어 있지 않았다.In general, the analog up / down converter in the conventional mobile communication base station system includes an independent IF and RF PLL synthesizer for each of α, β, γ, and R sectors. In addition, each of the above-described PLL synthesizers is not redundantly implemented.

따라서, 종래에는 운용자가 이동통신 기지국 시스템에서의 아날로그 업/다운 컨버터를 설계할 때 8개의 업 PLL 신디사이저와 8개의 다운 PLL 신디사이저를 각 섹터별로 독립적으로 장착해야만 하였고, 이로인해 부품수가 증가되어 시스템 개발비용이 상승하는 문제점이 있었다.Therefore, in the past, when an operator designed an analog up / down converter in a mobile communication base station system, eight up PLL synthesizers and eight down PLL synthesizers had to be independently mounted for each sector, thereby increasing the number of parts and thus developing a system. There was a problem of rising costs.

또한, 종래에는 RF 또는 IF PLL 신디사이저가 이중화로 구현되어 있지 않았음으로써 각 PLL 신디사이저가 고장났을 경우 각 섹터별 업/다운 컨버터의 동작상태가 마비되고, 이로인해 각 섹터별 RF 및 IF 믹서로 RF 또는 IF 기준 주파수를 공급할 수 없는 문제점이 있었다.In addition, conventionally, since the RF or IF PLL synthesizer is not implemented in redundancy, when each PLL synthesizer fails, the operation state of the up / down converter for each sector is paralyzed, which causes RF to each sector RF and IF mixer. Or there was a problem that can not supply the IF reference frequency.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 기지국내 아날로그 업/다운 컨버터를 구현할 때 PLL 신디사이저를 각 섹터별 단일 이중화 장치로 구현해 줌으로써 부품수 및 개발비용을 절감시켜줌과 동시에 이로인한 시스템 성능향상을 이룩하여 보다 안정적인 RF 또는 IF 기준 주파수를 공급할 수 있도록 해주기 위한 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치를 제공하는 데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to implement a PLL synthesizer as a single redundancy device for each sector when implementing an analog up / down converter in a base station. In addition, the present invention provides a redundant RF and IIF reference frequency multiplexing device in a mobile communication base station system to reduce the cost and improve system performance thereby providing a more stable RF or IF reference frequency.

상기와 같은 목적을 달성하기 위하여 본 발명 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치는, GPS 위성이나 오실레이터로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 업 IF 기준 주파수를 생성하는 한편, 액티브/스탠드 바이로 이중화되어 있는 업 IF PLL 신디사이저부;In order to achieve the above object, the redundant RF and IF reference frequency multiplexing devices in the mobile communication base station system of the present invention receive a 10MHz clock from a GPS satellite or an oscillator and use the 10MHz clock to up-frequency reference frequency. An up-IF PLL synthesizer section that is dualized with active / stand-by while generating a;

상기 업 IF PLL 신디사이저부에서 업 IF 기준 주파수를 입력받은 후 α, β, γ, R 섹터내 업 IF 믹서로 각각 분할 공급하는 제 1 4:1 분배기;A first 4: 1 splitter configured to receive the up IF reference frequency from the up IF PLL synthesizer and divide and supply the up IF reference frequency to the up IF mixer in the α, β, γ, and R sectors;

GPS 위성이나 오실레이터로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 다운 IF 기준 주파수를 생성하는 한편, 액티브/스탠드 바이로 이중화되어 있는 다운 IF PLL 신디사이저부;A down IF PLL synthesizer that receives a 10 MHz clock from a GPS satellite or oscillator and generates a down IF reference frequency using the 10 MHz clock, and is dualized into active / standby;

상기 다운 IF PLL 신디사이저부에서 다운 IF 기준 주파수를 입력받은 후 α, β, γ, R 섹터내 다운 IF 믹서로 각각 분할 공급하는 제 2 4:1 분배기;A second 4: 1 divider which receives the down IF reference frequency from the down IF PLL synthesizer and divides and supplies them to down IF mixers in the α, β, γ, and R sectors, respectively;

GPS 위성이나 오실레이터로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 RF 기준 주파수를 생성하는 한편, 액티브/스탠드 바이로 이중화되어 있는 RF PLL 신디사이저부;An RF PLL synthesizer unit which receives a 10 MHz clock from a GPS satellite or an oscillator and simultaneously generates an RF reference frequency using the 10 MHz clock, and is dualized into active / stand-by;

상기 RF PLL 신디사이저부에서 RF 기준 주파수를 입력받은 후 α, β, γ, R 섹터내 업/다운 IF 믹서로 각각 분할 공급하는 8:1 분배기; 및An 8: 1 splitter that receives the RF reference frequency from the RF PLL synthesizer and divides and supplies each of the up, down, and down IF mixers in the α, β, γ, and R sectors; And

상기 업/다운 IF PLL 신디사이저부, 및 RF PLL 신디사이저부의 액티브측 고장상황을 점검하고 있다가, 액티브측에 이상이 발생하면 액티브/스탠드 바이 절체신호인 스위칭 제어신호를 해당 PLL 신디사이저부로 출력하는 제어부로 구성된 것을 특징으로 한다.The controller checks the active side fault condition of the up / down IF PLL synthesizer and RF PLL synthesizer, and outputs a switching control signal, which is an active / standby switching signal, to the corresponding PLL synthesizer when an error occurs on the active side. Characterized in that configured.

도 1은 종래 이동통신 기지국 시스템에서의 아날로그 업/다운 컨버터의 전체 구성을 나타낸 기능블록도,1 is a functional block diagram showing the overall configuration of an analog up / down converter in a conventional mobile communication base station system,

도 2는 본 발명의 일 실시예에 따른 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 공급장치의 구성을 나타낸 기능블록도이다.2 is a functional block diagram showing the configuration of a redundant RF and IF reference frequency supply apparatus in a mobile communication base station system according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110 : 업 IF PLL 신디사이저부 111 : 액티브 업 IF PLL 신디사이저110: up IF PLL synthesizer 111: active up IF PLL synthesizer

112 : 스탠드 바이 업 IF PLL 신디사이저112: Stand-up IF PLL Synthesizer

113 : SPDT 스위치 120 : 제 1 4:1 분배기113: SPDT switch 120: the first 4: 1 splitter

210 : 다운 IF PLL 신디사이저부 211 : 액티브 다운 IF PLL 신디사이저210: Down IF PLL synthesizer 211: Active down IF PLL synthesizer

212 : 스탠드 바이 다운 IF PLL 신디사이저212: Stand by Down IF PLL Synthesizer

213 : SPDT 스위치 220 : 제 2 4:1 분배기213: SPDT switch 220: the second 4: 1 splitter

310 : RF PLL 신디사이저부 311 : 액티브 RF PLL 신디사이저310: RF PLL synthesizer 311: Active RF PLL synthesizer

312 : 스탠드 바이 RF PLL 신디사이저312: Stand By RF PLL Synthesizer

313 : SPDT 스위치 320 : 8:1 분배기313: SPDT switch 320: 8: 1 distributor

400 : 제어부400: control unit

이하, 본 발명의 일 실시예에 의한 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, redundant RF and IF reference frequency multiplexing devices in a mobile communication base station system according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 의한 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치의 기능블록도로서, 본 발명의 일 실시예에 의한 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치는 업 IF PLL 신디사이저부(110), 제 1 4:1 분배기(120), 다운 IF PLL 신디사이저부(210), 제 2 4:1 분배기(220), RF PLL 신디사이저부(310), 8:1 분배기(320), 및 제어부(400)로 구성되어 있다.FIG. 2 is a functional block diagram of a redundant RF and IF reference frequency multiplexing device in a mobile communication base station system according to an embodiment of the present invention, and the redundant RF in a mobile communication base station system according to an embodiment of the present invention. And the IF reference frequency multiplexer includes an up IF PLL synthesizer 110, a first 4: 1 divider 120, a down IF PLL synthesizer 210, a second 4: 1 divider 220, and an RF PLL synthesizer. It comprises a 310, 8: 1 distributor 320, and the control unit 400.

상기 업 IF PLL 신디사이저부(110)는 액티브/스탠드 바이(Active/Stand-by)로 이중화 되어 있는 한편, GPS 위성이나 오실레이터(Oscillater)(1)로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 업 IF 기준 주파수를 생성한 후 상기 제 1 4:1 분배기(120)로 출력하는 역할을 하며, 액티브 업 IF PLL 신디사이저(111), 스탠드 바이 업 IF PLL 신디사이저(112), 및 SPDT(Single Pole, Double Throw; 이하 "SPDT"라 칭함.) 스위치(Switch)(113)으로 구성되어 있다.The up IF PLL synthesizer 110 is dualized as active / stand-by, while receiving a 10 MHz clock from a GPS satellite or an oscillator 1 and using the 10 MHz clock. To generate an up-IF reference frequency and output it to the first 4: 1 divider 120, and an active-up IF PLL synthesizer 111, a stand-up IF PLL synthesizer 112, and a single pole SPDT. , Double Throw; hereafter referred to as " SPDT. &Quot;

이때, 상기 업 IF PLL 신디사이저부(110)내에 장착된 액티브 업 IF PLL 신디사이저(111)는 GPS 위성이나 오실레이터(1)로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 업 IF 기준 주파수를 생성한 후 상기 제 1 4:1 분배기(120)로 출력하는 역할을 한다.At this time, the active up IF PLL synthesizer 111 mounted in the up IF PLL synthesizer 110 receives a 10 MHz clock from a GPS satellite or oscillator 1 and generates an up IF reference frequency using the 10 MHz clock. And then outputs to the first 4: 1 distributor 120.

또한, 상기 업 IF PLL 신디사이저부(110)내에 장착된 스탠드 바이 업 IF PLL 신디사이저(112)는 GPS 위성이나 오실레이터(1)로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 업 IF 기준 주파수를 생성한 후 상기 제 1 4:1 분배기(120)로 출력하는 역할을 한다.In addition, the stand by up IF PLL synthesizer 112 mounted in the up IF PLL synthesizer 110 receives a 10 MHz clock from a GPS satellite or oscillator 1 and simultaneously uses the 10 MHz clock to adjust the up IF reference frequency. After generating it serves to output to the first 4: 1 distributor 120.

그리고, 상기 업 IF PLL 신디사이저부(110)내에 장착된 SPDT 스위치(113)는 상기 제어부(400)의 스위칭 제어신호에 의해 이중화 동작을 수행하는 스위치로써, 최초로 상기 액티브 업 IF PLL 신디사이저(111)와 제 1 4:1 분배기(120)를 접속시키고 있다가, 상기 제어부(400)로부터 스위칭 제어신호를 입력받으면 스위칭됨으로, 상기 스탠드 바이 업 IF PLL 신디사이저(112) 및 제 1 4:1 분배기(120)를 접속시키는 역할을 한다.The SPDT switch 113 mounted in the up IF PLL synthesizer 110 is a switch for performing a redundancy operation by a switching control signal of the controller 400. The stand-up IF PLL synthesizer 112 and the first 4: 1 divider 120 are connected to each other by connecting the first 4: 1 divider 120 and receiving the switching control signal from the controller 400. It serves to connect.

또한, 상기 제 1 4:1 분배기(120)는 상기 업 IF PLL 신디사이저부(110)에서 출력한 업 IF 기준 주파수를 입력받음과 동시에 그 업 IF 기준 주파수를 α, β, γ, R 섹터내 업 IF 믹서(11, 12, 13, 14)로 각각 분할 공급하는 역할을 한다.In addition, the first 4: 1 divider 120 receives the up IF reference frequency output from the up IF PLL synthesizer 110 and sets the up IF reference frequency in α, β, γ, and R sectors. It divides and feeds the IF mixers 11, 12, 13 and 14, respectively.

한편, 상기 다운 IF PLL 신디사이저부(210)는 액티브/스탠드 바이로 이중화 되어 있는 한편, GPS 위성이나 오실레이터(1)로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 다운 IF 기준 주파수를 생성한 후 상기 제 2 4:1 분배기(220)로 출력하는 역할을 하며, 액티브 다운 IF PLL 신디사이저(211), 스탠드 바이 다운 IF PLL 신디사이저(212), 및 SPDT 스위치(213)로 구성되어 있다.Meanwhile, the down IF PLL synthesizer 210 is dualized as active / standby, while receiving a 10 MHz clock from a GPS satellite or oscillator 1 and generating a down IF reference frequency using the 10 MHz clock. The second 4: 1 divider 220 is then output to the active unit, and is composed of an active down IF PLL synthesizer 211, a stand by down IF PLL synthesizer 212, and an SPDT switch 213.

이때, 상기 다운 IF PLL 신디사이저부(210)내에 장착된 액티브 다운 IF PLL 신디사이저(211)는 GPS 위성이나 오실레이터(1)로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 다운 IF 기준 주파수를 생성한 후 상기 제 2 4:1 분배기(220)로 출력하는 역할을 한다.At this time, the active down IF PLL synthesizer 211 mounted in the down IF PLL synthesizer 210 receives a 10 MHz clock from a GPS satellite or oscillator 1 and generates a down IF reference frequency using the 10 MHz clock. And then outputs to the second 4: 1 distributor 220.

또한, 상기 다운 IF PLL 신디사이저부(210)내에 장착된 스탠드 바이 다운 IF PLL 신디사이저(212)는 GPS 위성이나 오실레이터(1)로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 다운 IF 기준 주파수를 생성한 후 상기 제 2 4:1 분배기(220)로 출력하는 역할을 한다.In addition, the stand-by-down IF PLL synthesizer 212 mounted in the down IF PLL synthesizer 210 receives a 10 MHz clock from a GPS satellite or oscillator 1 and uses the 10 MHz clock to adjust the down IF reference frequency. After the generation of the second 4: 1 distributor 220 serves to output.

그리고, 상기 다운 IF PLL 신디사이저부(210)내에 장착된 SPDT 스위치(213)는 상기 제어부(400)의 스위칭 제어신호에 의해 이중화 동작을 수행하는 스위치로써, 최초로 상기 액티브 다운 IF PLL 신디사이저(211)와 제 2 4:1 분배기(220)를 접속시키고 있다가, 상기 제어부(400)로부터 스위칭 제어신호를 입력받으면 스위칭됨으로, 상기 스탠드 바이 다운 IF PLL 신디사이저(212) 및 제 2 4:1 분배기(220)를 접속시키는 역할을 한다.The SPDT switch 213 mounted in the down IF PLL synthesizer 210 is a switch for performing a redundancy operation by a switching control signal of the controller 400. The stand-down IF PLL synthesizer 212 and the second 4: 1 divider 220 are connected to each other by connecting the second 4: 1 divider 220 and receiving the switching control signal from the controller 400. It serves to connect.

또한, 상기 제 2 4:1 분배기(220)는 상기 다운 IF PLL 신디사이저부(210)에서 출력한 다운 IF 기준 주파수를 입력받음과 동시에 그 다운 IF 기준 주파수를 α, β, γ, R 섹터내 다운 IF 믹서(15, 16, 17, 18)로 각각 분할 공급하는 역할을 한다.In addition, the second 4: 1 divider 220 receives a down IF reference frequency output from the down IF PLL synthesizer 210 and simultaneously downs the down IF reference frequency in α, β, γ, and R sectors. It divides and feeds the IF mixers 15, 16, 17 and 18, respectively.

한편, 상기 RF PLL 신디사이저부(310)는 액티브/스탠드 바이로 이중화되어 있는 한편, GPS 위성이나 오실레이터(1)로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 RF 기준 주파수를 생성한 후 상기 8:1 분배기(320)로 출력하는 역할을 하며, 액티브 RF PLL 신디사이저(311), 스탠드 바이 RF PLL 신디사이저(312), 및 SPDT 스위치(313)로 구성되어 있다.On the other hand, the RF PLL synthesizer 310 is dual-active / stand-by, while receiving a 10MHz clock from the GPS satellite or oscillator (1) and generates an RF reference frequency using the 10MHz clock and then the It serves to output to an 8: 1 splitter 320, and consists of an active RF PLL synthesizer 311, a stand-by RF PLL synthesizer 312, and an SPDT switch 313.

이때, 상기 RF PLL 신디사이저부(310)내에 장착된 액티브 RF PLL 신디사이저(311)는 GPS 위성이나 오실레이터(1)로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 RF 기준 주파수를 생성한 후 상기 8:1 분배기(320)로 출력하는 역할을 한다.In this case, the active RF PLL synthesizer 311 mounted in the RF PLL synthesizer 310 receives a 10 MHz clock from a GPS satellite or oscillator 1 and generates an RF reference frequency using the 10 MHz clock. It serves to output to the 8: 1 distributor (320).

또한, 상기 RF PLL 신디사이저부(310)내에 장착된 스탠드 바이 RF PLL 신디사이저(312)는 GPS 위성이나 오실레이터(1)로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 RF 기준 주파수를 생성한 후 상기 8:1 분배기(320)로 출력하는 역할을 한다.In addition, the stand-by RF PLL synthesizer 312 mounted in the RF PLL synthesizer 310 receives a 10 MHz clock from a GPS satellite or oscillator 1 and generates an RF reference frequency using the 10 MHz clock. Output to the 8: 1 distributor 320.

그리고, 상기 RF PLL 신디사이저부(310)내에 장착된 SPDT 스위치(313)는 상기 제어부(400)의 스위칭 제어신호에 의해 이중화 동작을 수행하는 스위치로써, 최초로 상기 액티브 RF PLL 신디사이저(311)와 8:1 분배기(320)를 접속시키고 있다가, 상기 제어부(400)로부터 스위칭 제어신호를 입력받으면 스위칭됨으로, 상기 스탠드 바이 RF PLL 신디사이저(312) 및 8:1 분배기(320)를 접속시키는 역할을 한다.The SPDT switch 313 mounted in the RF PLL synthesizer 310 performs a redundancy operation by a switching control signal of the controller 400. The first divider 320 is connected and switched when the switching control signal is input from the control unit 400, thereby connecting the stand-by RF PLL synthesizer 312 and the 8: 1 divider 320.

또한, 상기 8:1 분배기(320)는 상기 RF PLL 신디사이저부(310)에서 출력한 RF 기준 주파수를 입력받음과 동시에 그 RF 기준 주파수를 α, β, γ, R 섹터내 업/다운 RF 믹서(21, 22, 23, 24, 25, 26, 27, 28)로 각각 분할 공급하는 역할을 한다.In addition, the 8: 1 divider 320 receives an RF reference frequency output from the RF PLL synthesizer 310 and simultaneously converts the RF reference frequencies into α, β, γ, and R sector up / down RF mixers ( 21, 22, 23, 24, 25, 26, 27, 28).

한편, 상기 제어부(400)는 상기 액티브 업 IF PLL 신디사이저(111), 액티브 다운 IF PLL 신디사이저(211), 및 액티브 RF PLL 신디사이저(311)의 고장상황을 각각 점검하고 있다가, 해당 액티브측에 이상이 발생하면 액티브/스탠드 바이 절체신호인 스위칭 제어신호를 해당 PLL 신디사이저부(110, 210, 310)내 SPDT 스위치(113, 213, 313)로 각각 출력하는 역할을 한다.On the other hand, the control unit 400 checks fault conditions of the active up IF PLL synthesizer 111, the active down IF PLL synthesizer 211, and the active RF PLL synthesizer 311, respectively. When this occurs, the switching control signal, which is an active / stand-by switching signal, is output to the SPDT switches 113, 213, and 313 in the corresponding PLL synthesizers 110, 210, and 310, respectively.

그러면, 상기와 같은 구성을 가지는 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치의 동작과정에 대해 도 2를 참조하여 설명하기로 한다.Next, an operation process of the redundant RF and IF reference frequency multiplexing devices in the mobile communication base station system having the above configuration will be described with reference to FIG. 2.

먼저, 하기에서는 상기 업 IF PLL 신디사이저부(110)가 업 IF 기준 주파수를 생성한 후 α, β, γ, R 섹터내 업 IF 믹서(11, 12, 13, 14)로 각각 분할 공급하는 동작과정에 대해 설명하기로 한다.First, in the following, the up IF PLL synthesizer 110 generates an up IF reference frequency and then divides and supplies the up IF mixer 11, 12, 13, and 14 to the up IF mixers 11, 12, 13, and 14 in the R sector. This will be described.

우선, 상기 업 IF PLL 신디사이저부(110)내에 장착된 SPDT 스위치(113)는 상기 액티브 업 IF PLL 신디사이저(111)와 제 1 4:1 분배기(120)를 접속시키는 한편, 상기 스탠드 바이 업 IF PLL 신디사이저(112)의 출력은 차단시킨다.First, the SPDT switch 113 mounted in the up IF PLL synthesizer 110 connects the active up IF PLL synthesizer 111 and the first 4: 1 divider 120, while the stand-up IF PLL is connected. The output of synthesizer 112 is blocked.

최초로, 상기 액티브 업 IF PLL 신디사이저(111)는 GPS 위성이나 오실레이터(1)로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 업 IF 기준 주파수를 생성한 후 상기 제 1 4:1 분배기(120)로 출력한다.Initially, the active up IF PLL synthesizer 111 receives a 10 MHz clock from a GPS satellite or oscillator 1, generates an up IF reference frequency using the 10 MHz clock, and then generates the first 4: 1 divider 120. )

그러면, 상기 제 1 4:1 분배기(120)는 상기 업 IF PLL 신디사이저부(110)에서 출력한 업 IF 기준 주파수를 입력받음과 동시에 그 업 IF 기준 주파수를 α, β, γ, R 섹터내 업 IF 믹서(11, 12, 13, 14)로 각각 분할 공급한다.Then, the first 4: 1 divider 120 receives an up-IF reference frequency output from the up-IF PLL synthesizer 110 and simultaneously sets up-up IF reference frequencies in α, β, γ, and R sectors. The feed is divided into IF mixers 11, 12, 13, and 14, respectively.

이때, 상기 제어부(400)는 상기 액티브 업 IF PLL 신디사이저(111)의 고장상황을 점검하고 있다가, 이상이 발생하면 액티브/스탠드 바이 절체신호인 스위칭 제어신호를 상기 SPDT 스위치(113)로 출력한다.At this time, the controller 400 checks the failure state of the active-up IF PLL synthesizer 111, and if an error occurs, outputs a switching control signal, which is an active / stand-by switching signal, to the SPDT switch 113. .

그러면, 상기 SPDT 스위치(113)는 상기 제어부(400)로부터 스위칭 제어신호를 입력받음과 동시에 스위칭됨으로, 상기 스탠드 바이 업 IF PLL 신디사이저(112)와 제 1 4:1 분배기(120)를 접속시키는 한편, 상기 액티브 업 IF PLL 신디사이저(111)의 출력은 차단시킨다.Then, the SPDT switch 113 is switched at the same time as receiving the switching control signal from the controller 400, thereby connecting the stand-up IF PLL synthesizer 112 and the first 4: 1 divider 120. The output of the active up IF PLL synthesizer 111 is blocked.

따라서, 상기 SPDT 스위치(113)의 절체동작 이후부터는 상기 스탠드 바이 업 IF PLL 신디사이저(112)에서 생성한 업 IF 기준 주파수가 상기 α, β, γ, R 섹터내 업 IF 믹서(11, 12, 13, 14)로 각각 분할 공급되게 된다.Therefore, after the switching operation of the SPDT switch 113, the up IF reference frequency generated by the stand-up IF PLL synthesizer 112 is the up-IF mixer 11, 12, 13 in the R, β, γ, and R sectors. And 14).

한편, 하기에서는 상기 다운 IF PLL 신디사이저부(210)가 다운 IF 기준 주파수를 생성한 후 α, β, γ, R 섹터내 업 IF 믹서(15, 16, 17, 18)로 각각 분할 공급하는 동작과정에 대해 설명하기로 한다.Meanwhile, in the following operation, the down IF PLL synthesizer 210 generates a down IF reference frequency and then divides and supplies the up IF mixers 15, 16, 17, and 18 in the α, β, γ, and R sectors, respectively. This will be described.

우선, 상기 다운 IF PLL 신디사이저부(210)내에 장착된 SPDT 스위치(213)는 상기 액티브 다운 IF PLL 신디사이저(211)와 제 2 4:1 분배기(220)를 접속시키는 한편, 상기 스탠드 바이 다운 IF PLL 신디사이저(212)의 출력은 차단시킨다.First, an SPDT switch 213 mounted in the down IF PLL synthesizer 210 connects the active down IF PLL synthesizer 211 and the second 4: 1 divider 220, while the stand-by down IF PLL. The output of synthesizer 212 is blocked.

최초로, 상기 액티브 다운 IF PLL 신디사이저(211)는 GPS 위성이나 오실레이터(1)로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 다운 IF 기준 주파수를 생성한 후 상기 제 2 4:1 분배기(220)로 출력한다.Initially, the active down IF PLL synthesizer 211 receives a 10 MHz clock from a GPS satellite or oscillator 1, generates a down IF reference frequency using the 10 MHz clock, and then generates the second 4: 1 divider 220. )

그러면, 상기 제 2 4:1 분배기(220)는 상기 다운 IF PLL 신디사이저부(210)에서 출력한 다운 IF 기준 주파수를 입력받음과 동시에 그 다운 IF 기준 주파수를 α, β, γ, R 섹터내 다운 IF 믹서(15, 16, 17, 18)로 각각 분할 공급한다.Then, the second 4: 1 divider 220 receives the down IF reference frequency output from the down IF PLL synthesizer 210 and down the down IF reference frequency in α, β, γ, and R sectors. The feed is divided into IF mixers 15, 16, 17 and 18, respectively.

이때, 상기 제어부(400)는 상기 액티브 다운 IF PLL 신디사이저(211)의 고장상황을 점검하고 있다가, 이상이 발생하면 액티브/스탠드 바이 절체신호인 스위칭 제어신호를 상기 SPDT 스위치(213)로 출력한다.At this time, the controller 400 checks the failure state of the active down IF PLL synthesizer 211, and if an error occurs, outputs a switching control signal, which is an active / standby switching signal, to the SPDT switch 213. .

그러면, 상기 SPDT 스위치(213)는 상기 제어부(400)로부터 스위칭 제어신호를 입력받음과 동시에 스위칭됨으로, 상기 스탠드 바이 다운 IF PLL 신디사이저(212)와 제 2 4:1 분배기(220)를 접속시키는 한편, 상기 액티브 다운 IF PLL 신디사이저(211)의 출력은 차단시킨다.Then, the SPDT switch 213 is switched at the same time as receiving the switching control signal from the controller 400, thereby connecting the stand-by-down IF PLL synthesizer 212 and the second 4: 1 divider 220, The output of the active down IF PLL synthesizer 211 is cut off.

따라서, 상기 SPDT 스위치(213)의 절체동작 이후부터는 상기 스탠드 바이 다운 IF PLL 신디사이저(212)에서 생성한 다운 IF 기준 주파수가 상기 α, β, γ, R 섹터내 다운 IF 믹서(15, 16, 17, 18)로 각각 분할 공급되게 된다.Therefore, after the switching operation of the SPDT switch 213, the down IF reference frequency generated by the stand-by-down IF PLL synthesizer 212 is the down IF mixer 15, 16, 17 in the α, β, γ, and R sectors. And 18), respectively.

한편, 하기에서는 상기 RF PLL 신디사이저부(310)가 RF 기준 주파수를 생성한 후 α, β, γ, R 섹터내 업/다운 RF 믹서(21, 22, 23, 24, 25, 26, 27, 28)로 각각 분할 공급하는 동작과정에 대해 설명하기로 한다.Meanwhile, in the following, the RF PLL synthesizer 310 generates an RF reference frequency and then the up / down RF mixers 21, 22, 23, 24, 25, 26, 27, and 28 in the α, β, γ, and R sectors. Will be described in the operation process of divided supply.

우선, 상기 RF PLL 신디사이저부(310)내에 장착된 SPDT 스위치(313)는 상기 액티브 RF PLL 신디사이저(311)와 8:1 분배기(320)를 접속시키는 한편, 상기 스탠드 바이 RF PLL 신디사이저(312)의 출력은 차단시킨다.First, an SPDT switch 313 mounted in the RF PLL synthesizer 310 connects the active RF PLL synthesizer 311 and the 8: 1 splitter 320, while the stand-by RF PLL synthesizer 312 The output is cut off.

최초로, 상기 액티브 RF PLL 신디사이저(311)는 GPS 위성이나 오실레이터(1)로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 RF 기준 주파수를 생성한 후 상기 8:1 분배기(320)로 출력한다.First, the active RF PLL synthesizer 311 receives a 10 MHz clock from a GPS satellite or oscillator 1, generates an RF reference frequency using the 10 MHz clock, and outputs the RF reference frequency to the 8: 1 divider 320. .

그러면, 상기 8:1 분배기(320)는 상기 RF PLL 신디사이저부(310)에서 출력한 RF 기준 주파수를 입력받음과 동시에 그 RF 기준 주파수를 α, β, γ, R 섹터내 업/다운 RF 믹서(21, 22, 23, 24, 25, 26, 27, 28)로 각각 분할 공급한다.Then, the 8: 1 divider 320 receives the RF reference frequency output from the RF PLL synthesizer 310 and simultaneously converts the RF reference frequencies into α, β, γ, and up / down RF mixers in the R sector. 21, 22, 23, 24, 25, 26, 27, 28).

이때, 상기 제어부(400)는 상기 액티브 RF PLL 신디사이저(311)의 고장상황을 점검하고 있다가, 이상이 발생하면 액티브/스탠드 바이 절체신호인 스위칭 제어신호를 상기 SPDT 스위치(313)로 출력한다.At this time, the controller 400 checks the failure state of the active RF PLL synthesizer 311, and if an abnormality occurs, the controller 400 outputs a switching control signal, which is an active / standby switching signal, to the SPDT switch 313.

그러면, 상기 SPDT 스위치(313)는 상기 제어부(400)로부터 스위칭 제어신호를 입력받음과 동시에 스위칭됨으로, 상기 스탠드 바이 RF PLL 신디사이저(312)와 8:1 분배기(320)를 접속시키는 한편, 상기 액티브 RF PLL 신디사이저(311)의 출력은 차단시킨다.Then, the SPDT switch 313 is switched at the same time as receiving a switching control signal from the control unit 400, thereby connecting the stand-by RF PLL synthesizer 312 and the 8: 1 splitter 320, the active The output of the RF PLL synthesizer 311 is cut off.

따라서, 상기 SPDT 스위치(313)의 절체동작 이후부터는 상기 스탠드 바이 RF PLL 신디사이저(312)에서 생성한 RF 기준 주파수가 상기 α, β, γ, R 섹터내 RF 믹서(21, 22, 23, 24, 25, 26, 27, 28)로 각각 분할 공급되게 된다.Therefore, after the switching operation of the SPDT switch 313, the RF reference frequency generated by the stand-by RF PLL synthesizer 312 is equal to the RF mixers 21, 22, 23, 24, in the α, β, γ, and R sectors. 25, 26, 27 and 28 will be supplied separately.

상술한 바와 같이 본 발명에 의한 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치에 의하면, 기지국내 아날로그 업/다운 컨버터를 구현할 때 PLL 신디사이저를 각 섹터별 단일 이중화 장치로 구현해 줌으로써 부품수 및 개발비용을 절감시켜줌과 동시에 이로인한 시스템 성능향상을 이룩하여 보다 안정적인 RF 또는 IF 기준 주파수를 각 섹터별 RF 및 IF 믹서로 공급할 수 있도록 해준다는 뛰어난 효과가 있다.As described above, according to the redundant RF and IF reference frequency multiplexing devices in the mobile communication base station system according to the present invention, when implementing the analog up / down converter in the base station, the PLL synthesizer is implemented as a single redundancy device for each sector. In addition to reducing the number of development and development costs, the result is an improved system performance, which enables the supply of more stable RF or IF reference frequencies to each sector's RF and IF mixers.

Claims (4)

GPS 위성이나 오실레이터로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 업 IF 기준 주파수를 생성하는 한편, 액티브/스탠드 바이로 이중화되어 있는 업 IF PLL 신디사이저부;An up IF PLL synthesizer unit which receives a 10 MHz clock from a GPS satellite or an oscillator and simultaneously generates an up IF reference frequency using the 10 MHz clock, and is dualized into active / stand-by; 상기 업 IF PLL 신디사이저부에서 업 IF 기준 주파수를 입력받은 후 α, β, γ, R 섹터내 업 IF 믹서로 각각 분할 공급하는 제 1 4:1 분배기;A first 4: 1 splitter configured to receive the up IF reference frequency from the up IF PLL synthesizer and divide and supply the up IF reference frequency to the up IF mixer in the α, β, γ, and R sectors; GPS 위성이나 오실레이터로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 다운 IF 기준 주파수를 생성하는 한편, 액티브/스탠드 바이로 이중화되어 있는 다운 IF PLL 신디사이저부;A down IF PLL synthesizer that receives a 10 MHz clock from a GPS satellite or oscillator and generates a down IF reference frequency using the 10 MHz clock, and is dualized into active / standby; 상기 다운 IF PLL 신디사이저부에서 다운 IF 기준 주파수를 입력받은 후 α, β, γ, R 섹터내 다운 IF 믹서로 각각 분할 공급하는 제 2 4:1 분배기;A second 4: 1 divider which receives the down IF reference frequency from the down IF PLL synthesizer and divides and supplies them to down IF mixers in the α, β, γ, and R sectors, respectively; GPS 위성이나 오실레이터로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 RF 기준 주파수를 생성하는 한편, 액티브/스탠드 바이로 이중화되어 있는 RF PLL 신디사이저부;An RF PLL synthesizer unit which receives a 10 MHz clock from a GPS satellite or an oscillator and simultaneously generates an RF reference frequency using the 10 MHz clock, and is dualized into active / stand-by; 상기 RF PLL 신디사이저부에서 RF 기준 주파수를 입력받은 후 α, β, γ, R 섹터내 업/다운 IF 믹서로 각각 분할 공급하는 8:1 분배기; 및An 8: 1 splitter that receives the RF reference frequency from the RF PLL synthesizer and divides and supplies each of the up, down, and down IF mixers in the α, β, γ, and R sectors; And 상기 업/다운 IF PLL 신디사이저부, 및 RF PLL 신디사이저부의 액티브측 고장상황을 점검하고 있다가, 액티브측에 이상이 발생하면 액티브/스탠드 바이 절체신호인 스위칭 제어신호를 해당 PLL 신디사이저부로 출력하는 제어부로 구성된 것을 특징으로 하는 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치.The controller checks the active side fault condition of the up / down IF PLL synthesizer and RF PLL synthesizer, and outputs a switching control signal, which is an active / standby switching signal, to the corresponding PLL synthesizer when an error occurs on the active side. A redundant RF and IIF reference frequency multiplexing device in a mobile communication base station system, characterized in that configured. 제 1항에 있어서,The method of claim 1, 상기 업 IF PLL 신디사이저부는, GPS 위성이나 오실레이터로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 업 IF 기준 주파수를 생성하는 액티브 업 IF PLL 신디사이저;The up IF PLL synthesizer unit includes: an active up IF PLL synthesizer configured to receive a 10 MHz clock from a GPS satellite or an oscillator and generate an up IF reference frequency using the 10 MHz clock; GPS 위성이나 오실레이터로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 업 IF 기준 주파수를 생성하는 스탠드 바이 업 IF PLL 신디사이저; 및A stand-up IF PLL synthesizer that receives a 10 MHz clock from a GPS satellite or oscillator and generates an up IF reference frequency using the 10 MHz clock; And 상기 액티브 업 IF PLL 신디사이저와 제 1 4:1 분배기를 접속시키고 있다가, 상기 제어부로부터 스위칭 제어신호를 입력받으면 스위칭되어 상기 스탠드 바이 업 IF PLL 신디사이저 및 제 1 4:1 분배기를 접속시키는 SPDT 스위치로 구성된 것을 특징으로 하는 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치.An SPDT switch that connects the active up IF PLL synthesizer and the first 4: 1 divider, and switches when the switching control signal is input from the controller to connect the stand-up IF PLL synthesizer and the first 4: 1 divider. A redundant RF and IIF reference frequency multiplexing device in a mobile communication base station system, characterized in that configured. 제 1항에 있어서,The method of claim 1, 상기 다운 IF PLL 신디사이저부는, GPS 위성이나 오실레이터로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 다운 IF 기준 주파수를 생성하는 액티브 다운 IF PLL 신디사이저;The down IF PLL synthesizer unit includes: an active down IF PLL synthesizer that receives a 10 MHz clock from a GPS satellite or an oscillator and generates a down IF reference frequency using the 10 MHz clock; GPS 위성이나 오실레이터로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 다운 IF 기준 주파수를 생성하는 스탠드 바이 다운 IF PLL 신디사이저; 및A stand-by down IF PLL synthesizer that receives a 10 MHz clock from a GPS satellite or oscillator and generates a down IF reference frequency using the 10 MHz clock; And 상기 액티브 다운 IF PLL 신디사이저와 제 2 4:1 분배기를 접속시키고 있다가, 상기 제어부로부터 스위칭 제어신호를 입력받으면 스위칭되어 상기 스탠드 바이 다운 IF PLL 신디사이저 및 제 2 4:1 분배기를 접속시키는 SPDT 스위치로 구성된 것을 특징으로 하는 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치.A SPDT switch that connects the active down IF PLL synthesizer and the second 4: 1 divider and switches when the switching control signal is input from the controller to connect the stand-down IF PLL synthesizer and the second 4: 1 divider. A redundant RF and IIF reference frequency multiplexing device in a mobile communication base station system, characterized in that configured. 제 1항에 있어서,The method of claim 1, 상기 RF PLL 신디사이저부는, GPS 위성이나 오실레이터로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 RF 기준 주파수를 생성하는 액티브 RF PLL 신디사이저;The RF PLL synthesizer unit includes: an active RF PLL synthesizer that receives an 10 MHz clock from a GPS satellite or an oscillator and generates an RF reference frequency using the 10 MHz clock; GPS 위성이나 오실레이터로부터 10MHz 클럭을 입력받음과 동시에 그 10MHz 클럭을 이용하여 RF 기준 주파수를 생성하는 스탠드 바이 RF PLL 신디사이저; 및A stand-by RF PLL synthesizer that receives a 10 MHz clock from a GPS satellite or oscillator and generates an RF reference frequency using the 10 MHz clock; And 상기 액티브 RF PLL 신디사이저와 8:1 분배기를 접속시키고 있다가, 상기 제어부로부터 스위칭 제어신호를 입력받으면 스위칭되어 상기 스탠드 바이 RF PLL 신디사이저 및 8:1 분배기를 접속시키는 SPDT 스위치로 구성된 것을 특징으로 하는 이동통신 기지국 시스템에서의 이중화된 RF 및 IF 기준 주파수 다중 공급장치.A movement that connects the active RF PLL synthesizer and the 8: 1 divider and is switched upon receipt of a switching control signal from the control unit to connect the stand-by RF PLL synthesizer and the 8: 1 divider. Redundant RF and IIF reference frequency multiplexing devices in a communication base station system.
KR1020000064922A 2000-11-02 2000-11-02 Device for suppling multi rf and if reference frequency duplicated in mobile bts system KR20020034534A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000064922A KR20020034534A (en) 2000-11-02 2000-11-02 Device for suppling multi rf and if reference frequency duplicated in mobile bts system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000064922A KR20020034534A (en) 2000-11-02 2000-11-02 Device for suppling multi rf and if reference frequency duplicated in mobile bts system

Publications (1)

Publication Number Publication Date
KR20020034534A true KR20020034534A (en) 2002-05-09

Family

ID=19696906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000064922A KR20020034534A (en) 2000-11-02 2000-11-02 Device for suppling multi rf and if reference frequency duplicated in mobile bts system

Country Status (1)

Country Link
KR (1) KR20020034534A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032931A (en) * 1995-02-08 1996-09-17 양승택 Local Oscillators for Satellite Communication Earth Station Systems
US6064869A (en) * 1998-03-02 2000-05-16 Motorola, Inc. Suppression of noise between phase lock loops in a selective call receiver and method therefor
JP2000197096A (en) * 1998-12-28 2000-07-14 Matsushita Electric Ind Co Ltd Base station device and its method
KR20000065898A (en) * 1999-04-10 2000-11-15 김영환 Radio port up/down converter multiplex PLL synthesizer supplier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032931A (en) * 1995-02-08 1996-09-17 양승택 Local Oscillators for Satellite Communication Earth Station Systems
US6064869A (en) * 1998-03-02 2000-05-16 Motorola, Inc. Suppression of noise between phase lock loops in a selective call receiver and method therefor
JP2000197096A (en) * 1998-12-28 2000-07-14 Matsushita Electric Ind Co Ltd Base station device and its method
KR20000065898A (en) * 1999-04-10 2000-11-15 김영환 Radio port up/down converter multiplex PLL synthesizer supplier

Similar Documents

Publication Publication Date Title
AU5020500A (en) Redundant synchronous clock distribution for computer systems
JPH0993237A (en) In-equipment system clock supply system
JP4719100B2 (en) Dual system type reference frequency signal generator
KR20020034534A (en) Device for suppling multi rf and if reference frequency duplicated in mobile bts system
US20060141967A1 (en) Frequency synthesizer for dual mode receiver
KR100232967B1 (en) Device and method for supplying system time of dual active cross type using gps
KR100342688B1 (en) Apparatus for dual synthesizer card in mobile communication BTS
US6870428B2 (en) Mobile radio communications device having a PLL that phase locks with two crystal oscillators
KR20000065898A (en) Radio port up/down converter multiplex PLL synthesizer supplier
KR20020024441A (en) Device for supplying dual clock system in mobile communication system
US6999546B2 (en) System and method for timing references for line interfaces
JPH09116425A (en) Clock supply circuit
RU60237U1 (en) RESERVED DEVICE FOR SIGNAL SYNCHRONIZATION
KR100518439B1 (en) Apparatus for Synchronizing Phase of duplicated Clock Module
KR100228379B1 (en) Apparatus for providing a clock in dual system
KR100199113B1 (en) The circuit supplying a system clock
JPS61205078A (en) Telecasting equipment
KR100331396B1 (en) Gps duplicated in mobile communication system
KR20060046946A (en) Apparatus for duplexing switching of base transceiver station in mobile communication system
JPH0483426A (en) Pll circuit for duplex mask clock
JP2003298417A (en) Two systems of pll circuits for transmitting and receiving
JPH06141027A (en) Synchronizing signal supply device
KR19980085920A (en) Transfer Clock Synchronizer and Phase Compensation Circuit
KR19990020659U (en) Output Signal Synchronizer of Redundancy Time / Frequency Generation Card of Mobile Communication System Base Station
KR19990059015A (en) Oscillation period output switching device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application