KR20060046946A - Apparatus for duplexing switching of base transceiver station in mobile communication system - Google Patents

Apparatus for duplexing switching of base transceiver station in mobile communication system Download PDF

Info

Publication number
KR20060046946A
KR20060046946A KR20040092482A KR20040092482A KR20060046946A KR 20060046946 A KR20060046946 A KR 20060046946A KR 20040092482 A KR20040092482 A KR 20040092482A KR 20040092482 A KR20040092482 A KR 20040092482A KR 20060046946 A KR20060046946 A KR 20060046946A
Authority
KR
South Korea
Prior art keywords
master board
pll
self
system clock
receiving
Prior art date
Application number
KR20040092482A
Other languages
Korean (ko)
Inventor
최영림
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR20040092482A priority Critical patent/KR20060046946A/en
Publication of KR20060046946A publication Critical patent/KR20060046946A/en

Links

Images

Abstract

본 발명은 이동통신 시스템에서 기지국의 이중화 절체 장치를 제공하기 위한 것으로, 위성 신호를 수신하는 GPS, 상기 GPS로부터 신호를 수신하여 처리하는 마스터 보드, 상기 마스터 보드에서 처리된 신호를 입력받아 채널 처리를 수행하는 채널 카드를 포함하여 구비하고, 이동통신 시스템의 기지국에서 디지털 신호 처리를 수행하는 DU 기본 셀프와; 상기 DU 기본 셀프의 마스터 보드와 데이지 체인으로 연결되는 마스터 보드, 상기 마스터 보드와 연결되어 채널 처리를 수행하는 채널카드를 포함하여 구비하고, 이동통신 시스템의 기지국에서 디지털 신호 처리를 수행하는 DU 확장 셀프를 포함하여 구성함으로써, DU의 확장 시 기본 셀프와 확장 셀프에 시스템 클럭을 생성하여 공급하고 이중화 절체를 안정적으로 수행할 수 있게 되는 것이다.The present invention is to provide a redundant switching device of the base station in a mobile communication system, GPS receiving a satellite signal, a master board for receiving and processing the signal from the GPS, receiving the signal processed by the master board to process the channel A DU basic self including a channel card to perform and performing digital signal processing at a base station of a mobile communication system; A master board daisy-chained with the master board of the DU basic shelf, and a channel card connected with the master board to perform channel processing, and a DU extension shelf for performing digital signal processing at a base station of a mobile communication system. By including the configuration, it is possible to generate and supply a system clock to the basic shelf and the expansion shelf when the DU is expanded, and to perform the redundant switching stably.

Description

이동통신 시스템에서 기지국의 이중화 절체 장치{Apparatus for duplexing switching of base transceiver station in mobile communication system}Apparatus for duplexing switching of base transceiver station in mobile communication system

도 1은 종래 이동통신 시스템에서 기지국의 이중화 절체 장치의 블록구성도이고,1 is a block diagram of a redundant switching device of a base station in a conventional mobile communication system,

도 2는 도 1에서 기지국의 디지털 유닛의 연결을 보인 상세블록도이며,FIG. 2 is a detailed block diagram illustrating a connection of a digital unit of a base station in FIG. 1.

도 3은 본 발명에 의한 이동통신 시스템에서 기지국의 이중화 절체 장치의 블록구성도이고,3 is a block diagram of a redundant switching device of a base station in a mobile communication system according to the present invention,

도 4는 도 3에서 디지털 유닛의 기본 셀프와 확장 셀프의 연결을 보인 블록구성도이며,4 is a block diagram showing the connection of the basic shelf and the extended shelf of the digital unit in FIG.

도 5는 도 3에서 기지국의 디지털 유닛의 연결을 보인 상세블록도이다.FIG. 5 is a detailed block diagram illustrating a connection of a digital unit of a base station in FIG. 3.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100, 110, 120 : 디지털 유닛(DU)100, 110, 120: Digital unit (DU)

101 : DU 기본 셀프의 마스터 보드 A101: DU Basic Self Masterboard A

102 : DU 기본 셀프의 마스터 보드 B102: DU Basic Self Masterboard B

103 ~ 106, 113 ~ 116, 123 ~ 126 : 채널 카드103-106, 113-116, 123-126: channel card

107 : GPS107: GPS

111, 121 : DU 확장 셀프의 마스터 보드 A111, 121: Master Board A of DU Expansion Self

112, 122 : DU 확장 셀프의 마스터 보드 B112, 122: Master Board B of DU Expansion Self

211, 231 : 제어부211, 231: control unit

212, 213, 232, 233 : 시스템 클럭 생성부212, 213, 232, 233: system clock generator

214, 215, 234, 235 : PLL 제어부214, 215, 234, 235: PLL control unit

216, 217, 236, 237 : VCXO216, 217, 236, 237: VCXO

218, 219, 238, 239 : PLL218, 219, 238, 239: PLL

220, 240 : 위상 비교부220, 240: phase comparison unit

221, 241 : 다중화부221, 241: multiplexer

300 : PDSN300: PDSN

400 : CAN400: CAN

500 : BSC(제어국)500: BSC (control station)

610, 620, 630 : RFU610, 620, 630: RFU

본 발명은 이동통신 시스템에서 기지국(Base Transceiver Station, BTS)의 이중화 절체 장치에 관한 것으로, 특히 기지국의 원가절감 및 소형화를 위하여 DU(Digital Unit, 디지털 유닛)와 RFU(Radio Frequency Unit, 무선 유닛)를 분리하여 확장을 용이하도록 하고 있는데, DU의 확장 시 기본 셀프(Shelf)와 확장 셀프에 시스템 클럭을 생성하여 공급하고 이중화 절체를 안정적으로 수행하기에 적당하도 록 한 이동통신 시스템에서 기지국의 이중화 절체 장치에 관한 것이다.The present invention relates to a redundant switching device of a base transceiver station (BTS) in a mobile communication system, and in particular, to reduce the cost and size of a base station, a digital unit (DU) and a radio frequency unit (RFU). In order to facilitate expansion, the base station's redundancy switching in the mobile communication system is suitable for generating and supplying system clocks to the basic self and the extended self and steadily performing the redundancy switching. Relates to a device.

일반적으로 이동통신 시스템은 사람, 자동차, 선박, 열차, 항공기 등 이동체를 대상으로 하는 통신 시스템으로, 이에는 키폰 시스템, 이동전화(휴대전화, 차량전화), 항만전화, 항공기전화, 이동공중전화(열차, 유람선, 고속버스 등에 설치), 무선호출, 무선전화, 위성이동통신, 아마추어무선, 어업무선 등이 포함된다.In general, a mobile communication system is a communication system that targets mobile devices such as people, cars, ships, trains, and airplanes, which includes key phone systems, mobile phones (mobile phones, vehicle phones), port phones, aircraft phones, and mobile phones. Trains, cruise ships, express buses), radio calling, radiotelephony, satellite mobile communication, amateur radio, and fishing service ships.

이러한 이동통신 시스템에는 아날로그 방식을 사용하는 AMPS(Advanced Mobile Phone Service) 시스템, 디지털 방식을 사용하는 CDMA(Code Division Multiple Access, 부호 분할 다원 접속) 시스템, WCDMA(Wideband Code Division Multiple Access), TDMA(Time Division Multiple Access, 시분할 다원 접속) 시스템, FDMA(Frequency Division Multiple Access, 주파수 분할 다원접속) 시스템, WLL(Wireless Local Loop, 무선 가입자 망), CDMA2000-1x, IMT-2000(International Mobile Telecommunication in the year 2000, 범세계 이동통신) 시스템, GSM(Global System for Mobile communication) 시스템 등이 있다.The mobile communication system includes an AMPS (Advanced Mobile Phone Service) system using an analog method, a Code Division Multiple Access (CDMA) system using a digital method, a Wideband Code Division Multiple Access (WCDMA), and a TDMA (Time). Division Multiple Access, Time Division Multiple Access (FDMA) system, Frequency Division Multiple Access (FDMA) system, Wireless Local Loop (WLL), CDMA2000-1x, IMT-2000 (International Mobile Telecommunication in the year 2000 , Global mobile communication (GSM) systems, and GSM (Global System for Mobile communication) systems.

그래서 기지국은 이러한 이동통신 시스템에 사용되는 것으로, 기저대역 신호처리, 유무선 변환 및 무선 신호의 송수신 등을 수행하여 가입자의 단말기와 직접적으로 연결되는 망 종단 장치이다.Thus, a base station is used in such a mobile communication system, and is a network termination device that is directly connected to a subscriber terminal by performing baseband signal processing, wired / wireless conversion, and transmission and reception of a wireless signal.

도 1은 종래 이동통신 시스템에서 기지국의 이중화 절체 장치의 블록구성도이다.1 is a block diagram of a redundant switching device of a base station in a conventional mobile communication system.

이에 도시된 바와 같이, 마스터 보드 A(11), 마스터 보드 B(12), 복수개의 채널카드(13 ~ 16), GPS(17)를 구비하여 기지국에서 디지털 신호 처리를 수행하는 제 1 디지털 유닛(DU#0)(10)과; 상기 제 1 디지털 유닛(10)의 마스터 보드 A(11)와 연결되는 마스터 보드 A(21), 상기 제 1 디지털 유닛(10)의 마스터 보드 B(12)와 연결되는 마스터 보드 B(22), 복수개의 채널카드(23 ~ 26), GPS(27)를 구비하여 기지국에서 디지털 신호 처리를 수행하는 제 2 디지털 유닛(DU#1)(20)과; 상기 제 2 디지털 유닛(20)과 동일한 방식으로 구성되는 복수개의 디지털 유닛(DU#n)(30)으로 구성된다.As shown therein, the first digital unit includes a master board A 11, a master board B 12, a plurality of channel cards 13 to 16, and a GPS 17 to perform digital signal processing at a base station. DU # 0) 10; A master board A 21 connected to the master board A 11 of the first digital unit 10, a master board B 22 connected to the master board B 12 of the first digital unit 10, and A second digital unit (DU # 1) 20 having a plurality of channel cards 23 to 26 and a GPS 27 for performing digital signal processing at the base station; It is composed of a plurality of digital units (DU # n) 30 configured in the same manner as the second digital unit 20.

여기서 참조번호 1은 PDSN(Packet Data Serving Node)이고, 2는 CAN(Central Asynchronous transfer mode Network)이며, 3은 BSC(Base Station Controller, 제어국)이다.Here, reference numeral 1 denotes a packet data serving node (PDSN), 2 denotes a central asynchronous transfer mode network (CAN), and 3 denotes a base station controller (BSC).

또한 참조번호 41 내지 43은 복수개의 RFU이다.Further, reference numerals 41 to 43 are a plurality of RFUs.

그래서 종래의 CDMA2000 1x BTS와 같은 이동통신 시스템의 기지국은 저가형이나 소용량의 기지국을 구현하도록 작은 사이즈와 원가절감 등을 시도하고 있다. 이에 따라 기지국의 상태 관리나 제어, BSC와 BTS의 라인 인터페이스(Line Interface), 호 처리(Call Processing)의 기능을 수행하는 보드를 통합하고 있다.Therefore, the base station of the conventional mobile communication system such as CDMA2000 1x BTS is trying to reduce the size and cost to implement a low-cost or small capacity base station. This integrates boards that perform the functions of state management and control of base stations, line interfaces of BSCs and BTSs, and call processing.

특히 디지털 유닛(DU)과 RF 유닛(RFU)을 분리하여 기지국에서 수용할 수 있는 용량에 따라 기본적으로 소용량 기지국을 구성하고, 용량이 부족할 시 디지털 유닛(DU)과 RF 유닛(RFU)의 셀프를 확장하여 많은 가입자를 수용하도록 하고 있다.In particular, the digital unit (DU) and the RF unit (RFU) are separated and the small capacity base station is basically configured according to the capacity that can be accommodated by the base station. It is expanding to accommodate many subscribers.

그리고 디지털 유닛에서 마스터 보드는 GPS로부터 10MHz, 1PPS(Precise Positioning Service, 정밀 측위 서비스), TOD(Time of Date)를 받아 Chipx16, Even Sec(짝수 초)등의 시스템 클럭을 생성하여 하위 디바이스 보드로 공급하며, 연속적인 호 서비스를 할 수 있도록 액티브 보드의 시스템 클럭 오류(Fail)를 대비하여 이중화하여 사용하고 있다.In the digital unit, the master board receives 10MHz, 1PPS (Precise Positioning Service) and TOD (Time of Date) from the GPS, and generates system clocks such as Chipx16 and Even Sec and supplies them to the lower device board. In order to provide continuous call service, the system is redundantly used in preparation for the system clock failure of the active board.

디지털 유닛의 확장 셀프 마스터 보드 또한 GPS로부터 기준 클럭(Reference Clock)을 받아 자체적으로 시스템 클럭을 생성하여 하위 디바이스 보드로 공급하고 있다.The digital unit's extended self-master board also receives a reference clock from GPS and generates its own system clock and supplies it to the lower device board.

도 2는 도 1에서 기지국의 디지털 유닛의 연결을 보인 상세블록도이다.FIG. 2 is a detailed block diagram illustrating a connection of a digital unit of a base station in FIG. 1.

이에 도시된 바와 같이, 상기 디지털 유닛(10)(20)(30)에서 클럭 액티브로 동작하는 DU 셀프의 마스터 보드 A(11)(21)(31)는, 클럭 오류 체크/제어 신호를 출력하는 제어부(51)와; 상기 GPS1로부터 10MHz, 1PPS, TOD 신호를 입력받아 시스템 클럭을 생성하는 시스템 클럭 생성부(52)와; 상기 제어부(51)의 제어를 받고, 상기 DU 셀프 마스터 보드 A(11) 내의 시스템 클럭 생성부(52)의 시스템 클럭과 상기 DU 셀프 마스터 보드 B(12) 내의 시스템 클럭 생성부(62)의 시스템 클럭을 입력받아 다중화하여 출력하는 다중화부(53)와; 상기 시스템 클럭 생성부(52)에서 생성된 시스템 클럭을 입력받아 PLL(Phase Locked Loop, 위상 동기 루프)(55)을 제어하는 PLL 제어부(54)와; 상기 GPS1로부터 10MHz 신호를 받고 상기 PLL 제어부(54)의 제어에 따라 PLL을 수행하여 상기 DU 셀프 마스터 보드 B(11) 내의 위상 비교부(67)로 전송하는 PLL(55)과; 상기 PLL(55)의 신호를 입력받아 전압 제어 발진을 수행하여 상기 시스템 클럭 생성부(52)로 전송하는 VCXO(Voltage Controlled Crystal Oscillators)(56)로 구성된다.As shown therein, the master boards A11, 21, and 31 of the DU self operating in the clock active mode in the digital units 10, 20, 30 output a clock error check / control signal. A control unit 51; A system clock generator 52 for receiving a 10 MHz, 1 PPS, TOD signal from the GPS1 and generating a system clock; The system clock of the system clock generator 52 in the DU self master board A 11 and the system clock generator 62 in the DU self master board B 12 are controlled by the controller 51. A multiplexer 53 for receiving a multiplexed clock and outputting the multiplexed clock; A PLL controller 54 which receives a system clock generated by the system clock generator 52 and controls a phase locked loop (PLL) 55; A PLL (55) for receiving a 10 MHz signal from the GPS1 and performing a PLL under the control of the PLL controller (54) and transmitting the PLL to a phase comparator (67) in the DU self master board B (11); It is composed of VCXO (Voltage Controlled Crystal Oscillators) 56 which receives the signal of the PLL 55 and performs voltage controlled oscillation and transmits it to the system clock generator 52.

또한 상기 디지털 유닛(10)(20)(30)에서 클럭 스탠바이로 동작하는 DU 셀프 의 마스터 보드 B(12)(22)(32)는, 클럭 오류 체크/제어 신호를 출력하는 제어부(51)와; 상기 GPS2로부터 10MHz, 1PPS, TOD 신호를 입력받아 시스템 클럭을 생성하는 시스템 클럭 생성부(62)와; 상기 제어부(61)의 제어를 받고, 상기 DU 셀프 마스터 보드 A(11) 내의 시스템 클럭 생성부(52)의 시스템 클럭과 상기 DU 셀프 마스터 보드 B(12) 내의 시스템 클럭 생성부(62)의 시스템 클럭을 입력받아 다중화하여 출력하는 다중화부(63)와; 상기 시스템 클럭 생성부(62)에서 생성된 시스템 클럭을 입력받아 PLL(65)을 제어하는 PLL 제어부(64)와; 상기 GPS1로부터 10MHz 신호를 받고 위상 비교부(67)와 연결되어 상기 PLL 제어부(64)의 제어에 따라 PLL을 수행하는 PLL(65)과; 상기 PLL(65)의 신호를 입력받아 전압 제어 발진을 수행하여 상기 시스템 클럭 생성부(62)로 전송하는 VCXO(66)와; 상기 DU 셀프 마스터 보드 A(11) 내의 PLL(55)과 상기 DU 셀프 마스터 보드 B(12) 내의 PLL(55)에서 신호를 입력받아 위상을 비교하는 위상 비교부(67)로 구성된다.In addition, the master boards B (12) (22) (32) of the DU self operating in clock standby mode in the digital units (10) (20) (30) are provided with a control unit (51) for outputting a clock error check / control signal. ; A system clock generator 62 for receiving a 10 MHz, 1 PPS, TOD signal from the GPS2 and generating a system clock; Under the control of the control unit 61, the system clock of the system clock generator 52 in the DU self master board A (11) and the system clock generator of the system clock generator 62 in the DU self master board B (12) A multiplexer 63 for receiving a clock and multiplexing the same; A PLL controller 64 for receiving the system clock generated by the system clock generator 62 and controlling the PLL 65; A PLL (65) which receives the 10 MHz signal from the GPS1 and is connected to a phase comparator (67) to perform a PLL under the control of the PLL controller (64); A VCXO 66 which receives the signal of the PLL 65 and performs voltage controlled oscillation and transmits it to the system clock generator 62; A PLL 55 in the DU self master board A 11 and a phase comparator 67 for receiving a signal from the PLL 55 in the DU self master board B 12 and comparing the phases thereof.

이와 같이 구성된 종래 기술의 동작을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.The operation of the prior art configured as described above will be described in detail with reference to the accompanying drawings.

먼저 동일한 시스템 제품으로 기지국 수용용량에 따라 확장이 용이하도록 DU(10)(20)(30)는 기본 셀프와 확장 셀프로 나누어진다.First, the DU 10, 20, 30 are divided into a basic shelf and an extended shelf to facilitate expansion according to base station capacity.

이때 DU의 각 셀프 마스터 보드(11)(12)(21)(22)(31)(32)들은 ATM(Asynchronous Transfer Mode, 비동기 전송 방식) 기반의 핫링크(Hotlink)를 통해 인터페이스하여 서로의 호 처리 정보를 교환하게 된다.At this time, each of the self master boards 11, 12, 21, 22, 31, and 32 of the DU interface with each other by interfacing with Hotlink based on ATM (Asynchronous Transfer Mode). The processing information is exchanged.

또한 각 셀프에는 이중화 된 GPS(17)(27)(37)가 각각 실장된다. 따라서 참조 번호 17의 GPS는 GPS A와 GPS B로 구성되고, GPS A는 마스터 보드 A(11)로 10MHz, 1PPS, TOD 등의 기준 클럭을 공급하고, GPS B는 마스터 보드 B(12)로 10MHz, 1PPS, TOD 등의 기준 클럭을 공급한다.In addition, each shelf is provided with redundant GPS (17) (27) (37) 37, respectively. Therefore, the GPS of reference number 17 is composed of GPS A and GPS B, GPS A supplies a reference clock of 10 MHz, 1PPS, TOD, etc. to Master Board A (11), and GPS B is 10 MHz to Master Board B (12). Supply a reference clock such as 1PPS, TOD, etc.

또한 참조번호 27은 GPS 또한 GPS A와 GPS B로 구성되고, 참조번호 37은 GPS 또한 GPS A와 GPS B로 구성되어 참조번호 17의 GPS A 및 GPS B와 동일한 방식으로 동작하게 된다.In addition, reference numeral 27 is composed of GPS, GPS A and GPS B, and reference numeral 37 is composed of GPS, GPS A and GPS B, and operates in the same manner as GPS A and GPS B of reference 17.

그리고 이중화 된 DU#0(10)의 마스터 보드(11)(12), DU#1(20)의 마스터 보드(21)(22), ..., DU#n(30)의 마스터 보드(31)(32)는 다음과 같은 절차로 망동기 클럭을 생성하여 채널카드로 공급하게 된다.The master boards 11 and 12 of the duplexed DU # 0 (10), the master boards 21 and 22 of the DU # 1 (20), ..., the master boards of the DU # n (30) 32 generates a synchronizer clock and supplies it to the channel card by the following procedure.

1) DU 마스터 보드 A(11)(21)(31)의 PLL 제어부(54)에서는 GPS로부터 10MHz를 입력받아 위상 검출(Phase Detector)을 통해 VCXO(56)의 주파수(39.3216MHz)를 입력으로 그 위상 차이를 판별하고, 그 위상 차이 만큼의 전압을 발생시킨다.1) The PLL control unit 54 of the DU master boards A (11) (21) (31) receives 10MHz from GPS and inputs the frequency (39.3216MHz) of the VCXO 56 through a phase detector. The phase difference is determined, and a voltage corresponding to the phase difference is generated.

2) 다중화부(53)에서는 PLL(55)를 각각 거쳐 나온 각 VCXO(56)의 클럭과 GPS로부터 10MHz, 1PPS, TOD를 입력받아 채널카드에 필요한 시스템 클럭을 클럭 분주기를 통해 생성해 준다.2) The multiplexer 53 receives 10MHz, 1PPS, and TOD from the clock and GPS of each VCXO 56 passing through the PLL 55, respectively, and generates a system clock for the channel card through a clock divider.

3) 그리고 각 클럭의 오류(Fault)를 체크하여 제어부(51)에서는 액티브, 스탠바이 상태를 결정한다.3) Then, the fault of each clock is checked, and the controller 51 determines the active and standby states.

4) 또한 클럭 스탠바이로 동작하는 DU 셀프 마스터 보드 B(12)(22)(32)에서는 클럭 액티브로 동작하는 DU 셀프 마스터 보드 A(11)(21)(31)와 동기를 맞추기 위해 시도하고, 만약 동기를 맞추지 못했다면 다시 PLL 제어부(64)를 통해서 액티 브(11)(21)(31)의 클럭과 동기를 맞춘다.4) The DU Self-Master Boards B (12) 22 (32), which also operate in clock standby, attempts to synchronize with the DU Self-Master Boards A (11) (21) (31), which operate in clock active, If the synchronization is not synchronized, the PLL controller 64 synchronizes the clocks of the actives 11, 21, and 31 again.

5) 시스템 클럭은 클럭 액티브 보드(11)(21)(31)에서만 출력되며, 트랜시버(Transceiver)를 통해 각 채널카드로 시스템 클럭을 공급하게 된다.5) The system clock is output only from the clock active boards 11, 21, and 31, and the system clock is supplied to each channel card through a transceiver.

또한 클럭 스탠바이 보드(12)(22)(32)에서는 시스템 클럭이 출력되지 않고 클럭 액티브 보드(11)(21)(31)와 계속 동기를 맞추고 있으며, 클럭 액티브 보드(11)(21)(31)의 장애시 각 채널카드로 시스템 클럭을 출력하도록 동작한다.In addition, the clock standby boards 12, 22, and 32 do not output the system clock and are kept in synchronization with the clock active boards 11, 21, and 31. The clock active boards 11, 21, and 31 ), It operates to output the system clock to each channel card.

그러나 이러한 종래 기술은 다음과 같은 문제점이 있었다.However, this conventional technology has the following problems.

먼저 종래의 CDMA2000 1x BTS 등에서 사용하는 DU에서는 기본 셀프와 확장 셀프에 각각 GPS를 실장하여 기준 클럭을 공급받아 망동기 클럭을 생성하고 있다. 그래서 만약 가입자 수용용량이 부족할 경우 DU의 셀프는 더 많은 용량을 확장시키기 위해 확장 셀프를 계속 증가시키게 되는데, 이럴 경우 소형 기지국 구현에 있어 DU의 각 셀프 마다 GPS의 실장으로 인한 단가 상승이 발생하고, 셀프 크기(Shelf Size)의 증가로 인해 소형으로 만들기 어려운 문제점이 발생하게 된다.First, in the DU used in the conventional CDMA2000 1x BTS and the like, GPS is mounted on the basic self and extended self, respectively, to generate a reference clock by receiving a reference clock. Therefore, if the subscriber capacity is insufficient, the self of the DU continues to increase the expansion self in order to expand more capacity. In this case, in the implementation of a small base station, a unit price increase due to GPS mounting occurs for each self of the DU. Increasing the Self Size causes a problem that is difficult to make small.

또한 이중화 된 GPS 모듈이 마스터 보드로 각각 1 포트씩(GPS A 모듈 -> 마스터 A 사이드, GPS B 모듈 -> 마스터 B 사이드) 10MHz, 1PPS, TOD 등의 기준 클럭을 공급하기 때문에 GPS 한쪽 모듈에 장애가 발생했을 때 마스터 한 쪽 사이드의 보드는 시스템 클럭을 생성하지 못하게 되는 문제점도 있었다.In addition, since the redundant GPS module supplies the reference clock of 10MHz, 1PPS, TOD, etc., each port by 1 port (GPS A module-> Master A side, GPS B module-> Master B side) to the master board, When it happened, the board on one side of the master was also unable to generate the system clock.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 DU의 확장 시 기본 셀프와 확장 셀프에 시스템 클럭을 생 성하여 공급하고 이중화 절체를 안정적으로 수행할 수 있는 이동통신 시스템에서 기지국의 이중화 절체 장치를 제공하는데 있다.Therefore, the present invention has been proposed to solve the above-mentioned conventional problems, and an object of the present invention is to generate and supply a system clock to the basic self and the extended self when the DU is expanded, and to perform a stable redundancy transfer. The present invention provides a redundant switching device of a base station in a mobile communication system.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 이동통신 시스템에서 기지국의 이중화 절체 장치는,In order to achieve the above object, a redundant switching device of a base station in a mobile communication system according to an embodiment of the present invention,

위성 신호를 수신하는 GPS, 상기 GPS로부터 신호를 수신하여 처리하는 마스터 보드, 상기 마스터 보드에서 처리된 신호를 입력받아 채널 처리를 수행하는 채널 카드를 포함하여 구비하고, 이동통신 시스템의 기지국에서 디지털 신호 처리를 수행하는 DU 기본 셀프와; 상기 DU 기본 셀프의 마스터 보드와 데이지 체인으로 연결되는 마스터 보드, 상기 마스터 보드와 연결되어 채널 처리를 수행하는 채널카드를 포함하여 구비하고, 이동통신 시스템의 기지국에서 디지털 신호 처리를 수행하는 DU 확장 셀프를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.GPS for receiving satellite signals, a master board for receiving and processing signals from the GPS, and a channel card for receiving a signal processed by the master board to perform channel processing, the digital signal in the base station of the mobile communication system A DU basic self for performing processing; A master board daisy-chained with the master board of the DU basic shelf, and a channel card connected with the master board to perform channel processing, and a DU extension shelf for performing digital signal processing at a base station of a mobile communication system. It is made to include the features of the technical configuration.

이하, 상기와 같은 본 발명, 이동통신 시스템에서 기지국의 이중화 절체 장치의 기술적 사상에 따른 일실시예를 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment according to the technical concept of the redundant switching device of the base station in the present invention and mobile communication system as described above with reference to the drawings.

도 3은 본 발명에 의한 이동통신 시스템에서 기지국의 이중화 절체 장치의 블록구성도이고, 도 4는 도 3에서 디지털 유닛의 기본 셀프와 확장 셀프의 연결을 보인 블록구성도이며, 도 5는 도 3에서 기지국의 디지털 유닛의 연결을 보인 상세블록도이다.3 is a block diagram of a redundant switching device of a base station in a mobile communication system according to the present invention, FIG. 4 is a block diagram showing a connection between a basic shelf and an extended shelf of a digital unit in FIG. 3, and FIG. Is a detailed block diagram showing the connection of a digital unit of a base station.

도 4에 도시된 바와 같이, 위성 신호를 수신하는 GPS(107), 상기 GPS(107)로부터 신호를 수신하여 처리하는 마스터 보드(101)(102), 상기 마스터 보드 (101)(102)에서 처리된 신호를 입력받아 채널 처리를 수행하는 채널 카드(103 ~ 106)를 포함하여 구비하고, 이동통신 시스템의 기지국에서 디지털 신호 처리를 수행하는 DU 기본 셀프(DU#0)(100)와; 상기 DU 기본 셀프(100)의 마스터 보드와 데이지 체인(Daisy Chain)으로 연결되는 마스터 보드, 상기 마스터 보드(111)(112)와 연결되어 채널 처리를 수행하는 채널카드(113 ~ 116)를 포함하여 구비하고, 이동통신 시스템의 기지국에서 디지털 신호 처리를 수행하는 DU 확장 셀프(DU#1)(110)를 포함하여 구성된다.As shown in FIG. 4, a GPS 107 for receiving satellite signals, a master board 101 and 102 for receiving and processing signals from the GPS 107, and processing in the master board 101 and 102. A DU basic self (DU # 0) 100 including channel cards 103 to 106 for receiving a received signal and performing channel processing, and performing digital signal processing at a base station of a mobile communication system; A master board connected to the master board of the DU basic shelf 100 by a daisy chain and a channel card 113 to 116 connected to the master boards 111 and 112 to perform channel processing; And a DU extension self (DU # 1) 110 that performs digital signal processing at a base station of a mobile communication system.

도 3에 도시된 바와 같이, 마스터 보드 A(101), 마스터 보드 B(102), 복수개의 채널카드(103 ~ 106), GPS(107)를 구비하여 이동통신 시스템의 기지국에서 디지털 신호 처리를 수행하는 DU 기본 셀프(DU#0)(100)와; 상기 DU 기본 셀프(100)의 마스터 보드 A(101) 및 상기 마스터 보드 B(102)와 데이지 체인(Daisy Chain)으로 연결되는 마스터 보드 A(111) 및 마스터 보드 B(112), 복수개의 채널카드(113 ~ 116)를 구비하여 이동통신 시스템의 기지국에서 디지털 신호 처리를 수행하는 DU 확장 셀프(DU#1)(110)와; 상기 DU 확장 셀프(110)와 동일한 방식으로 구성되는 복수개의 확장 셀프(120)를 포함하여 구성된다.As shown in FIG. 3, a master board A 101, a master board B 102, a plurality of channel cards 103 to 106, and a GPS 107 are provided to perform digital signal processing at a base station of a mobile communication system. A DU basic self (DU # 0) 100; Master board A 101 and master board B 112 connected to the master board A 101 and the master board B 102 of the DU basic shelf 100 in a daisy chain, and a plurality of channel cards. DU extended self (DU # 1) 110 having 113 to 116 to perform digital signal processing at a base station of a mobile communication system; It includes a plurality of expansion shelf 120 is configured in the same manner as the DU extension shelf (110).

도 5에 도시된 바와 같이, 상기에서 DU 기본 셀프(100)의 마스터 보드 A(101)와 마스터 보드 B(102)는 각각, 클럭이 액티브로 동작하는 DU 확장 셀프 마스터 보드 A(111)로 신호를 전송하는 A 포트(201)(203)와; 클럭이 스탠바이로 동작하는 DU 확장 셀프 마스터 보드 B(112)로 신호를 전송하는 B 포트(202)(204)를 포함하여 구성된다.As shown in FIG. 5, the master board A 101 and the master board B 102 of the DU basic shelf 100 each signal to the DU extended self master board A 111 having a clock active. A port 201 (203) for transmitting the; The clock is configured to include a B port 202 (204) to send a signal to the DU expansion self-master board B 112 operating in standby.

도 5에 도시된 바와 같이, 상기에서 DU 확장 셀프(110)의 마스터 보드 A(111)는, 클럭 오류 체크/제어 신호를 출력하는 제어부(211)와; 상기 DU 기본 셀프(100)의 마스터 보드 A(101)의 A 포트(201)와 마스터 보드 B(102)의 A 포트(203)로부터 각각 10MHz, 1PPS, TOD 신호를 입력받아 시스템 클럭을 생성하는 제 1 및 제 2 시스템 클럭 생성부(212)(213)와; 상기 제 1 및 제 2 시스템 클럭 생성부(212)(213)에서 생성된 시스템 클럭을 각각 입력받아 제 1 및 제 2 PLL(218)(219)를 각각 제어하는 제 1 및 제 2 PLL 제어부(214)(215)와; 상기 DU 기본 셀프(100)의 마스터 보드 A(101)의 A 포트(201)로부터 신호를 입력받고 상기 제 1 PLL 제어부(214)의 제어에 따라 PLL을 수행하는 제 1 PLL(218)과; 상기 DU 기본 셀프(100)의 마스터 보드 B(102)의 A 포트(203)로부터 신호를 입력받고 상기 제 2 PLL 제어부(215)의 제어에 따라 PLL을 수행하는 제 2 PLL(219)과; 상기 제 1 PLL(218)과 상기 제 2 PLL(219)의 신호를 입력받아 위상을 비교하고 그 결과를 상기 DU 확장 셀프(110) 내의 마스터 보드 B(112) 내의 위상 비교부(240)로 전송하는 위상 비교부(220)와; 상기 제 1 및 제 2 PLL(218)(219)의 신호를 입력받아 전압 제어 발진을 각각 수행하여 상기 제 1 및 제 2 시스템 클럭 생성부(212)(213)로 각각 전송하는 제 1 및 제 2 VCXO(216)(217)와; 상기 제어부(211)의 제어를 받고, 상기 제 1 시스템 클럭 생성부(212)와 상기 제 2 시스템 클럭 생성부(213)로부터 시스템 클럭을 입력받아 다중화하여 채널 카드(113 ~ 116)로 출력하고, 다음 DU 확장 셀프(120)의 마스터 보드(121)(122)로 출력하는 다중화부(221)를 포함하여 구성된다.As shown in FIG. 5, the master board A 111 of the DU extension self 110 includes: a control unit 211 for outputting a clock error check / control signal; A 10MHz, 1PPS, TOD signal is input from the A port 201 of the master board A 101 of the DU basic shelf 100 and the A port 203 of the master board B 102 to generate a system clock. First and second system clock generators 212 and 213; First and second PLL controllers 214 that receive the system clocks generated by the first and second system clock generators 212 and 213, respectively, and control the first and second PLLs 218 and 219, respectively. 215; A first PLL 218 for receiving a signal from the A port 201 of the master board A 101 of the DU basic shelf 100 and performing a PLL under the control of the first PLL controller 214; A second PLL (219) for receiving a signal from the A port (203) of the master board B (102) of the DU basic shelf (100) and performing a PLL under the control of the second PLL controller (215); Receives the signals of the first PLL 218 and the second PLL 219 and compares the phases, and transmits the result to the phase comparator 240 in the master board B 112 in the DU extension self 110. A phase comparator 220; First and second signals which receive the signals of the first and second PLLs 218 and 219 and perform voltage controlled oscillation, respectively, and transmit them to the first and second system clock generators 212 and 213, respectively. VCXOs 216 and 217; Under the control of the controller 211, the system clock is input from the first system clock generator 212 and the second system clock generator 213 and multiplexed to be output to the channel cards 113 to 116. Next, the multiplexer 221 is output to the master boards 121 and 122 of the DU extension shelf 120.

도 5에 도시된 바와 같이, 상기에서 DU 확장 셀프(110)의 마스터 보드 B(112)는, 클럭 오류 체크/제어 신호를 출력하는 제어부(231)와; 상기 DU 기본 셀프(100)의 마스터 보드 A(101)의 B 포트(202)와 마스터 보드 B(102)의 B 포트(204)로부터 각각 10MHz, 1PPS, TOD 신호를 입력받아 시스템 클럭을 생성하는 제 1 및 제 2 시스템 클럭 생성부(232)(233)와; 상기 제 1 및 제 2 시스템 클럭 생성부(232)(233)에서 생성된 시스템 클럭을 각각 입력받아 제 1 및 제 2 PLL(238)(239)를 각각 제어하는 제 1 및 제 2 PLL 제어부(234)(235)와; 상기 DU 기본 셀프(100)의 마스터 보드 A(101)의 B 포트(202)로부터 신호를 입력받고 상기 제 1 PLL 제어부(234)의 제어에 따라 PLL을 수행하는 제 1 PLL(238)과; 상기 DU 기본 셀프(100)의 마스터 보드 B(102)의 B 포트(204)로부터 신호를 입력받고 상기 제 2 PLL 제어부(235)의 제어에 따라 PLL을 수행하는 제 2 PLL(239)과; 상기 제 1 PLL(238)과 상기 제 2 PLL(239)의 신호를 입력받고, 상기 DU 확장 셀프(110) 내의 마스터 보드 A(111) 내의 위상 비교부(220)의 결과를 입력받아 위상을 비교하는 위상 비교부(240)와; 상기 제 1 및 제 2 PLL(238)(239)의 신호를 입력받아 전압 제어 발진을 각각 수행하여 상기 제 1 및 제 2 시스템 클럭 생성부(232)(233)로 각각 전송하는 제 1 및 제 2 VCXO(236)(237)와; 상기 제어부(231)의 제어를 받고, 상기 제 1 시스템 클럭 생성부(232)와 상기 제 2 시스템 클럭 생성부(233)로부터 시스템 클럭을 입력받아 다중화하여 채널 카드(113 ~ 116)로 출력하고, 다음 DU 확장 셀프(120)의 마스터 보드(121)(122)로 출력하는 다중화부(241)를 포함하여 구성된다.As shown in FIG. 5, the master board B 112 of the DU extension self 110 includes: a control unit 231 for outputting a clock error check / control signal; A system clock is generated by receiving 10 MHz, 1PPS, and TOD signals from the B port 202 of the master board A 101 of the DU basic shelf 100 and the B port 204 of the master board B 102, respectively. First and second system clock generators 232 and 233; First and second PLL controllers 234 that receive the system clocks generated by the first and second system clock generators 232 and 233, respectively, and control the first and second PLLs 238 and 239, respectively. 235; A first PLL (238) for receiving a signal from the B port (202) of the master board A (101) of the DU basic shelf (100) and performing a PLL under the control of the first PLL controller (234); A second PLL (239) for receiving a signal from the B port (204) of the master board B (102) of the DU basic shelf (100) and performing a PLL under the control of the second PLL controller (235); Receives the signals of the first PLL 238 and the second PLL 239, and compares the phases by receiving the results of the phase comparator 220 in the master board A 111 in the DU expansion self 110. A phase comparison unit 240; First and second signals which receive the signals of the first and second PLLs 238 and 239 and perform voltage controlled oscillation, respectively, and transmit them to the first and second system clock generators 232 and 233, respectively. VCXOs 236 and 237; Under the control of the controller 231, the system clock is received from the first system clock generator 232 and the second system clock generator 233, multiplexed, and outputted to the channel cards 113 to 116. Next, the multiplexer 241 outputs the master boards 121 and 122 of the DU extension shelf 120.

여기서 미설명 부호 300은 PDSN이고, 400은 CAN이며, 500은 BSC(제어국)이고, 610 내지 630은 RFU이다.Here, reference numeral 300 is PDSN, 400 is CAN, 500 is BSC (control station), and 610 to 630 are RFU.

이와 같이 구성된 본 발명에 의한 이동통신 시스템에서 기지국의 이중화 절체 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.In the mobile communication system according to the present invention configured as described above with reference to the accompanying drawings the operation of the redundant switching device of the base station as follows.

먼저 본 발명은 기지국의 원가절감 및 소형화를 위하여 DU와 RFU를 분리하여 확장을 용이하도록 하고 있는데, DU의 확장 시 기본 셀프와 확장 셀프에 시스템 클럭을 생성하여 공급하고 이중화 절체를 안정적으로 수행하고자 한 것이다.First, the present invention is to facilitate the expansion by separating the DU and RFU for cost reduction and miniaturization of the base station, to generate and supply a system clock to the basic self and the expansion self when the DU is extended and to perform a stable redundancy transfer will be.

그래서 본 발명은 1) DU의 기본 셀프에서 GPS를 통해 10MHz, 1PPS, TOD 등의 기준 클럭을 마스터 보드로 공급하는 부분, 2) 마스터 보드에서 다시 시스템 클럭을 생성하여 Chipx16, Even Sec을 채널 카드에 공급하고 Chipx8과 Even Sec을 확장 셀프의 마스터 보드로 크로스 이중화 형태로 공급하는 부분, 3) 확장 셀프에서 크로스 이중화 형태로 들어온 시스템 클럭을 2개의 PLL을 이용하여 클럭의 동기를 맞추고 두 마스터 보드 간에도 PLL을 이용하여 시스템 클럭의 위상을 맞추는 부분, 4) 그리고 2) ~ 3)의 방식을 이용하여 확장 셀프간 시스템 클럭을 데이지 체인으로 연결하는 부분 등을 포함하여 이루어진다.Therefore, in the present invention, 1) a part of supplying a reference clock such as 10 MHz, 1PPS, TOD, etc. to the master board through GPS in the basic self of the DU, and 2) generates a system clock again from the master board to provide Chipx16 and Even Sec to the channel card. Part of supplying Chipx8 and Even Sec to the master board of the expansion board in the form of cross redundancy, 3) Synchronizing the clock with 2 PLLs of the system clock coming in the form of cross redundancy from the expansion board, and PLL between the two master boards. It consists of the part of adjusting the phase of the system clock by using, and the part of daisy-chaining the system clock between extended self using the method of 4) and 2) ~ 3).

이러한 본 발명의 동작을 설명하면 다음과 같다.Referring to the operation of the present invention as follows.

먼저 본 발명은 CDMA2000 1x 시스템에서 DU(디지털 유닛)과 RFU(RF 유닛)의 분리구조를 가지면서, 소용량 기지국에서 확장이 용이하도록 설계시 DU의 망동기 생성과 이중화 동작을 수행할 수 있게 한다.First of all, the present invention has a separation structure of a DU (digital unit) and an RFU (RF unit) in a CDMA2000 1x system, and enables a duplexer generation and duplication operation of a DU when designed to be easily expanded in a small capacity base station.

1) 기본 셀프(100)에서 GPS(107)를 통해 이중화 된 마스터 보드(101)(102)는 기준 클럭(10MHz, 1PPS, TOD 등)을 각각 1 포트씩 입력받는다.1) The master boards 101 and 102 duplicated through the GPS 107 in the basic shelf 100 receive one reference clock (10 MHz, 1 PPS, TOD, etc.) by 1 port.

2) 기본 셀프(100)의 마스터 보드(101)(102)는 기준 클럭과 PLL 제어를 통해 시스템 클럭을 생성한다.2) The master boards 101 and 102 of the basic shelf 100 generate a system clock through the reference clock and the PLL control.

이때 Chipx16(19.6608MHz), Even Sec은 기본 셀프(100)의 채널 카드(103 ~ 106)로 공급하고, Chipx8(9.8304MHz), Even Sec, 클럭 액티브 신호를 확장 셀프(110)(120)로 공급한다. 그리고 확장 셀프 마스터로 공급하는 시스템 클럭은 크로스 이중화 방식으로 케이블을 통해 공급하며, TOD 데이터는 핫 링크 인터페이스(Hot Link Interface)로 ATM을 통해 확장 셀프의 마스터로 송신한다.At this time, Chipx16 (19.6608MHz) and Even Sec are supplied to the channel cards 103 to 106 of the basic shelf 100, and Chipx8 (9.8304MHz), Even Sec, and clock active signals are supplied to the extended shelf 110 and 120. do. The system clock, which is supplied to the expansion self master, is supplied via cable in a cross-duplex manner, and the TOD data is transmitted to the expansion self master through ATM through a hot link interface.

3) 확장 셀프의 이중화 된 마스터 보드는 한 보드당 프라이머리(Primary), 세컨더리(Secondary)의 시스템 클럭을 기본 셀프(100)의 마스터 보드 A(101)와 마스터 보드 B(102) 사이드로부터 받게 되며, PLL(218)(219)(238)(239)와 VCXO(216)(217)(236)(237)를 각각 2개씩 두어 PLL 제어를 수행하게 된다.3) The redundant master board of the expansion shelf receives primary and secondary system clocks from the master board A (101) and master board B (102) sides of the basic shelf 100 per board. PLL 218, 219, 238 and 239 and two VCXOs 216, 217 and 236 and 237, respectively, are used to perform PLL control.

이 경우 기본 셀프(100)로부터 받은 클럭 액티브(Clock Active) 신호로 프라이머리와 세컨더리의 시스템 클럭 중 하나를 선택하여 우선 PLL 제어를 수행하여 시스템 클럭을 생성하게 되고, 클럭 액티브가 아닌 시스템 클럭은 클럭 액티브 시스템 클럭과 위상을 비교하여 동기화 하도록 PLL 제어를 수행하게 된다.In this case, one of the system clocks of the primary and the secondary is selected as the clock active signal received from the basic self 100 to perform PLL control to generate a system clock. PLL control is performed to compare and synchronize the phase with the active system clock.

4) 그리고 확장 셀프(110)의 스탠바이 보드인 마스터 B(112) 역시 액티브 보드의 시스템 클럭과 위상을 비교하여 PLL 제어를 수행 함으로써, 기본 셀프(100)로부터 크로스 이중화하여 수신된 시스템 클럭(Chipx8, Even Sec)의 모든 경우에 대해 동기를 맞출 수 있게 된다. 또한 기본 셀프(100)의 마스터 보드(101)(102)에서 생성한 시스템 클럭의 오류(Fault) 발생시 이중화 절체를 수행하여 안정적으로 시스템 클럭을 공급할 수 있게 된다.4) In addition, the master B 112, which is a standby board of the extended shelf 110, performs a PLL control by comparing a phase with a system clock of the active board, thereby receiving a system clock (Chipx8, Even Sec) can be synchronized for all cases. In addition, when a fault occurs in the system clock generated by the master boards 101 and 102 of the basic shelf 100, redundant switching is performed to stably supply the system clock.

5) 이렇게 확장 셀프(110)의 마스터 보드(111)(112)에서 생성한 시스템 클럭을 다시 다음의 확장 셀프(120)로 공급한다.5) The system clock generated by the master boards 111 and 112 of the expansion shelf 110 is supplied to the next expansion shelf 120 again.

6) 위의 2) ~ 5)번의 내용을 반복하여 기본 셀프(100)에 실장된 하나의 GPS(107)에서 생성한 기준 클럭을 가지고 확장하고자 하는 DU의 셀프를 데이지 체인으로 연결하여 시스템 클럭을 생성함으로써 용이하게 확장성이 확보할 수 있게 된다.6) Repeat the above 2) ~ 5) to daisy-chain the DU of the DU to be extended with the reference clock generated by one GPS 107 mounted on the basic shelf 100 to daisy chain the system clock. By creating it, it is possible to easily secure expandability.

이처럼 본 발명은 DU의 확장 시 기본 셀프와 확장 셀프에 시스템 클럭을 생성하여 공급하고 이중화 절체를 안정적으로 수행하게 되는 것이다.As described above, the present invention generates and supplies a system clock to the basic self and the extended self when the DU is extended, and stably performs the redundant switching.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.

이상에서 살펴본 바와 같이, 본 발명에 의한 이동통신 시스템에서 기지국의 이중화 절체 장치는 기지국의 원가절감 및 소형화를 위하여 DU와 RFU를 분리하여 확장을 용이하도록 하고 있는데, DU의 확장 시 기본 셀프와 확장 셀프에 시스템 클럭을 생성하여 공급하고 이중화 절체를 안정적으로 수행할 수 있는 효과가 있게 된다.As described above, the redundant switching device of the base station in the mobile communication system according to the present invention is to facilitate the expansion by separating the DU and RFU in order to reduce the cost and miniaturization of the base station, the base self and the expansion self when expanding the DU The system clock is generated and supplied to the system, and redundancy switching can be stably performed.

그래서 소용량 기지국에서 가입자 수용용량이 부족할 경우 DU의 셀프는 더 많은 용량을 확장시키기 위해 확장 셀프를 계속 증가시킬 경우 기본 셀프에서 제공 하는 시스템 클럭을 이용하여 확장 셀프로 데이지 체인으로 연결시켜 망동기 클럭을 생성함으로써 확장 셀프에 실장되는 GPS를 제거하여 원가 절감을 할 수 있으며, 셀프 크기 또한 감소시켜 소형으로 시스템을 구성할 수 있는 이점이 있게 된다.Therefore, if the subscriber capacity is insufficient in the small base station, the DU's self will be daisy chained to the extended self using the system clock provided by the base self to continuously increase the extended self to expand the capacity, thereby resetting the synchronizer clock. The cost savings can be achieved by eliminating the GPS mounted on the extended shelf, and the advantage is that the system can be made smaller by reducing the size of the shelf.

또한 종래의 클럭 이중화에 의한 이중화 절체 방식은 기준 클럭을 마스터 보드로 각각 1 포트씩 공급하기 때문에 한쪽 기준 클럭에 장애가 발생했을 시 마스터 보드 중 한 쪽 사이드의 보드는 시스템 클럭을 생성하지 못하게 되는 단점을 보완하여, 기준 클럭을 크로스 이중화 형태로 마스터 보드로 연결하고 각 마스터 보드의 PLL을 한 개에서 두개로 확장하여 PLL 제어를 수행 함으로써 한 보드 내에서 지속적으로 동기를 맞출 수 있게 되고, 이중화된 보드 간에도 클럭 액티브로 동작하는 마스터 보드의 시스템 클럭과 지속적으로 동기를 일치시킬 수 있으므로, 4개의 모든 기준 클럭에 대해 동기를 맞출 수 있기 때문에 본 발명은 진정한 의미의 시스템 클럭 이중화 기술은 구현한 것이라 할 수 있다.In addition, in the conventional redundant switching method of clock duplication, the reference clock is supplied to the master board one port, so when one reference clock fails, the board on one side of the master board does not generate the system clock. In addition, by connecting the reference clock to the master board in the form of cross redundancy and extending the PLL of each master board from one to two to perform PLL control, synchronization can be continued in one board. Synchronization can be continuously synchronized with the system clock of the master board operating with clock active, so that all four reference clocks can be synchronized. Therefore, the present invention implements a true system clock redundancy technique. .

Claims (5)

위성 신호를 수신하는 GPS, 상기 GPS로부터 신호를 수신하여 처리하는 마스터 보드, 상기 마스터 보드에서 처리된 신호를 입력받아 채널 처리를 수행하는 채널 카드를 포함하여 구비하고, 이동통신 시스템의 기지국에서 디지털 신호 처리를 수행하는 DU 기본 셀프와;GPS for receiving satellite signals, a master board for receiving and processing signals from the GPS, and a channel card for receiving a signal processed by the master board to perform channel processing, the digital signal in the base station of the mobile communication system A DU basic self for performing processing; 상기 DU 기본 셀프의 마스터 보드와 데이지 체인으로 연결되는 마스터 보드, 상기 마스터 보드와 연결되어 채널 처리를 수행하는 채널카드를 포함하여 구비하고, 이동통신 시스템의 기지국에서 디지털 신호 처리를 수행하는 DU 확장 셀프를 포함하여 구성된 것을 특징으로 하는 이동통신 시스템에서 기지국의 이중화 절체 장치.A master board daisy-chained with the master board of the DU basic shelf, and a channel card connected with the master board to perform channel processing, and a DU extension shelf for performing digital signal processing at a base station of a mobile communication system. Redundancy switching device of the base station in the mobile communication system, characterized in that configured to include. 마스터 보드 A, 마스터 보드 B, 복수개의 채널카드, GPS를 구비하여 이동통신 시스템의 기지국에서 디지털 신호 처리를 수행하는 DU 기본 셀프와;A DU basic self having a master board A, a master board B, a plurality of channel cards, and a GPS to perform digital signal processing at a base station of a mobile communication system; 상기 DU 기본 셀프의 마스터 보드 A 및 상기 마스터 보드 B와 데이지 체인으로 연결되는 마스터 보드 A 및 마스터 보드 B, 복수개의 채널카드를 구비하여 이동통신 시스템의 기지국에서 디지털 신호 처리를 수행하는 DU 확장 셀프와;A master board A and a master board B daisy-chained with the master board A and the master board B of the DU basic shelf, and a plurality of channel cards to perform a digital signal processing at a base station of a mobile communication system; ; 상기 DU 확장 셀프와 동일한 방식으로 구성되는 복수개의 확장 셀프를 포함하여 구성된 것을 특징으로 하는 이동통신 시스템에서 기지국의 이중화 절체 장치.The redundant switching device of the base station in the mobile communication system, characterized in that it comprises a plurality of extended self is configured in the same manner as the DU extended self. 제 2 항에 있어서, 상기 DU 기본 셀프의 마스터 보드 A와 마스터 보드 B는 각각,The method of claim 2, wherein the master board A and master board B of the DU basic self, respectively, 클럭이 액티브로 동작하는 DU 확장 셀프 마스터 보드 A로 신호를 전송하는 A 포트와;A port for transmitting a signal to a DU expansion self master board A whose clock is active; 클럭이 스탠바이로 동작하는 DU 확장 셀프 마스터 보드 B로 신호를 전송하는 B 포트를 포함하여 구성된 것을 특징으로 하는 이동통신 시스템에서 기지국의 이중화 절체 장치. The apparatus of claim 1, wherein the clock is configured to include a B port for transmitting a signal to the DU expansion self master board B operating in standby mode. 제 2 항에 있어서, 상기 DU 확장 셀프의 마스터 보드 A는,The method of claim 2, wherein the master board A of the DU extension self, 클럭 오류 체크/제어 신호를 출력하는 제어부와;A controller for outputting a clock error check / control signal; 상기 DU 기본 셀프의 마스터 보드 A의 A 포트와 마스터 보드 B의 A 포트로부터 각각 10MHz, 1PPS, TOD 신호를 입력받아 시스템 클럭을 생성하는 제 1 및 제 2 시스템 클럭 생성부와;First and second system clock generators for generating a system clock by receiving 10 MHz, 1PPS, and TOD signals from the A port of the master board A and the A port of the master board B of the DU basic self; 상기 제 1 및 제 2 시스템 클럭 생성부에서 생성된 시스템 클럭을 각각 입력받아 제 1 및 제 2 PLL를 각각 제어하는 제 1 및 제 2 PLL 제어부와;First and second PLL controllers respectively receiving system clocks generated by the first and second system clock generators and controlling first and second PLLs, respectively; 상기 DU 기본 셀프의 마스터 보드 A의 A 포트로부터 신호를 입력받고 상기 제 1 PLL 제어부의 제어에 따라 PLL을 수행하는 제 1 PLL과;A first PLL receiving a signal from the A port of the master board A of the DU basic self and performing a PLL under control of the first PLL controller; 상기 DU 기본 셀프의 마스터 보드 B의 A 포트로부터 신호를 입력받고 상기 제 2 PLL 제어부의 제어에 따라 PLL을 수행하는 제 2 PLL과;A second PLL receiving a signal from the A port of the master board B of the DU basic self and performing a PLL under the control of the second PLL controller; 상기 제 1 PLL과 상기 제 2 PLL의 신호를 입력받아 위상을 비교하고 그 결과 를 상기 DU 확장 셀프 내의 마스터 보드 B 내의 위상 비교부로 전송하는 위상 비교부와;A phase comparator configured to receive signals from the first PLL and the second PLL, compare phases, and transmit a result to a phase comparator in a master board B in the DU extension self; 상기 제 1 및 제 2 PLL의 신호를 입력받아 전압 제어 발진을 각각 수행하여 상기 제 1 및 제 2 시스템 클럭 생성부로 각각 전송하는 제 1 및 제 2 VCXO와;First and second VCXOs which receive the signals of the first and second PLLs and perform voltage controlled oscillations, respectively, and transmit them to the first and second system clock generators; 상기 제어부의 제어를 받고, 상기 제 1 시스템 클럭 생성부와 상기 제 2 시스템 클럭 생성부로부터 시스템 클럭을 입력받아 다중화하여 채널 카드로 출력하고, 다음 DU 확장 셀프의 마스터 보드로 출력하는 다중화부를 포함하여 구성된 것을 특징으로 하는 이동통신 시스템에서 기지국의 이중화 절체 장치.Under the control of the controller, the system clock from the first system clock generator and the second system clock generator receives a multiplexed output to the channel card, and a multiplexing unit for outputting to the master board of the next DU expansion self; Redundancy switching device of the base station in the mobile communication system, characterized in that configured. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 DU 확장 셀프의 마스터 보드 B는,The master board B of any one of claims 2 to 4, wherein 클럭 오류 체크/제어 신호를 출력하는 제어부와;A controller for outputting a clock error check / control signal; 상기 DU 기본 셀프의 마스터 보드 A의 B 포트와 마스터 보드 B의 B 포트로부터 각각 10MHz, 1PPS, TOD 신호를 입력받아 시스템 클럭을 생성하는 제 1 및 제 2 시스템 클럭 생성부와;First and second system clock generators for generating a system clock by receiving 10 MHz, 1 PPS, and TOD signals from the B port of the master board A and the B port of the master board B of the DU basic self; 상기 제 1 및 제 2 시스템 클럭 생성부에서 생성된 시스템 클럭을 각각 입력받아 제 1 및 제 2 PLL를 각각 제어하는 제 1 및 제 2 PLL 제어부와;First and second PLL controllers respectively receiving system clocks generated by the first and second system clock generators and controlling first and second PLLs, respectively; 상기 DU 기본 셀프의 마스터 보드 A의 B 포트로부터 신호를 입력받고 상기 제 1 PLL 제어부의 제어에 따라 PLL을 수행하는 제 1 PLL과;A first PLL receiving a signal from a B port of the master board A of the DU basic self and performing a PLL under control of the first PLL controller; 상기 DU 기본 셀프의 마스터 보드 B의 B 포트로부터 신호를 입력받고 상기 제 2 PLL 제어부의 제어에 따라 PLL을 수행하는 제 2 PLL과;A second PLL receiving a signal from the B port of the master board B of the DU basic self and performing a PLL under control of the second PLL controller; 상기 제 1 PLL과 상기 제 2 PLL의 신호를 입력받고, 상기 DU 확장 셀프 내의 마스터 보드 A 내의 위상 비교부의 결과를 입력받아 위상을 비교하는 위상 비교부와;A phase comparator configured to receive signals of the first PLL and the second PLL, and to compare phases by receiving a result of a phase comparator in master board A in the DU extension self; 상기 제 1 및 제 2 PLL의 신호를 입력받아 전압 제어 발진을 각각 수행하여 상기 제 1 및 제 2 시스템 클럭 생성부로 각각 전송하는 제 1 및 제 2 VCXO와;First and second VCXOs which receive the signals of the first and second PLLs and perform voltage controlled oscillations, respectively, and transmit them to the first and second system clock generators; 상기 제어부의 제어를 받고, 상기 제 1 시스템 클럭 생성부와 상기 제 2 시스템 클럭 생성부로부터 시스템 클럭을 입력받아 다중화하여 채널 카드로 출력하고, 다음 DU 확장 셀프의 마스터 보드로 출력하는 다중화부를 포함하여 구성된 것을 특징으로 하는 이동통신 시스템에서 기지국의 이중화 절체 장치.Under the control of the controller, the system clock from the first system clock generator and the second system clock generator receives a multiplexed output to the channel card, and a multiplexing unit for outputting to the master board of the next DU expansion self; Redundancy switching device of the base station in the mobile communication system, characterized in that configured.
KR20040092482A 2004-11-12 2004-11-12 Apparatus for duplexing switching of base transceiver station in mobile communication system KR20060046946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20040092482A KR20060046946A (en) 2004-11-12 2004-11-12 Apparatus for duplexing switching of base transceiver station in mobile communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040092482A KR20060046946A (en) 2004-11-12 2004-11-12 Apparatus for duplexing switching of base transceiver station in mobile communication system

Publications (1)

Publication Number Publication Date
KR20060046946A true KR20060046946A (en) 2006-05-18

Family

ID=37149576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040092482A KR20060046946A (en) 2004-11-12 2004-11-12 Apparatus for duplexing switching of base transceiver station in mobile communication system

Country Status (1)

Country Link
KR (1) KR20060046946A (en)

Similar Documents

Publication Publication Date Title
EP1466411B1 (en) Systems and apparatuses for clock generation using reference signal selection
US20020007465A1 (en) Method, modules and program modules for synchronization
CN114244356A (en) Non-interrupt switching by resetting multi-mode feedback frequency divider
JP4719100B2 (en) Dual system type reference frequency signal generator
US8619936B2 (en) Clock switching algorithm based on preferred clock source
CN113497660B (en) Signal source synchronization system, method, equipment and channel synchronization method
KR20060046946A (en) Apparatus for duplexing switching of base transceiver station in mobile communication system
US7706413B2 (en) Synchronization system using redundant clock signals for equipment of a synchronous transport network
CN113259044A (en) 5G extended pico-base station redundant time service synchronization device and control method thereof
KR100328757B1 (en) A error preventing device of clock signal with switchover for transmission system
KR100253797B1 (en) An apparatus for synchronizing clock of multiple user station in wireless local loop
US6870428B2 (en) Mobile radio communications device having a PLL that phase locks with two crystal oscillators
US20110239034A1 (en) Transmission apparatus and control method
KR100518439B1 (en) Apparatus for Synchronizing Phase of duplicated Clock Module
US7468991B2 (en) Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss
KR100501138B1 (en) Reference Time Synchronizer of Redundancy Time / Frequency Generation Card for Mobile Communication System
KR100331396B1 (en) Gps duplicated in mobile communication system
KR100392232B1 (en) GPS transfer and connecting apparatus for multi protocol
KR20000007202A (en) Clock supply device of wireless local loop system
KR20010027386A (en) Apparatus for synchronizing output of time and frequency card assembly duplicated
JP2002359552A (en) Clock synchronization system and method in mobile communication base station apparatus
KR19990058878A (en) Clock Synchronization Redundancy Method and Duplexer in Code Division Multiple Access Base Station
JP2001060940A (en) Clock switch circuit and clock switch method
JP2000106565A (en) Network synchronization and non-hit clock switching system in bus connection extension system
JP2006245859A (en) Method and device for generating clock and radio transmitter/receiver using its method and device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application