KR20020031869A

KR20020031869A - 불휘발성 강유전체 메모리 장치 및 그의 구동방법

Info

Publication number: KR20020031869A
Application number: KR1020000062630A
Authority: KR
Inventors: 강희복; 계훈우; 김덕주; 박제훈
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-10-24
Filing date: 2000-10-24
Publication date: 2002-05-03
Also published as: JP2009205794A; DE10129262B4; JP5159693B2; US6480410B2; DE10129262A1; KR100379513B1; JP4488653B2; JP2002133858A; US20020048184A1

Abstract

전체 셀어레이에서 균일하게 데이터의 라이트와 리드 동작을 진행할 수 있으며, 센싱전압을 낮추어서 셀의 사이즈를 줄이기에 알맞은 불휘발성 강유전체 메모리 장치 및 그의 구동방법에 대한 것으로, 그 구동방법은 제 1 전압인가 라인(워드라인)과 비트라인 그리고 제 2 전압인가 라인의 사이에 1개의 트랜지스터와 1개 이상의 강유전체 커패시터로 구성된 메인셀과 레퍼런스셀로 이루어진 불휘발성 강유전체 메모리 장치의 구동방법에 있어서, 한 사이클의 액티브 구간에서 워드라인과 레퍼런스 워드라인을 하이 레벨로 1차 활성화 시키는 단계, 상기 워드라인과 상기 레퍼런스 워드라인을 비활성화 시키는 단계, 상기 워드라인이 비활성화된 이후에 센싱앰프를 활성화 시키는 단계, 상기 액티브 구간에서 상기 센싱앰프가 활성화되어 있는 상태에서 상기 워드라인을 하이레벨로 2차 활성화시키는 단계, 상기 워드라인의 2차 활성화 구간과 적어도 한 시점에서 일치하도록 상기 제 2 전압인가 라인에 적어도 한번 이상의 하이레벨을 인가하는 단계, 칩 인에이블 신호를 로우 레벨에서 하이 레벨로 천이 시켜서 프리차아지 시키는 단계를 포함하여 이루어진다.

Description

불휘발성 강유전체 메모리 장치 및 그의 구동방법{NONVOLATILE FERROELECTRIC MEMORY DEVICE AND DRIVING METHOD USING THE SAME}

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 불휘발성 강유전체 메모리 장치 및 그의 구동방법에 관한 것이다.

일반적으로, 불휘발성 강유전체 메모리 장치 즉, FRAM(Ferroelectric Random Access Memory)은 디램(DRAM)정도의 데이터 처리속도를 갖고, 전원의 오프(off)시에도 데이터가 보존되는 특성때문에 차세대 기억소자로 주목받고 있다.

FRAM은 DRAM과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류분극을 이용한 것이다.

이와 같은 잔류분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.

도 1은 일반적인 강유전체의 특성인 히스테리시스 루프를 나타내었다.

도 1에 도시된 바와 같이, 전계에 의해 유기된 분극이 전계를 제거하더라도 잔류분극(또는 자발분극)의 존재로 인하여 소멸되지 않고 일정량(d,a상태)을 유지하고 있는 것을 볼 수 있다.

불휘발성 강유전체 메모리 셀은 상기 d,a상태를 각각 1,0으로 대응시켜 기억소자로 응용한 것이다.

도 2는 종래 불휘발성 강유전체 메모리 장치에 따른 단위 셀을 도시한 것이다.

도 2에 도시한 바와 같이, 일방향으로 비트라인(B/L)이 형성되고, 상기 비트라인과 교차하는 방향으로 워드라인(W/L)이 형성되고, 상기 워드라인(W/L)에 일정한 간격을 두고 워드라인과 동일한 방향으로 플레이트 라인(P/L)이 형성되고, 게이트가 워드라인에 연결되고 소오스는 비트라인에 연결되도록 트랜지스터(T1)가 형성되고, 두 단자중 제 1 단자가 트랜지스터(T1)의 드레인에 연결되고 제 2 단자는 플레이트 라인(P/L)에 연결되도록 강유전체 커패시터(FC1)가 형성된다.

이와 같은 불휘발성 강유전체 메모리 소자의 데이터 입/출력 동작은 다음과같다.

도 3a는 종래 불휘발성 강유전체 메모리 장치의 쓰기 모드(Write Mode)의 동작을 나타낸 타이밍도이고, 도 3b는 읽기 모드(Read Mode)의 동작을 나타낸 타이밍도이다.

먼저, 쓰기 모드의 경우, 외부에서 인가되는 칩 인에이블 신호(CSBpad)가 하이(high)에서 로우(low)로 활성화되고, 동시에 쓰기 인에이블 신호(WEBpad)를 하이(high)에서 로우(low)로 인가하면 쓰기 모드가 시작된다.

이어, 쓰기 모드에서 어드레스 디코딩이 시작되면 해당 워드라인에 인가되는 펄스가 로우에서 하이로 천이되어 셀이 선택된다.

이와 같이 워드라인이 하이 상태를 유지하고 있는 구간에서 해당 플레이트 라인에는 차례로 일정구간동안 하이 신호와 로우 신호가 인가된다. 그리고 선택된 셀에 로직값 "1" 또는 "0"을 쓰기 위해서 해당 비트라인에 쓰기 인에이블신호(WEBpad)에 동기되는 "하이" 또는 "로우" 신호를 인가한다.

즉, 비트라인에 하이 신호를 인가하고 워드라인에 인가되는 신호가 하이 상태인 구간에서 플레이트 라인에 인가되는 신호가 로우이면 강유전체 커패시터에서는 로직값 "1"이 기록된다. 그리고 비트라인에 로우 신호를 인가하고 플레이트 라인에 인가되는 신호가 하이 신호이면 강유전체 커패시터에는 로직값 "0"이 기록된다.

이어, 셀에 저장된 데이터를 읽어내기 위한 동작은 다음과 같다.

외부에서 칩 인에이블 신호(CSBpad)를 하이에서 로우로 활성화시키면 해당워드라인이 선택되기 이전에 모든 비트라인은 이퀄라이즈(equalize) 신호에 의해 로우 전압으로 등전위된다.

그리고 각 비트라인을 비활성화시킨 다음, 어드레스를 디코딩하고, 디코딩된 어드레스에 의해 해당 워드라인에는 로우 신호가 하이 신호로 천이되어 해당 셀을 선택한다.

선택된 셀의 플레이트 라인에 하이 신호를 인가하여 강유전체 메모리에 저장된 로직값 "1"에 상응하는 데이터(Qs)를 파괴시킨다.

만약, 강유전체 메모리에 로직값 "0"이 저장되어 있다면 그에 상응하는 데이터(Qns)는 파괴되지 않는다. 이와 같이 파괴된 데이터와 파괴되지 않은 데이터는 전술한 히스테리시스 루프의 원리에 의해 서로 다른 값을 출력하게 되어 센스앰프는 로직값 "1" 또는 "0"을 센싱하게 된다.

즉, 데이터가 파괴된 경우는 도 1의 히스테리시스 루프에서 처럼 d에서 f로 변경되는 경우이고, 데이터가 파괴되지 않는 경우는 a에서 f로 변경되는 경우이다. 따라서, 일정시간이 경과한 후에 센스앰프가 인에이블되면, 데이터가 파괴된 경우는 증폭되어 로직값 "1"을 출력하고, 데이터가 파괴되지 않은 경우는 증폭되어 로직값 "0"을 출력한다.

이와 같이, 센스앰프에서 데이터를 증폭한 후에는 원래의 데이터로 복원하여야 하므로 해당 워드라인에 하이 신호를 인가한 상태에서 플레이트 라인을 하이에서 로우로 비활성화시킨다.

상기와 같은 종래 불휘발성 메모리 장치의 구동방법은 다음과 같은 문제가 있다.

첫째, 데이터의 라이트와 리드 동작을 할 때 워드라인을 한 동작 사이클(1 Cycle)의 액티브 구간에서 프리차아지 구간에 걸쳐서 활성화 시켜야 하므로 셀에서 나오는 전하의 양을 제한하기가 어렵고 이에 따라서 셀 어레이 전체에서 균일하게 데이터를 라이트하거나 리드하기가 어렵다.

둘째, 워드라인이 하이 레벨로 활성화 되어 있을 때 센싱앰프를 활성화 시키므로, 메인 셀 비트라인의 커패시턴스와 레퍼런스 셀 비트라인의 커패시턴스에 차이가 발생한다. 이에 따라서 센싱전압을 낮춰서 셀 사이즈를 감소시키는데 한계가 있다.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 본 발명의 목적은 전체 셀어레이에서 균일하게 데이터의 라이트와 리드 동작을 진행할 수 있는 불휘발성 강유전체 메모리 장치 및 그의 구동방법을 제공하는데 있다.

본 발명의 또 다른 목적은 센싱전압을 낮추어서 셀의 사이즈를 줄이기에 적당한 불휘발성 강유전체 메모리 장치 및 그의 구동방법을 제공하는데 있다.

본 발명의 또 다른 목적은 저전압에서도 안정적으로 라이트와 리스토어 동작하기에 알맞은 불휘발성 강유전체 메모리 장치 및 그의 구동방법을 제공하는데 그 목적이 있다.

도 1은 일반적인 강유전체의 히스테리시스 특성도

도 2는 종래 기술에 따른 불휘발성 강유전체 메모리 장치의 단위 셀 구성도

도 3a는 종래 불휘발성 강유전체 메모리 장치에 따른 쓰기 모드(Write mode)의 동작을 나타낸 타이밍도

도 3b는 종래 불휘발성 강유전체 메모리 장치에 따른 읽기 모드(Read mode)의 동작을 나타낸 타이밍도

도 4는 본 발명 제 1 실시예에 따른 구동방법을 적용하기 위한 불휘발성 강유전체 메모리 장치에 따른 셀 어레이부의 구성도

도 5는 도 4의 메인셀(MC)의 구성도

도 6는 본 발명 불휘발성 강유전체 메모리 장치의 레퍼런스 셀(RC)의 구성도

도 7은 본 발명 불휘발성 강유전체 메모리 장치의 칼럼선택부의 회로구성도

도 8은 본 발명 불휘발성 강유전체 메모리 장치에 따른 센싱앰프의 구성도

도 9a는 도 4의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 1 실시예에 따른 라이트 모드(Write mode)의 동작을 나타낸 타이밍도

도 9b는 도 4의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 1 실시예에 따른 리드 모드(Read mode)의 동작을 나타낸 타이밍도

도 10a는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 구성도

도 10b는 도 10a의 메인셀의 구성도

도 11a는 도 10a의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 2 실시예에 따른 라이트 모드(Write mode)의 동작을 나타낸 타이밍도

도 11b는 도 10a의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 2 실시예에 따른 리드 모드(Read mode)의 동작을 나타낸 타이밍도

도 12a는 도 10a의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 3 실시예에 따른 라이트 모드(Write mode)의 동작을 나타낸 타이밍도

도 12b는 도 10a의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 3 실시예에 따른 리드 모드(Read mode)의 동작을 나타낸 타이밍도

도 13은 본 발명 제 3 실시예에 따른 구동시에 승압전압을 발생시키기 위한 부스트 파워 발생부의 구성도

상기와 같은 목적을 달성하기 위한 본 발명 불휘발성 강유전체 메모리 장치는 제 1, 제 2 스플릿 워드라인을 한쌍으로하는 스플릿 워드라인쌍을 포함하여 로우 방향으로 복수개 배열된 메인셀들과, 상기 메인셀들 좌,우에 대칭으로 상기 제 1, 제 2 스플릿 워드라인을 가로 지르는 방향으로 나란히 배열된 메인 비트라인쌍과, 상기 메인 비트라인을 선택적으로 선택하기 위해 데이터 버스와 각 비트라인 사이에 하나씩 구비된 칼럼 선택부들과, 상기 칼럼 선택부에 인접한 곳에 위치하며 상기 메인 비트라인 마다 하나씩 구비된 레퍼런스 셀들과, 상기 메인셀들과 상기 메인 비트라인쌍과 상기 칼럼선택부들과 상기 레퍼런스 셀들을 각각 구비한 상부, 하부 서브 셀 어레이와, 상기 상부, 하부 서브 셀 어레이의 메인 비트라인 사이에 한 개씩 구비되어 있는 센싱앰프들을 포함하여 구성됨을 특징으로 한다.

그리고 본 발명 불휘발성 강유전체 메모리 장치의 구동방법은 제 1 전압인가 라인(워드라인)과 비트라인 그리고 제 2 전압인가 라인의 사이에 1개의 트랜지스터와 1개 이상의 강유전체 커패시터로 구성된 메인셀과 레퍼런스셀로 이루어진 불휘발성 강유전체 메모리 장치의 구동방법에 있어서, 한 사이클의 액티브 구간에서 워드라인과 레퍼런스 워드라인을 하이 레벨로 1차 활성화 시키는 단계, 상기 워드라인과 상기 레퍼런스 워드라인을 비활성화 시키는 단계, 상기 워드라인이 비활성화된 이후에 센싱앰프를 활성화 시키는 단계, 상기 액티브 구간에서 상기 센싱앰프가 활성화되어 있는 상태에서 상기 워드라인을 하이레벨로 2차 활성화시키는 단계, 상기 워드라인의 2차 활성화 구간과 적어도 한 시점에서 일치하도록 상기 제 2 전압인가 라인에 적어도 한번 이상의 하이레벨을 인가하는 단계, 칩 인에이블 신호를 로우 레벨에서 하이 레벨로 천이 시켜서 프리차아지 시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.

첨부 도면을 참조하여 본 발명 불휘발성 강유전체 메모리 장치 및 그의 구동방법에 대하여 설명하면 다음과 같다.

도 4는 본 발명 제 1 실시예에 따른 구동방법을 적용하기 위한 불휘발성 강유전체 메모리 장치에 따른 셀 어레이부의 구성도이고, 도 5는 도 4의 메인셀의 구성도이다.

셀 어레이부는 복수개의 서브 셀 어레이들로 구성되는데, 그중 상,하로 인접한 서브 셀 어레이(sub_T,sub_B) 사이에는 센싱앰프(S/A)가 구성된다. 이때 sub_T는 탑(Top) 어레이이고, sub_B는 바텀(Bottom) 어레이이다.

각각의 서브 셀 어레이는 크게 비트라인(Top_B/L,Bot_B/L)과, 비트라인(Top_B/L,Bot_B/L)에 연결된 복수개의 메인 셀(MC)들과, 상기 비트라인(Top_B/L,Bot_B/L)에 연결된 레퍼런스 셀(RC), 그리고 칼럼 선택부(CS)로 구성된다.

이때, 센싱앰프(S/A)를 중심으로 그 상부에 구성되는 서브 셀 어레이부(sub_T)내 레퍼런스 셀(RC)은 하부에 구성되는 서브 셀 어레이부(sub_B)내 메인 셀(MC)과 동시에 엑세스된다.

반면에, 하부에 구성되는 서브 셀 어레이부(sub_B)내 레퍼런스 셀(RC)은 상부에 구성되는 서브 셀 어레이부(sub_T)내 메인 셀(MC)과 동시에 엑세스된다.

상기 칼럼 선택부(CS)는 Y(column) 어드레스를 이용하여 해당 칼럼 비트라인을 선택적으로 활성화시킨다.

이에, 상기 칼럼 선택부(CS)가 하이 레벨이면 해당 칼럼 비트라인과 데이터 버스가 연결되어 데이터 전달이 이루어지게 된다.

여기서 메인셀(MC)의 구성은 도 5에 도시되어 있는데 이것은 도 2에 도시된 것과 동일한 것으로, 일방향으로 비트라인(B/L)이 형성되고, 상기 비트라인과 교차하는 방향으로 워드라인(W/L)이 형성되고, 상기 워드라인(W/L)에 일정한 간격을 두고 워드라인과 동일한 방향으로 플레이트 라인(P/L)이 형성되고, 게이트가 워드라인에 연결되고 소오스는 비트라인에 연결되도록 트랜지스터(T)가 형성되고, 두 단자중 제 1 단자가 트랜지스터(T)의 드레인에 연결되고 제 2 단자는 플레이트 라인(P/L)에 연결되도록 강유전체 커패시터(FC)가 형성된다.

그리고 상기 각각의 레퍼런스 셀은 도 6과 같이 구성된다.

도 6은 본 발명 불휘발성 강유전체 메모리 장치에 따른 레퍼런스 셀의 상세구성도이다.

도 6에 도시한 바와 같이, 일방향으로 형성된 비트라인(B/L), 상기 비트라인(B/L)을 가로지르는 방향으로 형성된 레퍼런스 워드라인(REF_W/L), 상기 레퍼런스 워드라인 신호에 의해 제어되며 강유전체 커패시터에 저장된 레퍼런스 전압을 선택적으로 상기 비트라인에 전달하는 스위칭부(51), 상기 강유전체 커패시터와 연결된 상기 스위칭부(51)의 입력단의 레벨을 선택적으로 초기화시키는 레벨 초기화부(52), 상기 스위칭부의 입력단에 병렬적으로 연결되는 복수개의 강유전체 커패시터(FC1,FC2,FC3,...,FCn)들을 포함하여 구성된다.

여기서, 상기 스위칭부(51)는 게이트가 상기 레퍼런스 워드라인(REF_W/L)에연결되고 드레인은 상기 비트라인(B/L)에 연결되며 소오스는 스토리지 노드(SN)에 연결되는 앤모스 트랜지스터(이하, "제 1 트랜지스터(T1)")로 구성한다.

상기 레벨 초기화부(52)는 레퍼런스 셀의 스토리지 노드(SN)을 초기화시키기 위한 컨트롤 신호인 레퍼런스 셀 이퀄라이즈 컨트롤 신호(REF_EQ)에 의해 제어되며 상기 제 1 트랜지스터(T1)의 소오스와 접지단(Vss) 사이에 연결된 앤모스 트랜지스터(이하, "제 2 트랜지스터(T2)")로 구성한다.

상기 복수개의 강유전체 커패시터(FC1,FC2,FC3,FC4...,FCn)들은 제 1, 제 2 전극과 그 사이에 형성된 강유전체 물질로 구성되며, 각 강유전체 커패시터의 제 1 전극은 상기 제 1 트랜지스터(T1)의 소오스와 연결되고, 제 2 전극은 레퍼런스 플레이트 라인(REF_P/L)에 연결된다.

여기서, 상기 복수개의 강유전체 커패시터(FC1,FC2,FC3,FC4,...FCn)들은 레퍼런스 셀의 커패시터 사이즈에 따라 그 수가 결정된다.

즉, 레퍼런스 셀의 커패시터 사이즈에 따라 강유전체 커패시터의 수를 자유롭게 조정할 수 있다.

그리고, 상기 스토리지 노드(SN)는 복수개의 강유전체 커패시터(FC1,FC2,FC3,FC4,...FCn)들의 제 1 단자들과 병렬적으로 연결되어 있다.

상기 레퍼런스 셀 이퀄라이즈 컨트롤 신호(REF_EQ)는 상기 스토리지 노드(SN)을 접지전압 레벨로 초기화시킨다. 즉, 레퍼런스 셀 이퀄라이즈 컨트롤 신호(REF_EQ)가 하이 레벨이면 상기 제 2 트랜지스터(T2)가 턴-온되어 스토리지 노드를 접지전압 레벨로 만든다.

상기의 구성을 갖는 레퍼런스 셀의 동작원리에 대하여 설명하면 다음과 같다.

도 1의 히스테리시스 루프의 Qs는 강유전체 커패시터의 스위칭 전하를 나타낸 것이고, Qns는 강유전체 커패시터의 넌-스위칭 전하를 나타낸 것으로써, 본 발명의 레퍼런스 셀은 Qns를 이용한다.

즉, 동작 사이클내에서 레퍼런스 워드라인(REF_W/L)은 레퍼런스 플레이트 라인(REF_P/L)과 함께 하이 레벨로 천이된다. 따라서 비트라인(B/L)에는 Qns×강유전체 커패시터의 사이즈 만큼의 전하가 공급된다.

이때, 센싱앰프가 동작하기 이전에 레퍼런스 워드라인을 다시 로우 레벨로 천이시켜 비트라인의 전압이 레퍼런스 셀에 영향을 주지 못하도록 한다.

한편, 레퍼런스 플레이트 라인은 하이 레벨 상태를 유지하다가 상기 레퍼런스 워드라인이 충분히 로우 레벨로 안정화되었을 경우에 비로소 로우 레벨로 천이된다.

이와 같이, 넌-스위칭 전하(Qns)를 이용하기 때문에 프리차아지 구간동안에는 별도로 리스토어(Restore)할 필요가 없다. 따라서, 레퍼런스 워드라인은 더 이상의 하이 레벨이 필요없게 된다.

레퍼런스 레벨은 스토리지 노드의 초기 레벨에 영향을 받으므로 스토리지 노드의 안정화를 위해서는 도 6의 제 2 트랜지스터(T2)를 이용하고, 레퍼런스 이퀄라이즈 컨트롤 신호(REF_EQ)를 이용하여 스토리지 노드를 접지전압 레벨로 초기화시켜 준다.

따라서, 스토리지 노드의 초기 레벨이 접지전압을 유지하게 되므로 레퍼런스 레벨을 안정화시킬 수 있다.

그리고 칼럼선택부는 도 7과 같은 구성을 갖는다.

도 7은 본 발명 불휘발성 강유전체 메모리 장치에 따른 칼럼선택부의 회로구성도이다.

칼럼선택부는 일예로 도 7에 도시한 바와 같이 데이터 버스(io<m>)(m은 임의의 수로 0≤m≤7 범위의 정수를 나타냄)의 데이타를 비트라인(Bl)<x>이나 비트라인(Bl<x+1>)(x는 임의의 수로 0≤x≤14 범위의 정수를 나타냄)으로 전달하도록 칼럼 디코더의 제 1, 제 2 출력신호인 YSEL<n>과 YSEL<n+1>를 각각 받아 스위칭 동작하는 두 개의 앤모스 트랜지스터로 구성되었다.

전체적인 칼럼 선택부는 상기 구성이 반복 배열된다.

이때, 상기 제 1 출력신호(YSEL<n>)의 제어를 받는 앤모스 트랜지스터는 첫 번째(또는 홀수번째) 비트라인마다 배치되고, 상기 제 2 출력신호(YSEL<n+1>)의 제어를 받는 앤모스 트랜지스터는 두 번째(또는 짝수번째) 비트라인마다 배치되어, 서로 한 비트라인을 건너서 하나씩 배치된다.

다음에 센싱앰프(S/A)는 도 8에 구성된 바와 같다.

도 8은 본 발명 불휘발성 강유전체 메모리 장치에 따른 센싱앰프의 구성도이다.

센싱앰프는 도 8에 도시한 바와 같이 SEP신호와 SEN신호를 인가받아서 동작하는 제 1, 제 2 앤모스트랜지스터가 있고, 그 사이에 2개의 씨모스 트랜지스터(피모스 트랜지스터와 앤모스 트랜지스터가 직렬연결된 것)가 병렬연결되며 래치형을 이루고 있다.

그리고 각 씨모스 트랜지스터의 출력단에는 Top_B/L과 Bot_B/L이 연결되어 있고, Top_B/L과 Bot_B/L의 사이 및 Top_B/L과 Bot_B/L와 접지전압단의 사이에 각각 EQ 신호를 받아서 Top_B/L과 Bot_B/L의 레벨을 균등하게 하기 위한 앤모스 트랜지스터가 형성된다.

상기에서와 같이 센싱앰프는 래치(Latch)형이고, EQ 신호에 의해 Top_B/L과 Bot_B/L은 로우 레벨로 균등하게 된다.

그리고 SEN은 센싱앰프 인에이블 신호이고 SEP는 SEN과 반대 위상의 파형으로써 비트라인에 메인셀과 레퍼런스 셀의 데이터가 충분히 전달되었을 때, SEN는 하이로 SEP는 로우로 동시에 활성화시켜서 센싱동작을 개시한다.

다음에 상기와 같은 구성을 갖는 불휘발성 강유전체 메모리 장치에 적용한 본 발명 제 1 실시예에 따른 구동방법에 대하여 설명한다.

도 9a는 도 4의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 1 실시예에 따른 라이트 모드(Write mode)의 동작을 나타낸 타이밍도이고, 도 9b는 도 4의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 1 실시예에 따른 리드 모드(Read mode)의 동작을 나타낸 타이밍도이다.

라이트/리드 동작을 위한 한 사이클(1 Cycle)은 액티브 구간과 프리차아지 구간으로 이루어진다.

다시말해서, 한 사이클은 칩 인에이블 신호(CSBpad)가 로우 레벨로 천이되면서 액티브 구간이 시작된 후 프리차아지 구간을 거쳐 완료된다.

본 발명은 한 동작 사이클 중 액티브 구간동안에, 워드라인을 두 번이상으로 나누어 하이 레벨로 활성화시키고, 워드라인의 첫 번째 하이 레벨이 "OFF"된 후(비활성화된 후)에 센싱앰프를 활성화시켜서 메모리 셀의 리드와 라이트 동작을 수행하는 것에 관한 것이다.

그리고 메모리 셀의 워드라인에 두 번의 하이 레벨을 가할 때 첫 번째 하이 레벨은 셀의 데이터를 리드하기 위해 사용하고, 두 번째나 그 이후의 하이 레벨은 셀의 데이터를 복구(Restore)하거나 새로운 데이터를 라이트하기 위해 사용한다.

먼저, 도 9a와 도 9b의 파형도를 보면 라이트와 리드 모드의 동작 파형이 동일함을 알 수 있다.

하지만, 도 9a는 라이트 인에이블 신호(WEBpad)에 의해 라이트 동작을 할 때에는 외부의 데이터가 데이터 입력 패드(Data input pad:Din pad)를 통해 비트라인에 강제적으로 입력되는 경우이고, 도 9b는 센싱앰프의 증폭 데이터가 외부 데이터 입/출력 패드(Din/out pad)에 전달되는 경우이다.

이하 도 9a와 도 9b에 도시된 파형도를 참조하여 본 발명 제 1 실시예에 따른 라이트/리드 동작에 대하여 자세히 설명한다.

본 발명의 제 1 실시예는 상기에서 워드라인이 두 번의 하이 레벨로 활성화될 때, 플레이트 라인을 한번의 하이 레벨을 갖도록하는 것이다.

먼저, 도 9a와 도 9b에 도시한 바와 같이 A구간동안 외부에서 칩 인에이블 신호(CSBpad)를 하이(High)레벨에서 로우(Low)레벨로 천이 시켜서 칩의 액티브 구간이 시작되도록 하고, 동시에 라이트 인에이블 신호(WEBpad)가 로우레벨을 나타내게한다.

이때 레퍼런스 워드라인(REF_W/L)은 로우 레벨을 유지하고 있고, 레퍼런스 플레이트 라인(REF_P/L)은 하이 레벨에서 로우 레벨로 천이된다.

이어, 어드레스 디코딩이 시작되면 B구간동안 해당 워드라인(W/L), 플레이트라인(P/L), 레퍼런스 워드라인(REF_W/L), 레퍼런스 플레이트 라인(REF_P/L)이 하이 레벨로 활성화되면서 메인 셀의 데이터와 레퍼런스 셀의 데이터가 각각의 비트라인에 전달되게 된다.

참고로 상기 메인 셀의 데이터와 레퍼런스 셀의 데이터가 전달되는 비트라인은 동일 비트라인이 아니다. 즉, 전술한 바와 같이 서브 셀 어레이들중 센싱앰프를 중심으로 상부쪽 서브 셀 어레이내 메인 셀은 하부쪽 서브 셀 어레이내의 레퍼런스 셀과 함께 동작(하부쪽 서브 셀 어레이내 메인 셀은 상부쪽 서브 셀 어레이내 레퍼런스 셀과 함께 동작)하기 때문에 메인 셀의 데이터는 상부쪽 서브 셀 어레이내 비트라인에 전달되고, 레퍼런스 셀의 데이터는 하부쪽 서브 셀 어레이내의 비트라인에 전달된다.

이와 같이 상기 메인 셀 및 레퍼런스 셀의 데이터가 각각의 해당 비트라인에 전달되고, 상기 메인 셀과 레퍼런스 셀의 데이터가 충분히 비트라인에 전달되었으면, B구간의 끝에서 워드라인(W/L)과 레퍼런스 워드라인(REF_W/L)을 로우 레벨로 천이시켜서 비트라인(B/L)과 셀을 분리한다.

따라서 메인 셀과 레퍼런스 셀의 커패시터(강유전체 커패시터) 사이즈 차이에 의한 비트라인 로딩(B/L loading)을 제거할 수 있다.

이러한 비트라인의 로딩 제거는 센싱앰프의 센싱 마진(Sensing Margin)을 향상시키게 된다.

도면에서와 같이 워드라인(W/L) 및 레퍼런스 워드라인(REF_W/L)을 C구간동안 로우 레벨로 천이시키고, 센싱앰프(S/A)의 활성화 신호인 SEN를 D구간에서 하이 레벨로 활성화시킴으로써 B/L의 데이터를 증폭한다.

그리고 플레이트 라인(P/L)은 B구간에서 F구간(워드라인이 첫 번째 하이레벨을 나타낼 때부터 두 번째 하이레벨을 나타내고 있는 구간 중(中)) 동안 하이 레벨을 유지하다가 로우 레벨로 천이한다.

그리고, 레퍼런스 플레이트 라인(REF_P/L)은 B구간 이후에 계속 하이 레벨을 유지 시킨다. 즉, 액티브 구간이 시작되는 A구간동안만 로우 레벨로 천이된다.

결국 워드라인(W/L)의 첫 번째 펄스 및 레퍼런스 워드라인(REF_W/L)이 하이 레벨에서 로우 레벨로 천이하는 시점에, 플레이트 라인(P/L)과 레퍼런스 플레이트 라인(REF_P/L)은 이와 동시에 천이되지 않는다. 따라서, 동시에 천이될 경우에 발생할 수 있는 간섭 노이즈를 미연에 방지할 수 있다.

이후에 센싱앰프(S/A)의 증폭 작용이 안정된 궤도에 진입하면 칼럼 선택부(C/S)를 E구간동안 하이 레벨로 활성화시켜 비트라인(B/L)의 데이터를 데이터버스의 데이터와 교환한다. 즉, 데이터 버스의 데이터가 강제적으로 비트라인에 전달된다.

그리고 워드라인과 레퍼런스 워드라인이 하이 레벨로 천이되는 구간에 비트라인 이퀄라이즈와 레베런스 비트라인 이퀄라이즈 신호(EQ,REF_EQ)를 로우 레벨로 천이시킨다.

또한 액티브 구간의 F,G 구간동안 두 번째 워드라인이 하이 레벨로 천이될 경우 센싱앰프가 계속 활성화되어 있으므로 B/L은 계속해서 증폭된 데이터나 다시 프로그램된 데이터를 계속 유지하게 된다.

따라서 B구간동안 파괴되었던 메인 셀의 로직 "1"의 데이터를 G구간동안에 리스토어(Restore) 하거나 라이트(Write) 할 수가 있게 된다.

또한 워드라인(W/L)과 플레이트 라인(P/L)이 모두 하이 레벨인 F구간동안에, B구간동안 파괴되었던 메인 셀의 로직 "0"의 데이터가 라이트된다.

그리고 G 구간동안 리스토어 과정이 끝나면, 칩 인에이블 신호(CSBpad)가 하이 레벨로 천이되어 프리차아지 구간(H구간)이 시작된다.

그리고 H구간 동안에 비트라인과 레퍼런스 셀의 스토리지 노드를 그라운드 레벨로 초기화 시키고, 다음 사이클이 시작 되도록 대기한다.

그리고 도 9b에 도시된 리드 모드는 라이트 모드와 그 파형이 동일한데, 단지 차이가 있다면 상술한 바와 같이 라이트 모드는 외부 데이터가 데이터 입력 패드(Din Pad)를 통해 비트라인에 강제적으로 전달되는 것이고, 리드 모드는 센싱앰프의 증폭 데이터가 외부 데이터 입/출력 패드(Din/out Pad)에 전달되는 것(즉, 비트라인에 전달된 센싱앰프의 증폭 데이터가 데이터 버스에 전달되는 것)이다.

리드 모드일 때는 액티브 구간동안 라이트 인에이블 신호(WEBpad)가 하이레벨을 나타낸다.

다음에 본 발명에 따른 불휘발성 강유전체 메모리 장치 및 그를 이용한 제 2, 제 3 실시예에 따른 구동방법에 대하여 설명한다.

도 10a는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 구성도를 나타낸 것이고, 도 10b는 도 10a의 메인 셀(MC)의 구성도이다.

본 발명에 따른 불휘발성 강유전체 메모리 장치는 도 10a에 도시한 바와 같이 복수개의 서브 셀 어레이들로 구성된다.

각 서브 셀 어레이는 크게 2개의 비트라인과, 2개의 비트라인 사이에 로우 방향으로 복수개 배열된 메인 셀(MC)들과, 2개의 비트라인에 각각 연결된 레퍼런스 셀(RC)과, 칼럼선택부(C/S)로 구성된다.

그리고 상,하로 인접한 서브 셀 어레이(sub_T,sub_B)의 사이에는 2개의 센싱앰프(S/A)가 구비되었는데, 이때 센싱앰프는 각 비트라인 당 한 개씩 배열되어 있다. 이때 sub_T는 탑(Top) 어레이이고, sub_B는 바텀(Bottom) 어레이이다.

이때 탑 어레이의 비트라인은 Top_B/Ln, Top_B/Ln+1으로 구성되고, 바텀 어레이의 비트라인은 Bot_B/Ln, Bot_B/Ln+1으로 구성된다.

그리고 메인 셀(MC)는 제 1, 제 2 스플릿 워드라인(SWL1,SWL2)을 한쌍으로 하는 복수개의 스플릿 워드라인쌍으로 구성되고, 복수개의 비트라인들(Top_B/Ln, Bot_B/Ln,Top_B/Ln+1, Bot_B/Ln+1)은 스플릿 워드라인쌍들을 가로지르는 방향으로 형성된다.

그리고 레퍼런스 셀(RC)은 각 서브셀어레이의 칼럼선택부에 인접하게 배열되어 있다.

그리고 탑과 바텀의 각각의 데이터 버스는 각 서브 셀 어레이부의 한쪽 끝에 위치한 메인 증폭기(Main Amplifier:M/A)에 연결되어 있다.

상기 칼럼선택부(C/S)는 Y(column) 어드레스를 이용하여 해당 칼럼 비트라인을 선택적으로 활성화시킨다.

이에, 상기 칼럼 선택부(C/S)가 하이 레벨이면 해당 칼럼 비트라인과 데이터 버스가 연결되어 데이터 전달이 이루어지게 된다.

상기의 구성을 갖는 불휘발성 강유전체 메모리 장치의 메인 셀(MC)의 구조는 도 10b에 도시한 바와 같이 로우(Row)방향으로 서로 일정한 간격을 가지는 제 1 스플릿 워드라인(SWL1)과 제 2 스플릿 워드라인(SWL2), 제 1, 제 2 스플릿 워드라인(SWL1,SWL2)들을 가로지르는 방향으로 형성된 제 1 비트라인(B/L1) 및 제 2 비트라인(B/L2), 게이트가 제 1 스플릿 워드라인(SWL1)에 연결되고 드레인이 제 1 비트라인(B/L1)에 연결되는 제 1 트랜지스터(T1)와, 제 1 트랜지스터(T1)의 소오스와 상기 제 2 스플릿 워드라인(SWL2) 사이에 연결된 제 1 강유전체 커패시터(FC1)과, 게이트가 제 2 스플릿 워드라인(SWL2)에 연결되고 드레인이 제 2 비트라인(B/L2)에 연결되는 제 2 트랜지스터(T2)와, 제 2 트랜지스터(T2)의 소오스와 제 1 스플릿 워드라인(SWL1) 사이에 연결된 제 2 강유전체 커패시터(FC2)로 구성된다.

이와 같은 단위셀을 복수개 형성하여 셀 어레이부가 구성되는데, 데이터 저장단위로 보면 1개의 스플릿 워드라인과 1개의 비트라인으로 구성되는 1개의 트랜지스터와 1개의 강유전체 커패시터가 단위셀이 되지만, 구조적으로 보면 한쌍의 스플릿 워드라인과 2개의 비트라인으로 구성되는 2개의 트랜지스터(2T)와 2개의 강유전체 커패시터(2C)가 단위셀이 된다.

이에 본 발명 제 2 실시예에 따른 구동방법을 적용하기 위한 단위셀은 구조적인 측면에서의 기본이 되는 2T/2C 구조를 단위셀로 정의한다.

그리고 상기 도 10a에서 레퍼런스 셀(RC)은 상술한 도 6의 구성과 동일하고, 칼럼선택부는 도7의 구성과 동일하다.

이어, 상기의 구성을 갖는 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 2 실시예에 따른 구동방법을 설명한다.

도 11a는 도 10a의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 2 실시예에 따른 라이트 모드(Write mode)의 동작을 나타낸 타이밍도이고, 도 11b는 도 10a의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 2 실시예에 따른 리드 모드(Read mode)의 동작을 나타낸 타이밍도이다.

본 발명 제 2 실시예는 액티브 구간에 제 1 스플릿 워드라인(SWL1)을 세 번에 나누어 하이 레벨로 활성화 시키고, 제 1, 제 2 스플릿 워드라인(SWL1,SWL2)의 첫 번째 하이 레벨 신호가 로우 레벨로 되었을 때 센싱앰프를 구동하는 것이다.

그리고 제 1, 제 2 스플릿 워드라인이 첫 번째 하이 레벨로 활성화 되었을때 리드 동작하고, 첫 번째 펄스가 OFF되었을 때 즉, 비활성화 되었을 때 센싱앰프를 활성화시키고, 액티브 구간에서 제 1, 제 2 스플릿 워드라인이 각각 두 번째 하이 레벨로 활성화 되었을 때 부터 데이터를 복구(Restore)하거나 새로운 데이터를 라이트 한다.

먼저 도 11a와 도 11b에 도시한 바와 같이 칩 인에이블 신호(CSBpad)가 로우로 천이 되면서 액티브 구간이 시작된다.

이때 라이트 모드로 동작할 때는 액티브 구간에서 라이트 인에이블 신호(WEBpad)가 로우레벨을 나타내고, 리드 모드로 동작할 때는 액티브 구간에서 라이트 인에이블 신호(WEBpad)가 하이레벨을 나타낸다.

이하의 구동방법은 리드와 라이트 모드에서 동일하다.

A구간은 제 1, 제 2 스플릿 워드라인(SWL1,SWL2)이 하이 레벨로 활성화 되기 이전의 구간으로써 모든 비트라인을 문턱전압 레벨로 프리차아지(Precharge) 시키고, 레퍼런스 플레이트 라인(REF_P/L)은 로우 레벨로 천이시킨다.

B구간은 제 1, 제 2 스플릿 워드라인(SWL1,SWL2)과 레퍼런스 워드라인(REF_W/L)과 레퍼런스 플레이트 라인(REF_P/L)이 모두 하이 레벨로 활성화되어 셀의 강유전체 커패시터(FC1,FC2)(도10b 참조)의 데이터가 비트라인(B/L1,B/L2:B/L)에 전달되어 비트라인의 레벨이 변화된다.

이때 로직 "1"로 저장되었던 강유전체 커패시터는 비트라인과 스플릿 워드라인에 서로 반대 극성이 가해지므로 강유전체의 극성이 파괴되면서 많은 전류가 흐르게 되어 비트라인에 높은 전압이 유기된다.

반면에 로직 "0"으로 저장되었던 강유전체 커패시터는 비트라인과 스플릿 워드라인에 동일한 극성의 전계가 가해지므로 강유전체의 극성이 파괴되지 않아 전류가 적게 흐르게 되어 비트라인에 약간 작은 전압을 유기하게 된다.

이어 도면에서와 같이 제 1, 제 2 스플릿 워드라인(SWL1)과 레퍼런스 워드라인(REF_W/L)을 C구간동안 로우 레벨로 천이시키고, 센싱앰프의 활성화 신호인 SEN을 하이 레벨로 활성화 시킴으로써 B/L의 데이터를 증폭한다.

이때 레퍼런스 플레이트 라인(REF_P/L)은 리드 동작이 시작되기 전인 A 구간동안만 로우 레벨을 나타내고, 나머지 구간동안은 하이 레벨을 유지한다.

이에 따라서 제 1 스플릿 워드라인 및 레퍼런스 워드라인(REF_W/L)이 하이 레벨에서 로우 레벨로 천이될 때 레퍼런스 플레이트 라인(REF_P/L)이 동시에 천이되는 경우가 발생하지 않게 한다.

이후에 센싱앰프(S/A)의 증폭작용이 안정된 궤도에 진입하면 칼럼 선택부(C/S)를 D에서 F구간동안 하이 레벨로 활성화 시켜서 비트라인(B/L1,B/L2)의 데이터를 데이터 버스(Data Bus)의 데이터와 교환한다. 즉, 데이터 버스의 데이터가 강제적으로 비트라인(B/L1,B/L2)에 전달된다.

또한 D,E,F구간동안 센싱앰프가 계속 활성화 되어 있으므로, 비트라인(B/L1,B/L2)은 계속해서 증폭된 데이터나 다시 프로그램된 데이터를 계속 유지하게 된다.

그리고 D구간동안 제 1, 제 2 스플릿 워드라인을 하이레벨로 천이시켜서, B구간동안 파괴되었던 강유전체 커패시터(FC1,FC2)의 로직 "0"의 데이터를 리스토어(Restore) 하거나 라이트(Write)할 수 있게 된다.

그리고 제 1 스플릿 워드라인(SWL1)은 로우 레벨이고, 제 2 스플릿 워드라인(SWL2)이 하이 레벨인 E구간동안에, B구간동안 파괴되었던 강유전체 커패시터(FC2)의 로직 "1"의 데이터를 라이트한다.

그리고 제 1 스플릿 워드라인(SWL1)은 하이 레벨이고, 제 2 스플릿 워드라인(SWL2)이 하이 레벨을 나타내다가 로우 레벨로 천이되는 F구간동안 강유전체 커패시터(FC1)의 로직"1"의 데이터를 라이트한다.

그리고 리스토어나 라이트 동작이 끝나면 CSBpad 신호를 하이 레벨로 천이함에 의해서 프리차아지 구간(H구간)이 시작된다.

그리고 H구간동안에 비트라인과 레퍼런스 셀의 스토리지 노드를 그라운드 레벨로 초기화시키고, 다음 사이클이 시작되도록 대기한다.

다음에 도 10a, 도 10b의 구성을 갖는 본 발명 불휘발성 강유전체 메모리 장치에 적용시킨 제 3 실시예에 따른 구동방법에 대하여 설명한다.

도 12a는 도 10a의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 3 실시예에 따른 라이트 모드의 동작을 나타낸 타이밍도이고, 도 12b는 도 10a의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 3 실시예에 따른 리드 모드의 동작을 나타낸 타이밍도이다.

제 3 실시예에 따른 구동방법은 도 12a, 도 12b에 도시하였는데, 이것은 제 2 실시예의 구동방법과 거의 동일하다.

이하, 차이가 있는 부분에 대하여 설명한다.

먼저, 제 1 스플릿 워드라인(SWL1)은 F구간에서 B나 C구간에서 보다 높은 전압을 나타내도록 승압시키고, 제 2 스플릿 워드라인은 E구간에서 B나 D구간에서보다 높은 전압을 나타내도록 승압시킨다.

다시말해서 상기에서 제 1 스플릿 워드라인(SWL1)은 F구간에서 VCC+αVtn으로 αVtn만큼 승압되고, 제 2 스플릿 워드라인(SWL2)은 E구간에서 VCC+αVtn으로 αVtn만큼 승압되는 것이다.

상기에서 α는 1보다 큰 상수이고, Vtn은 앤모스 트랜지스터의 문턱전압을 의미한다.

이것은 도 10b에서 T1,T2에 리스토어 동작을 진행할 때 저전압에서도 B/L1,B/L2의 하이 데이터를 강유전체 커패시터(FC1,FC2)로 잘 전달시키기 위한 것이다.

상기에서와 같이 본 발명 제 3 실시예에 따른 구동시에 제 1, 제 2 스플릿 워드라인으로 출력되는 승압전압은 본 발명에 따른 부스트 파워(Boost Power) 발생부에서 공급되는 것으로, 부스트 파워 발생부의 구성에 대하여 설명하면 다음과 같다.

본 발명에 따른 부스트 파워 발생부는 도 13에 도시한 바와 같이 어드레스 디코더와, 어드레스 디코더와 제 1 외부 컨트롤신호(BCON1)를 논리곱한 후 반전하는 낸드게이트와, 낸드게이트를 반전하는 제 1 인버터와, 제 1 인버터의 신호를 일단에 받는 강유전체 커패시터와, 어드레스 디코더의 신호를 반전하는 제 2 인버터와, 제 2 인버터의 신호와 제 2 외부 컨트롤 신호(BCON2)를 논리합한 후 반전하는 노아게이트와, 노아게이트의 신호를 반전하는 제 3 인버터와, 제 3 인버터의 신호를 입력받고 상기 강유전체 커패시터의 타단과 접지전압단(VSS)의 사이에 형성된 씨모스 트랜지스터와, 상기 씨모스트랜지스터의 출력단의 신호를 입력받으며 전원전압단(VCC)과 강유전체 커패시터의 타단 사이에 형성된 피모스 트랜지스터, 피모스 트랜지스터의 온/오프 동작에 따른 WLPWR 신호를 받아 레벨 쉬프팅 동작하는 레벨 쉬프터와, 레벨 쉬프터에서 발생되는 신호(WLD1,WLD2)를 받아 제 1, 제 2 스플릿 워드라인에 레벨 쉬프팅된 전압을 출력하는 스플릿 워드라인 드라이버로 구성된다.

그리고 도 13의 셀 어레이부는 제 1, 제 2 스플릿 워드라인을 구비한 도 10a의 복수개의 메인셀들을 나타낸 것이다.

상기에서 WLPWR 신호는 VCC 또는 VCC에서 승압된 전압(VCC+αVtn)을 나타낸다.

도 13에서 액티브 구간 중 F구간동안 BCON1이 하이 레벨을 출력하고 BCON2가 로우 레벨을 출력할 때 WLPWR이 VCC+αVtn을 나타냄에 의해서 제 1 스플릿 워드라인(SWL1)에 VCC+αVtn의 승압전압이 발생된다.

그리고, 액티브 구간 중 E구간동안 BCON1이 하이 레벨을 출력하고 BCON2가 로우 레벨을 출력할 때 WLPWR이 VCC+αVtn을 나타냄에 의해서 제 2 스플릿 워드라인(SWL2) 에 VCC+αVtn의 승압된 전압이 발생한다.

상기와 같은 본 발명 불휘발성 강유전체 메모리 장치 및 그의 구동방법은 다음과 같은 효과가 있다.

첫째, 한 동작 사이클중 액티브구간에서 워드라인을 두 번이상 나누어 하이 레벨로 활성화시킬 때, 첫 번째 워드라인의 레벨폭을 제한시켜 동작시킴으로써 셀에서 나오는 전하의 양을 제한할 수 있게 되어 위치에 크게 의존하지 않고 모든 셀 어레이에서 균일하게 데이터를 라이트하거나 리드할 수 있다.

둘째, 첫 번째 워드라인을 로우 레벨로 비활성화시킨 후에 센싱앰프를 하이 레벨로 활성화 시키므로 센싱앰프에서 바라본 메인 비트라인과 레퍼런스 비트라인의 RC 로딩(Loading) 조건을 같게 할 수 있어서 최소 센싱 전압을 대폭 낮출 수 있다. 이에 따라서 셀 사이즈를 줄일 수 있게되어, 전체적으로 칩 사이즈를 줄일 수 있다.

셋째, 강유전체 커패시터에 하이 데이터를 라이트하거나 리스토어할 때 제 1, 제 2 스플릿 워드라인을 각각 VCC+αVtn으로 승압시키므로써 저전압에서 동작이 가능하게 할 수 있다.

Claims

제 1, 제 2 스플릿 워드라인을 한쌍으로하는 스플릿 워드라인쌍을 포함하여 로우 방향으로 복수개 배열된 메인셀들과,

상기 메인셀들 좌,우에 대칭으로 상기 제 1, 제 2 스플릿 워드라인을 가로 지르는 방향으로 나란히 배열된 메인 비트라인쌍과,

상기 메인 비트라인을 선택적으로 선택하기 위해 데이터 버스와 각 비트라인 사이에 하나씩 구비된 칼럼 선택부들과,

상기 칼럼 선택부에 인접한 곳에 위치하며 상기 메인 비트라인 마다 하나씩 구비된 레퍼런스 셀들과,

상기 메인셀들과 상기 메인 비트라인쌍과 상기 칼럼선택부들과 상기 레퍼런스 셀들을 각각 구비한 상부, 하부 서브 셀 어레이와,

상기 상부, 하부 서브 셀 어레이의 메인 비트라인 사이에 한 개씩 구비되어 있는 센싱앰프들을 포함하여 구성됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
제 1 항에 있어서, 상기 메인셀은 로우 방향으로 서로 일정한 간격을 가지는 제 1, 제 2 스플릿 워드라인과,

상기 제 1, 제 2 스플릿 워드라인을 가로지르는 방향으로 형성된 제 1, 제 2 비트라인과,

게이트가 상기 제 1 스플릿 워드라인에 연결되고 드레인이 상기 제 1 비트라인에 연결되는 제 1 트랜지스터와,

상기 제 1 트랜지스터의 소오스와 상기 제 2 스플릿 워드라인 사이에 연결된 제 1 강유전체 커패시터와,

게이트가 제 2 스플릿 워드라인에 연결되고 드레인이 상기 제 2 비트라인에 연결되는 제 2 트랜지스터와,

상기 제 2 트랜지스터의 소오스와 상기 제 1 스플릿 워드라인 사이에 연결된 제 2 강유전체 커패시터로 구성됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
제 1 항에 있어서, 상기 칼럼 선택부는 데이터 버스의 데이터를 칼럼 방향으로 나란히 배열된 두 개의 비트라인 중 하나로 전달하도록 칼럼 디코더의 제 1, 제 2 출력신호(Y<n>,Y<n+1>)를 받아 스위칭 동작하는 두 개의 앤모스 트랜지스터를 기본 단위로 하여 구성되고,

이때 상기 제 1 출력신호(Y<n>)의 제어를 받는 상기 기본 단위의 앤모스 트랜지스터들은 첫 번째(또는 홀수번째) 비트라인마다 배치되고, 상기 제 2 출력신호(Y<n+1>)의 제어를 받는 상기 기본 단위의 앤모스 트랜지스터들은 두 번째(또는 짝수번째) 비트라인마다 배치되어, 동일 제어신호를 받는 앤모스트랜지스터는 서로 한 비트라인을 건너서 배치되는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
제 2 항에 있어서, 라이트나 리스토어 동작을 진행할 때 상기 메인셀이 저전압에서도 상기 제 1, 제 2 비트라인의 하이 데이터를 상기 제 1, 제 2 강유전체 커패시터로 잘 전달시킬 수 있도록 상기 제 1, 제 2 스플릿 워드라인에 보다 높은 전압을 발생시키기 위한 부스트 파워 발생부가 더 구비됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
제 4 항에 있어서, 상기 부스트 파워 발생부는 어드레스 디코더와,

상기 어드레스 디코더와 제 1 외부 컨트롤 신호(BCON1)를 논리곱한 후 반전하는 낸드게이트와,

상기 낸드게이트의 신호를 반전하여 출력하는 제 1 인버터와,

상기 제 1 인버터의 신호를 일단에 받는 강유전체 커패시터와,

상기 어드레스 디코더의 신호를 반전하여 출력하는 제 2 인버터와,

상기 제 2 인버터의 신호와 제 2 외부 컨트롤 신호(BCON2)를 논리합한 후 반전하는 노아게이트와,

상기 노아게이트의 신호를 반전하여 출력하는 제 3 인버터와,

상기 제 3 인버터의 신호를 입력받고 상기 강유전체 커패시터의 타단과 접지전압단(VSS)의 사이에 형성된 씨모스 트랜지스터와,

상기 씨모스트랜지스터의 출력단의 신호를 입력받으며 전원전압단(VCC)과 상기 강유전체 커패시터의 타단 사이에 형성된 피모스 트랜지스터,

상기 피모스 트랜지스터의 드레인과 상기 강유전체 커패시터 타단에 공통 접속된 노드의 신호를 받아 레벨 쉬프팅 동작하는 레벨 쉬프터와,

상기 레벨 쉬프터에서 발생되는 워드라인 구동신호(WLD1,WLD2)를 받아 상기 제 1, 제 2 스플릿 워드라인에 레벨 쉬프팅된 신호를 출력하는 스플릿 워드라인 드라이버를 포함하여 구성됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
제 1 전압인가 라인(워드라인)과 비트라인 그리고 제 2 전압인가 라인의 사이에 1개의 트랜지스터와 1개 이상의 강유전체 커패시터로 구성된 메인셀과 레퍼런스셀로 이루어진 불휘발성 강유전체 메모리 장치의 구동방법에 있어서,

한 사이클의 액티브 구간에서 워드라인과 레퍼런스 워드라인을 하이 레벨로 1차 활성화 시키는 단계,

상기 워드라인과 상기 레퍼런스 워드라인을 비활성화 시키는 단계,

상기 워드라인이 비활성화된 이후에 센싱앰프를 활성화 시키는 단계,

상기 액티브 구간에서 상기 센싱앰프가 활성화되어 있는 상태에서 상기 워드라인을 하이레벨로 2차 또는 3차 활성화시키는 단계,

상기 워드라인의 2차 또는 3차 활성화 구간과 적어도 한 시점에서 일치하도록 상기 제 2 전압인가 라인에 적어도 한번 이상의 하이레벨을 인가하는 단계,

칩 인에이블 신호를 로우 레벨에서 하이 레벨로 천이 시켜서 프리차아지 시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 6 항에 있어서, 상기 센싱앰프가 활성화된 상태에서 칼럼 선택부를 활성화 시키는 것을 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 6 항에 있어서, 상기 액티브 구간에서 상기 워드라인이 1차 활성화 되어 2차 활성화되기 이전의 구간 동안 모든 비트라인 이퀄라이즈 신호(EQ, REF_EQ)를 비활성화 시키는 단계를 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 6 항에 있어서, 상기 액티브 구간은 칩 인에이블 신호가 로우 레벨로 천이되었을 때 시작됨을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 6 항에 있어서, 상기 레퍼런스셀에 연결된 제 2 전압인가 라인인 레퍼런스 플레이트 라인은 상기 워드라인이 1차 활성화되기 이전의 액티브구간에서만 비활성화 시키는 것을 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 6 항에 있어서, 상기 불휘발성 강유전체 메모리 장치가 라이트 모드일 경우에는 상기 액티브 구간동안 라이트 인에이블 신호가 로우 레벨을 나타내도록 하는 단계를 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 6 항에 있어서, 상기 불휘발성 강유전체 메모리 장치가 리드 모드일 경우에는 상기 액티브 구간동안 라이트 인에이블 신호가 하이 레벨을 나타내도록 하는 단계를 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 6 항에 있어서, 상기 레퍼런스셀에 연결된 제 1 전압인가 라인인 레퍼런스 워드라인은 상기 워드라인이 1차 활성화되었을 때만 활성화되는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
복수개의 메인셀과 적어도 한 개의 레퍼런스 셀로 이루어진 복수개의 서브셀 어레이를 가지며, 그 중 임의의 서브 셀 어레이의 레퍼런스 셀은 이웃하는 서브셀 어레이의 메인셀과 함께 동작하고, 상기 각각의 셀은 비트라인 및 워드라인( 또는 레퍼런스 워드라인) 그리고 플레이트 라인( 또는 레퍼런스 플레이트 라인)과의 사이에 1개의 트랜지스터와 1개 이상의 강유전체 커패시터를 갖는 불휘발성 강유전체 메모리 장치의 구동방법에 있어서,

한 사이클의 액티브 구간에서 상기 워드라인과 레퍼런스 워드라인과 플레이트 라인과 레퍼런스 플레이트 라인을 하이 레벨로 1차 활성화 시키는 단계,

상기 워드라인과 상기 레퍼런스 워드라인을 비활성화 시키는 단계,

상기 워드라인이 비활성화 된 이후에 센싱앰프를 활성화시키는 단계,

상기 액티브 구간동안 상기 센싱앰프가 활성화되어 있는 상태에서 상기 워드라인을 하이레벨로 2차 활성화 시키는 단계,

상기 워드라인이 2차 활성화된 상태에서 상기 플레이트 라인을 비활성화 시키는 단계,

칩 인에이블 신호를 하이 레벨로 천이 시켜서 프리차아지 시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 14 항에 있어서, 상기 센싱앰프가 활성화되어 있고 상기 워드라인을 하이레벨로 2차 활성화 시키기 이전에 칼럼 선택부를 활성화 시키는 것을 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 1, 제 2 스플릿 워드라인을 한쌍으로 하여 로우(Row)방향으로 복수개 구성된 메인셀 어레이와, 상기 제 1, 제 2 스플릿 워드라인들을 가로지르는 방향으로 복수개 형성된 비트라인들과, 레퍼런스 워드라인과 레퍼런스 플레이트 라인과 상기 비트라인의 사이에 1개의 트랜지스터와 하나이상의 강유전체 커패시터로 구성된 레퍼런스 셀과, 데이터라인과 상기 비트라인들의 사이에 칼럼선택부가 구비된 불휘발성 강유전체 메모리 장치의 구동방법에 있어서,

한 사이클의 액티브 구간에서 상기 제 1, 제 2 스플릿 워드라인과 레퍼런스 워드라인과 레퍼런스 플레이트 라인을 하이 레벨로 1차 활성화 시키는 단계,

상기 제 1, 제 2 스플릿 워드라인과 상기 레퍼런스 워드라인을 비활성화 시키는 단계,

상기 제 1 스플릿 워드라인이 비활성화된 이후에 상기 센싱앰프를 활성화시키는 단계,

상기 액티브 구간에서 상기 제 2 스플릿 워드라인을 하이 레벨로 2차 활성화 시키는 단계,

상기 액티브 구간에서 상기 센싱앰프가 활성화되어 있고 상기 제 2 스플릿 워드라인이 2차 활성화된 시점에서 상기 제 1 스플릿 워드라인을 하이→로우→하이 레벨로 2차, 3차 활성화 시키는 단계,

칩 인에이블 신호를 하이 레벨로 천이 시켜서 프리차아지 시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 16 항에 있어서, 상기 센싱앰프가 활성화된 상태에서 칼럼 선택부를 활성화 시키는 것을 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 1, 제 2 스플릿 워드라인을 한쌍으로 하여 로우(Row)방향으로 복수개 구성된 메인셀 어레이와, 상기 제 1, 제 2 스플릿 워드라인들을 가로지르는 방향으로 복수개 형성된 비트라인들과, 레퍼런스 워드라인과 레퍼런스 플레이트 라인과 상기비트라인의 사이에 1개의 트랜지스터와 하나이상의 강유전체 커패시터로 구성된 레퍼런스 셀과, 데이터라인과 상기 비트라인들의 사이에 칼럼선택부가 구비된 불휘발성 강유전체 메모리 장치의 구동방법에 있어서,

한 사이클의 액티브 구간에서 상기 제 1, 제 2 스플릿 워드라인과 레퍼런스 워드라인과 레퍼런스 플레이트 라인을 하이 레벨로 1차 활성화 시키는 단계,

상기 제 1, 제 2 스플릿 워드라인과 상기 레퍼런스 워드라인을 비활성화 시키는 단계,

상기 제 1 스플릿 워드라인이 비활성화된 이후에 상기 센싱앰프를 활성화시키는 단계,

상기 액티브 구간에서 상기 제 2 스플릿 워드라인을 하이 레벨→승압된 하이레벨의 계단형을 이루도록 2차 활성화 시키는 단계,

상기 액티브 구간에서 상기 센싱앰프가 활성화되어 있고 상기 제 2 스플릿 워드라인이 계단형으로 2차 활성화된 구간에서 상기 제 1 스플릿 워드라인을 하이→로우→승압된 하이 레벨로 2차, 3차 활성화 시키는 단계,

칩 인에이블 신호를 하이 레벨로 천이 시켜서 프리차아지 시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 18 항에 있어서, 상기 하이레벨이 VCC의 값을 갖을때 상기 승압된 하이레벨은 VCC+αVtn(VCC는 전원전압, α＞1, Vtn는 앤모스 트랜지스터의 문턱전압)인것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
제 18 항에 있어서, 상기 센싱앰프가 활성화된 상태에서 칼럼 선택부를 활성화 시키는 것을 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.