KR20020030175A - 반도체 패키지의 구조 - Google Patents

반도체 패키지의 구조 Download PDF

Info

Publication number
KR20020030175A
KR20020030175A KR1020000060752A KR20000060752A KR20020030175A KR 20020030175 A KR20020030175 A KR 20020030175A KR 1020000060752 A KR1020000060752 A KR 1020000060752A KR 20000060752 A KR20000060752 A KR 20000060752A KR 20020030175 A KR20020030175 A KR 20020030175A
Authority
KR
South Korea
Prior art keywords
lead finger
heat sink
wire bonding
attached
wire
Prior art date
Application number
KR1020000060752A
Other languages
English (en)
Other versions
KR100539580B1 (ko
Inventor
이민우
정지영
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR10-2000-0060752A priority Critical patent/KR100539580B1/ko
Publication of KR20020030175A publication Critical patent/KR20020030175A/ko
Application granted granted Critical
Publication of KR100539580B1 publication Critical patent/KR100539580B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 히트싱크가 부착되는 리드프레임 패키지의 구조를 개선하여 와이어 본딩시 리드핑거의 와이어 본딩영역에서의 에너지 소산을 줄일 수 있도록 하므로써 와이어 본딩 불량을 방지할 수 있도록 한 것이다.
이를 위해, 본 발명은 히트싱크(4)와, 상기 히트싱크(4) 상부면 중앙에 부착되는 반도체칩(7)과, 상기 반도체칩(7) 주위에 배치되며 와이어 본딩영역(9)을 구비한 리드핑거(1)와, 상기 리드핑거(1)가 히트싱크(4)에 부착되도록 리드핑거(1)와 히트싱크(4) 사이에 개재되는 어드헤시브(2)와, 상기 반도체칩(7)의 본딩패드(10)와 상기 리드핑거(1)의 와이어 본딩영역(9)을 전기적으로 연결하는 와이어(6)를 포함하여서 된 반도체 패키지에 있어서; 상기 리드핑거(1)의 와이어 본딩영역(9)을 제외한 부분의 하부면을 하프 에칭하고, 상기 리드핑거(1) 하부면의 하프 에칭된 영역 내측에만 어드헤시브(2)가 부착되도록 하여 상기 리드핑거(1)의 와이어 본딩영역(9)과 히트싱크(4) 사이에는 어드헤시브(2)가 개재되지 않도록 한 것을 특징으로 하는 반도체 패키지 구조가 제공된다.

Description

반도체 패키지의 구조{structure of semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 히트싱크가 부착되는 리드프레임 패키지의 와이어 본딩시 리드핑거의 와이어 본딩영역에서 발생되는 에너지 소산을 효과적으로 줄일 수 있도록 한 것이다.
도 1은 히트싱크(4)를 구비한 종래 반도체 패키지의 리드핑거(1) 구조를 설명하기 위해 요부를 나타낸 것으로서 이를 참조하여, 종래 반도체 패키지 및 리드핑거(1)부의 구조를 설명하면 다음과 같다.
참고적으로, 도 1에 도시된 패키지는 파워 쿼드 패키지(Power Quad Package)로서, 좌우측 대칭 구조이기 때문에 반쪽만을 도시하였다.
종래의 파워 쿼드 패키지는 열을 외부로 방산시키는 작용을 하는 히트싱크(4) 상부면 중앙에 다이 어태치 어드헤시브(8)를 매개로 반도체칩(7)이 부착되고, 상기 히트싱크(4) 상부면의 반도체칩(7) 둘레에는 어드헤시브(2)를 매개로 리드핑거(1)가 부착되는 구조이다.
한편, 상기 파워 쿼드 패키지는 리드핑거(1)의 와이어 본딩영역과 반도체칩(7)의 본딩패드(10)를 캐필러리(5)를 통해 공급되는 와이어(6)로서 연결하게 된다.
그러나, 기존의 파워 쿼드 패키지는 도 1에 나타낸 바와 같이, 리드핑거(1)와 히트싱크(4) 사이에 무른 재질인 고분자물질인 어드헤시브(2)가 개재되어 있기 때문에, 와이어(6) 본딩시 캐필러리(5)를 통해 전달되는 진동에너지(초음파진동에 의한 에너지)가 소산되므로써 스티치 본딩이 제대로 이루어지지 않게 되고, 이에 따라 와이어(6) 본딩 불량이 자주 발생하게 되는 문제점이 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 히트싱크가 부착되는 리드프레임 패키지의 구조를 개선하여, 와이어 본딩시, 리드핑거의 와이어 본딩영역에서의 에너지 소산을 줄일 수 있도록 하므로써 와이어 본딩 불량을 방지하고 더 나아가 본딩 신뢰성을 향상시킬 수 있도록 하는데 그 목적이 있다.
도 1은 히트싱크를 구비한 종래 반도체 패키지 구조예를 나타낸 것으로서, 와이어 본딩시의 상태를 나타낸 요부 종단면도
도 2는 본 발명에 따른 반도체 패키지의 구조를 나타낸 것으로서, 와이어 본딩시의 상태를 나타낸 요부 종단면도
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지의 구조를 나타낸 요부 종단면도
* 도면의 주요부분에 대한 부호의 설명 *
1:리드핑거 2:어드헤시브
3:블랙 옥사이드 레이어 4:히트싱크
5:캐필러리 6:와이어
7:반도체칩 8:다이 어태치 어드헤시브
9:와이어 본딩영역 10:본딩패드
상기한 목적을 달성하기 위해, 본 발명은 히트싱크와, 상기 히트싱크 상부면 중앙에 부착되는 반도체칩과, 상기 반도체칩 주위에 배치되며 와이어 본딩영역을 구비한 리드핑거와, 상기 리드핑거가 히트싱크에 부착되도록 리드핑거와 히트싱크 사이에 개재되는 어드헤시브와, 상기 반도체칩의 본딩패드와 상기 리드핑거의 와이어 본딩영역을 전기적으로 연결하는 와이어를 포함하여서 된 반도체 패키지에 있어서; 상기 리드핑거의 와이어 본딩영역을 제외한 부분의 하부면을 하프 에칭하고, 상기 리드핑거 하부면의 하프 에칭된 영역 내측에만 어드헤시브가 부착되도록 하여 상기 리드핑거의 와이어 본딩영역과 히트싱크 사이에는 어드헤시브가 개재되지 않도록 한 것을 특징으로 하는 반도체 패키지 구조가 제공된다.
이하, 본 발명의 실시예를 첨부도면 도 2 및 도 3을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 패키지 구조를 나타낸 것으로서, 와이어(6) 본딩시의 상태를 나타낸 종단면도이다.
본 발명은 히트싱크(4)와, 상기 히트싱크(4) 상부면 중앙에 부착되는 반도체칩(7)과, 상기 반도체칩(7) 주위에 배치되며 와이어 본딩영역(9)을 구비한 리드핑거(1)와, 상기 리드핑거(1)가 히트싱크(4)에 부착되도록 리드핑거(1)와 히트싱크(4) 사이에 개재되는 어드헤시브(2)와, 상기 반도체칩(7)의 본딩패드(10)와 상기 리드핑거(1)의 와이어 본딩영역(9)을 전기적으로 연결하는 와이어(6)를 포함하여서 된 반도체 패키지에 있어서; 상기 리드핑거(1)의 와이어 본딩영역(9)을 제외한 부분의 하부면을 하프 에칭하고, 상기 리드핑거(1) 하부면의 하프 에칭된 영역 내측에만 어드헤시브(2)가 부착되도록 하여 상기 리드핑거(1)의 와이어 본딩영역(9)과 히트싱크(4) 사이에는 어드헤시브(2)가 개재되지 않도록 한 것이다.
이 때, 상기 리드핑거(1)의 와이어(6) 본딩과 히트싱크(4) 사이 및, 리드핑거(1) 하부의 어드헤스브(2)와 히트싱크(4) 사이에는 경도가 높으며 비전도성인 블랙 옥사이드 레이어(3)(black oxide layer)가 형성된다.
한편, 상기에서 어드헤시브(2)는 리드핑거(1)가 히트싱크(4) 상부면에 고정되도록 하는 역할을 함은 물론이다.
이와 같이 구성된 본 발명의 작용은 다음과 같다.
히트싱크(4)가 구비된 반도체 패키지 제조 공정에 있어서의 와이어(6) 본딩 공정 진행시, 본 발명에서는 리드핑거(1)의 와이어 본딩영역(9) 하부에 있어서는 무른 재질인 어드헤시브(2)가 제거되므로 인해, 와이어(6) 본딩시 캐필러리(5)를 통해 전달되는 진동에너지의 소산이 줄어들어 본딩 불량이 방지된다.
특히, 본 발명은 리드핑거(1)의 와이어 본딩영역(9) 하부에 있어서 어드헤시브(2)가 제거되는 대신 높은 경도를 갖는 블랙 옥사이드 레이어(3)가 형성되므로 인해, 와이어(6) 본딩시의 에너지 소산을 보다 더 확실히 방지하여 와이어(6) 본딩공정의 신뢰성을 향상시킬 수 있게 된다.
즉, 리드핑거(1) 하부의 하프 에칭된 영역 내측에 부착된 어드헤시브(2)와 히트싱크(4) 사이 및, 리드핑거(1) 선단부의 와이어 본딩영역(9)과 히트싱크(4) 사이에 경도가 높은 블랙 옥사이드 레이어(3)가 형성되어 있어, 와이어(6) 본딩의 스티치 본딩시 캐필러리(5)의 진동 에너지가 리드핑거(1)의 와이어 본딩영역(9)에 고스란히 전달되므로 인해 본딩부의 접합 신뢰성이 향상된다.
한편, 도 3은 본 발명의 다른 실시예에 따른 리드핑거(1) 구조를 나타낸 종단면도로서, 리드핑거(1)의 와이어 본딩영역(9)을 제외한 부분을 전술한 실시예에서와 같이 하프 에칭하는 대신, 리드핑거(1)를 스탬핑(stamping)하여 와이어 본딩영역(9)이 다운-셋된 형태로 만들고, 상기 리드핑거(1)의 다운-셋된 와이어 본딩영역(9)을 제외한 부분에 어드헤시브(2)를 부착하고, 리드 핑거의 어드헤시브(2) 부착 영역 및 와이어 본딩영역 전체에 걸쳐서는 그 하부에 블랙 옥사이드 레이어(3)를 형성한 것이다.
이 경우에도 리드핑거(1)의 다운-셋된 와이어 본딩영역(9)에 있어서는, 종래와는 달리 그 하부에 위치하고 있던 어드헤시브(2)가 제거되므로, 와이어 본딩시 캐필러리(5)로부터 전달되는 진동에너지의 소산이 방지되어 본딩부의 접합 신뢰성이 향상됨은 물론이다.
한편, 상기한 각 실시예에서는 히트싱크(4) 상면에 형성되는 경도가 큰 비전도성 재질의 레이어로는 블랙 옥사이드 레이어(3)를 형성하는 것으로 설명하였으나, 상기 블랙 옥사이드 레이어(3) 대신, 에폭시(epoxy)나 페놀수지 계열의 레이어가 형성되어도 무방하다.
본 발명은 히트싱크가 부착되는 리드프레임 패키지의 구조를 개선한 것이다.
이에 따라, 본 발명은 와이어 본딩시 리드 핑거의 와이어 본딩영역에서의 에너지 소산을 줄이므로 와이어 본딩 불량을 방지할 수 있을 뿐만 아니라, 더 나아가 본딩 신뢰성을 향상시킬 수 있게 된다.

Claims (3)

  1. 히트싱크와, 상기 히트싱크 상부면 중앙에 부착되는 반도체칩과, 상기 반도체칩 주위에 배치되며 와이어 본딩영역을 구비한 리드핑거와, 상기 리드핑거가 히트싱크에 부착되도록 리드핑거와 히트싱크 사이에 개재되는 어드헤시브와, 상기 반도체칩의 본딩패드와 상기 리드핑거의 와이어 본딩영역을 전기적으로 연결하는 와이어를 포함하여서 된 반도체 패키지에 있어서; 상기 리드핑거의 와이어 본딩영역을 제외한 부분의 하부면을 하프 에칭하고, 상기 리드핑거 하부면의 하프 에칭된 영역 내측에만 어드헤시브가 부착되도록 하여 상기 리드핑거의 와이어 본딩영역과 히트싱크 사이에는 어드헤시브가 개재되지 않도록 한 것을 특징으로 하는 반도체 패키지 구조.
  2. 히트싱크와, 상기 히트싱크 상부면 중앙에 부착되는 반도체칩과, 상기 반도체칩 주위에 배치되며 와이어 본딩영역을 구비한 리드핑거와, 상기 리드핑거가 히트싱크에 부착되도록 리드핑거와 히트싱크 사이에 개재되는 어드헤시브와, 상기 반도체칩의 본딩패드와 상기 리드핑거의 와이어 본딩영역을 전기적으로 연결하는 와이어를 포함하여서 된 반도체 패키지에 있어서;
    상기 리드핑거는 스탬핑(stamping)에 의해 와이어 본딩영역이 다운-셋된 형태를 띠도록 형성되고, 상기 리드핑거의 다운-셋된 와이어 본딩영역을 제외한 부분에는 어드헤시브가 부착됨을 특징으로 하는 반도체 패키지의 구조.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 리드핑거의 와이어 본딩영역과 히트싱크 사이 및, 리드핑거 하부의 어드헤스브와 히트싱크 사이에는 경도가 높으며 비전도성인 블랙 옥사이드 레이어가 형성됨을 특징으로 하는 반도체 패키지 구조.
KR10-2000-0060752A 2000-10-16 2000-10-16 반도체 패키지의 구조 KR100539580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0060752A KR100539580B1 (ko) 2000-10-16 2000-10-16 반도체 패키지의 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0060752A KR100539580B1 (ko) 2000-10-16 2000-10-16 반도체 패키지의 구조

Publications (2)

Publication Number Publication Date
KR20020030175A true KR20020030175A (ko) 2002-04-24
KR100539580B1 KR100539580B1 (ko) 2005-12-29

Family

ID=19693694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0060752A KR100539580B1 (ko) 2000-10-16 2000-10-16 반도체 패키지의 구조

Country Status (1)

Country Link
KR (1) KR100539580B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136352A (en) * 1981-02-18 1982-08-23 Toshiba Corp Semiconductor device of resin potted type
US5286999A (en) * 1992-09-08 1994-02-15 Texas Instruments Incorporated Folded bus bar leadframe
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
US6075281A (en) * 1999-03-30 2000-06-13 Vanguard International Semiconductor Corporation Modified lead finger for wire bonding

Also Published As

Publication number Publication date
KR100539580B1 (ko) 2005-12-29

Similar Documents

Publication Publication Date Title
US8564124B2 (en) Semiconductor package
US7180161B2 (en) Lead frame for improving molding reliability and semiconductor package with the lead frame
KR100539580B1 (ko) 반도체 패키지의 구조
JP2004273946A (ja) 半導体装置
JP2000196005A (ja) 半導体装置
US20080038872A1 (en) Method of manufacturing semiconductor device
KR100546280B1 (ko) 롱 루프 와이어 본딩을 위한 히터블록
KR200169834Y1 (ko) 반도체 패키지
JP2004087673A (ja) 樹脂封止型半導体装置
JP3991649B2 (ja) 半導体装置の製造方法および半導体装置
KR920008359Y1 (ko) 리드프레임
JP2006229263A (ja) 半導体装置
JP2000036556A (ja) 半導体装置の製造方法とその半導体装置
JPH0739237Y2 (ja) 半導体装置
KR200167587Y1 (ko) 반도체 패캐이지
JPH0637221A (ja) 樹脂封止型半導体装置
JPH08162598A (ja) 半導体装置
KR200176241Y1 (ko) 반도체 패키지 구조
JP2003031750A (ja) リードフレームとそれを用いた半導体装置
JPH08227903A (ja) 半導体装置
KR20000006787U (ko) 멀티 칩 패키지
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR20020072445A (ko) 반도체 패키지용 리드프레임
JPH08227966A (ja) 半導体装置
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee