KR20020027147A - 반도체 장치 및 반도체 모듈 - Google Patents

반도체 장치 및 반도체 모듈 Download PDF

Info

Publication number
KR20020027147A
KR20020027147A KR1020010008624A KR20010008624A KR20020027147A KR 20020027147 A KR20020027147 A KR 20020027147A KR 1020010008624 A KR1020010008624 A KR 1020010008624A KR 20010008624 A KR20010008624 A KR 20010008624A KR 20020027147 A KR20020027147 A KR 20020027147A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor device
heat dissipation
metal plate
semiconductor
Prior art date
Application number
KR1020010008624A
Other languages
English (en)
Other versions
KR100433438B1 (ko
Inventor
사까모또노리아끼
고바야시요시유끼
후꾸다히로까즈
에또히로끼
Original Assignee
다카노 야스아키
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다카노 야스아키, 산요 덴키 가부시키가이샤 filed Critical 다카노 야스아키
Publication of KR20020027147A publication Critical patent/KR20020027147A/ko
Application granted granted Critical
Publication of KR100433438B1 publication Critical patent/KR100433438B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4853—Constructional details of the electrical connection between head and arm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards

Abstract

하드 디스크 중에는 기입 및 판독 증폭용 IC가 고착된 FCA가 실장되어 있다. 그러나, 기입 및 판독 증폭용 IC의 방열성이 나쁘기 때문에, 이 기입 및 판독 증폭용 IC의 온도가 상승하고, 판독 기록 스피드가 크게 저하한다. 그리고, 하드 디스크 자신의 특성에 크게 영향을 준다.
절연성 수지(13)의 이면에 방열용의 전극(15)을 노출시키고, 이 방열용의 전극(15)에 금속판(23)을 고착시킨다. 이 금속판(23)의 이면은, 플렉시블 시트의 이면과 실질면 위치가 되고, 제2 지지 부재(24)와 간단히 고착할 수 있다. 따라서 반도체 소자로부터 발생한 열은 방열용의 전극(15), 금속판(23), 제2 지지 부재(24)를 통해 양호하게 방출할 수 있다.

Description

반도체 장치 및 반도체 모듈{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MODULE}
본 발명은 반도체 장치 및 반도체 모듈에 관한 것으로, 특히 반도체 소자로부터의 열을 양호하게 방출할 수 있는 구조에 관한 것이다.
최근, 반도체 장치는 휴대 기기나 소형·고밀도 실장 기기에의 채용이 진행되어 경박단소이면서 방열성도 요구되고 있다. 더구나 반도체 장치는 여러 기판에 실장되며, 이 기판도 포함된 반도체 모듈로서 여러 기기에 실장되어 있다. 기판은세라믹 기판, 프린트 기판, 플렉시블 시트, 금속 기판 또는 유리 기판 등을 생각할 수 있는데, 여기서는 플렉시블 시트에 실장된 반도체 모듈로서 이하에 그 일례를 진술한다. 또한, 본 실시 형태에 있어서 물론 이들 기판을 채용할 수 있다.
도 17에 플렉시블 시트를 사용한 반도체 모듈이 하드 디스크(100)에 실장된 것을 도시했다. 이 하드 디스크(100)는 예를 들면, 日經 일렉트로닉스(주 : 일본신문) 1997년 6월 16일(No. 691) P92∼에 자세히 상술되어 있다.
이 하드 디스크(100)는 금속으로 이루어지는 하우징(101)에 실장되어 이루어지고, 복수매의 기록 디스크(102)가 스핀들 모터(103)에 일체로 부착되고, 각각의 기록 디스크(102)의 표면에는 자기 헤드(104)가 아주 작은 간극을 통해 배치되어 있다. 이 자기 헤드(104)는 아암(105) 끝에 고정된 서스펜션(106)의 선단에 부착되어 있다. 그리고 자기 헤드(104), 서스펜션(106), 아암(105)이 일체가 되고, 이 일체물이 액튜에이터(107)에 부착되어 있다.
기록 디스크(102)는 이 자기 헤드(104)를 통해 기입하고, 판독을 행하기 위해 기입 및 판독 증폭용 IC(108)와 전기적으로 접속될 필요가 있다. 그 때문에, 플렉시블 시트(109)에 이 기입 및 판독 증폭용 IC(108)가 실장된 반도체 모듈(110)이 이용되며, 플렉시블 시트(110) 상에 설치된 배선이 최종적으로는 자기 헤드(104)와 전기적으로 접속된다. 이 반도체 모듈(110)은 플렉시블·서킷·어셈블리라고 하며, 일반적으로 FCA라고 약칭된다.
그리고 하우징(101)의 이면에는 반도체 모듈(110)에 부착된 커넥터(111)가 노출되어 이 커넥터(암수형 : 111)와 메인 보드(112)에 부착된 커넥터(암수형)가접속된다. 또한 이 메인 보드(112)에는 배선이 설치되고, 스핀들 모터(103)의 구동용 IC, 버퍼 메모리, 기타 구동을 위한 IC, 예를 들면 ASIC 등이 실장되어 있다.
예를 들면, 기록 디스크(102)는 스핀들 모터(103)를 통해 4500rpm로 회전하고 자기 헤드(104)는 액튜에이터(107)에 의해 그 위치가 결정된다. 이 회전 기구는 하우징(101)에 설치되는 덮개로 밀폐되기 때문에 어떻게 해도 열이 갇혀있어, 기입 및 판독 증폭용 IC(108) 온도가 상승한다. 그 때문에, 기입 및 판독 증폭용 IC(108)는 액튜에이터(107), 하우징(101) 등의 열방산이 우수한 부분에 부착된다. 또한 스핀들 모터의 회전은 5400, 7200, 1000rpm으로 고속 경향에 있으며, 열 방산이 점점더 중요해진다.
상술한 FCA를 더욱 설명하기 위해 그 구조를 도 18에 도시한다. 도 18의 (A)가 그 평면도이고, 도 18의 (B)는 단면도이고, 선단에 설치된 기입 및 판독 증폭용 IC(108)의 부분을 A-A선으로 절단한 것이다. 이 FCA(110)는 절곡되어 하우징(101) 내의 일부에 부착되기 때문에, 절곡 가공하기 쉬운 평면 형상을 본뜬 제1 플렉시블 시트(109)가 채용된다.
이 FCA(110)의 좌측단에는 커넥터(111)가 부착되고 제1 접속부가 된다. 이 커넥터(111)와 전기적으로 접속된 제1 배선(121)이 제1 플렉시블 시트(109) 상에 접합되어 우측단까지 연장되어 있다. 그리고 상기 제1 배선(121)이 기입 및 판독 증폭용 IC(108)와 전기적으로 접속된다. 또한, 자기 헤드(104)와 접속되는 증폭용 IC(108)의 리드(122)는 제2 배선(123)과 접속되고, 이 제2 배선(123)은 아암(105), 서스펜션(106) 상부에 설치된 제2 플렉시블 시트(124) 상의 제3 배선(126)과 전기적으로 접속된다. 즉 제1 플렉시블 시트(109)의 우측단은 제2 접속부(127)로 이루어져 여기서 제2 플렉시블 시트(124)와 접속된다. 또한, 제1 플렉시블 시트(109)와 제2 플렉시블 시트(124)는 일체로 설치되어도 좋다. 이 경우, 제2 배선(123)과 제3 배선(126)은 일체로 설치된다.
또한 기입 및 판독 증폭용 IC(108)가 설치되는 제1 플렉시블 시트(109)의 이면에는 지지 부재(128)가 설치된다. 이 지지 부재(128)는 세라믹 기판, Al 기판이 이용된다. 이 지지 부재(128)를 통해 하우징(101) 내부에 노출되는 금속과 열적으로 결합되어, 기입 및 판독 증폭용 IC(108)의 열이 외부로 방출된다.
계속해서 도 18의 (B)를 참조하여 기입 및 판독 증폭용 IC(108)와 제1 플렉시블 시트(109)의 접속 구조를 설명한다.
이 플렉시블 시트(109)는 하층으로부터 제1 폴리이미드 시트(130)(이하 제1 PI 시트라고 함), 제1 접착층(131), 도전 패턴(132), 제2 접착층(133) 및 제2 폴리이미드 시트(134)(이하 제2 PI 시트라고 함)가 적층되고, 제1, 제2 PI 시트(130, 134)에 도전 패턴(132)이 샌드위치되어 있다.
또한 기입 및 판독 증폭용 IC(108)가 접속되기 때문에 원하는 곳의 제2 PI 시트(134)와 제2 접착층(133)이 제거되고 개구부(135)가 형성되어 거기에는 도전 패턴(132)이 노출된다. 그리고 도면에 도시된 바와 같이 리드(1227)를 통해 기입 및 판독 증폭용 IC(108)가 전기적으로 접속된다.
도 18의 (B)에 있어서 절연성 수지(136)로 패키지된 반도체 장치는 화살표로 나타낸 방열 경로에서 외부로 방출되는데, 특히 절연성 수지(136)가 열저항이 되어전체적으로 보면 기입 및 판독 증폭용 IC(108)로부터 발생하는 열을 효율적으로 외부로 방출할 수 없다는 문제가 있었다.
또한 하드 디스크로 설명한다. 이 하드 디스크의 기입 및 판독 전송율은 500㎒∼1㎓, 또한 그 이상의 주파수가 요구되며, 기입 및 판독 증폭용 IC(108)의 기입 및 판독 스피드를 고속으로 해야한다. 그것을 위해선, 기입 및 판독 증폭용 IC(108)와 접속되는 플렉시블 시트 상의 배선의 경로를 짧게 하고, 기입 및 판독 증폭용 IC(108)의 온도 상승을 방지해야만 한다.
특히 기록 디스크(102)가 고속으로 회전하고, 또한 하우징(101)과 덮개로 밀폐된 공간이 되기 때문에 내부에는 70도∼80도 정도로 온도가 상승한다. 한편, 일반적인 IC의 동작 허용 온도는 약 125도이고, 기입 및 판독 증폭용 IC(125)는 내부 온도 80도로부터 약 45도의 온도 상승이 허용된다. 그러나 도면에 도시된 바와 같이 반도체 장치 자신의 열저항, FCA의 열저항이 크면, 기입 및 판독 증폭용 IC(108)는 곧 동작 허용 온도를 넘어, 본래의 능력을 전부 발휘할 수 없다. 그 때문에, 방열성이 우수한 반도체 장치, FCA가 요구되고 있다.
또한 동작 주파수가 금후 더욱 높아지기 때문에, 기입 및 판독 증폭용 IC(108) 자신도 연산 처리에 따라 발생하는 열로 온도 상승하는 문제가 있었다. 상온에서는 목적의 동작 주파수를 실현할 수 있음에도 불구하고 하드 디스크의 내부에서는 그 온도 상승 때문에 동작 주파수를 저하시켜야했다.
이상, 금후의 동작 주파수의 증가에 따라 반도체 장치, 반도체 모듈(FCA)은 보다 방열성이 요구되었다.
한편, 액튜에이터(107), 또한 이것에 부착되는 아암(105), 서스펜션(106) 및 자기 헤드(104)는 관성 모멘트를 적게 하기 위해 가능한 한 가볍게 해야한다. 특히, 도 17에 도시된 바와 같이 기입 및 판독 증폭용 IC(108)를 액튜에이터(107)의 표면에 실장되는 경우, 이 IC(108)의 경량화, FCA(110)의 경량화도 요구되었다.
본 발명은 상술한 과제를 감안하여 이루어진 것으로, 제1 국면은 반도체 소자가 절연성 수지로 일체로 밀봉되고, 그 이면에 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 패드와 상기 반도체 소자의 이면과 열적으로 결합된 방열용의 전극이 노출된 반도체 장치에 있어서,
상기 방열용의 전극의 노출부에 상기 패드의 이면보다도 돌출되도록 금속판을 설치함으로써 해결하는 것이다.
이 돌출된 금속판이 제1 지지 부재인 플렉시블 시트 이면과 면 위치에 이루어지기 때문에, 케이싱의 내부, 특히 평면을 갖는 부분, 방열판 등에 금속판이 접착 또는 접촉할 수 있는 구조가 된다. 따라서, 반도체 소자의 열을 방열판에 전할 수 있다.
제2 국면은, 상기 패드의 이면과 상기 방열용의 전극의 이면은 실질적으로 동일 평면에 배치시킴으로써 해결하는 것이다.
제3 국면은, 상기 반도체 소자와 상기 방열용의 전극은 절연 재료 또는 도전 재료로 고착시킴으로써 해결하는 것이다.
제4 국면은, 상기 방열용의 전극과 상기 금속판은 절연 재료 또는 도전 재료로 고착시킴으로써 해결하는 것이다.
제5 국면은, 상기 방열용의 전극과 상기 금속판은 동일 재료로 일체로 형성시킴으로써 해결하는 것이다.
제6 국면은, 상기 패드의 이면보다도 상기 절연성 수지의 이면이 돌출됨으로써 해결하는 것이다.
제7 국면은, 상기 패드의 측면과 상기 패드의 측면으로부터 연장되는 상기 절연성 수지의 이면은 동일 곡면을 그림으로써 해결하는 것이다.
제8 국면은, 도전 패턴이 설치된 제1 지지 부재와,
상기 도전 패턴과 전기적으로 접속되는 반도체 소자가 페이스 다운 방식으로 절연성 수지와 일체로 밀봉되고, 그 이면에 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 패드와 상기 반도체 소자의 표면에 위치하는 방열용의 전극이 노출된 반도체 장치를 갖는 반도체 모듈에 있어서,
상기 제1 지지 부재 상에 설치된 도전 패턴과 상기 패드가 전기적으로 접속되고, 상기 방열용의 전극에 대응하는 상기 제1 지지 부재에는 개구부가 설치되고, 상기 개구부에는 상기 방열용의 전극과 고착된 금속판이 설치됨으로써 해결하는 것이다.
제9 국면은, 상기 제1 지지 부재의 이면에는 상기 금속판이 고착된 제2 지지 부재가 점착됨으로써 해결하는 것이다.
제10 국면은, 상기 방열용의 전극과 상기 금속판은 동일 재료로 일체로 형성됨으로써 해결하는 것이다.
제11 국면은, 상기 금속판에 대응하는 상기 제2 지지 부재에는 도전 재료로 이루어지는 고착판이 설치되고, 상기 고착판과 상기 금속판이 열적으로 결합됨으로써 해결하는 것이다.
제12 국면은, 상기 금속판은 Cu를 주재료로 하고, 상기 제2 지지 부재는 Al을 주재료로 하고, 상기 고착판은 상기 제2 지지 부재에 형성된 Cu를 주재료로 하는 도금막으로 이루어짐으로써 해결하는 것이다.
제13 국면은, 상기 패드의 이면보다도 상기 절연성 수지의 이면이 돌출됨으로써 해결하는 것이다.
제14 국면은, 상기 패드의 측면과 상기 패드의 측면으로부터 연장되는 상기 절연성 수지의 이면은 동일 곡면을 그림으로써 해결하는 것이다.
제15 국면은, 상기 반도체 소자는 하드 디스크의 기입 및 판독 증폭용 IC인 것으로 해결하는 것이다.
제16 국면은, 반도체 소자가 페이스 다운 방식으로 절연성 수지와 일체로 밀봉되고, 그 이면에 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 패드와, 상기 패드와 일체의 배선을 통해 연장된 외부 접속 전극과, 상기 반도체 소자의 표면에 배치된 방열용의 전극이 노출된 반도체 장치에 있어서,
상기 방열용의 전극의 노출부에, 상기 외부 접속 전극의 이면보다도 돌출되도록 금속판이 설치됨으로써 해결하는 것이다.
제17 국면은, 상기 외부 접속 전극의 이면과 상기 방열용의 전극의 이면은 실질적으로 동일 평면에 배치됨으로써 해결하는 것이다.
제18 국면은, 상기 반도체 소자와 상기 방열용의 전극은 절연 재료로 고착됨으로써 해결하는 것이다.
제19 국면은, 상기 방열용의 전극과 상기 금속판은 절연 재료 또는 도전 재료로 고착됨으로써 해결하는 것이다.
제20 국면은, 상기 방열용의 전극과 상기 금속판은 동일 재료로 일체로 형성됨으로써 해결하는 것이다.
제21 국면은, 상기 외부 접속 전극의 이면보다도 상기 절연성 수지의 이면이 돌출됨으로써 해결하는 것이다.
제22 국면은, 상기 외부 접속 전극의 측면과 상기 외부 접속 전극의 측면에서 연장되는 상기 절연 재료의 이면은 동일 곡면을 그림으로써 해결하는 것이다.
제23 국면은, 도전 패턴이 설치된 제1 지지 부재와,
상기 도전 패턴과 전기적으로 접속되는 반도체 소자가 페이스 다운 방식으로 절연성 수지와 일체로 밀봉되고, 그 이면에 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 패드와, 상기 패드와 일체의 배선을 통해 설치된 외부 접속 전극과, 상기 반도체 소자의 표면에 위치하는 방열용의 전극이 노출된 반도체 장치를 갖는 반도체 모듈에 있어서,
상기 제1 지지 부재 상에 설치된 도전 패턴과 상기 외부 접속 전극이 전기적으로 접속되고, 상기 방열용의 전극에 대응하는 상기 제1 지지 부재에는 개구부가 설치되고, 상기 개구부에는 상기 방열용의 전극과 고착된 금속판이 설치됨으로써 해결하는 것이다.
제24 국면은, 상기 제1 지지 부재의 이면에는 상기 금속판이 고착된 제2 지지 부재가 점착됨으로써 해결하는 것이다.
제25 국면은, 상기 방열용의 전극과 상기 금속판은 동일 재료로 일체로 형성됨으로써 해결하는 것이다.
제26 국면은, 상기 금속판에 대응하는 상기 제2 지지 부재에는 도전 재료로 이루어지는 고착판이 설치되고, 상기 고착판과 상기 금속판이 열적으로 결합됨으로써 해결하는 것이다.
제27 국면은, 상기 금속판은 Cu를 주재료로 하고, 상기 제2 지지 부재는 Al을 주재료로 하고, 상기 고착판은 상기 제2 지지 부재에 형성된 Cu를 주재료로 하는 도금막으로 이루어짐으로써 해결하는 것이다.
제28 국면은, 상기 외부 접속 전극의 이면보다도 상기 절연성 접착 수단의 이면이 돌출됨으로써 해결하는 것이다.
제29 국면은, 상기 외부 접속 전극의 측면과 상기 외부 접속 전극과 접착된 절연성 접착 수단의 이면은 동일 곡면을 그림으로써 해결하는 것이다.
제30 국면은, 상기 반도체 소자는 하드 디스크의 기입 및 판독 증폭용 IC인 것으로 해결하는 것이다.
도 1은 본 발명의 반도체 모듈을 설명하는 도면.
도 2는 본 발명의 반도체 장치를 설명하는 도면.
도 3은 본 발명의 반도체 장치를 설명하는 도면.
도 4는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 5는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 6은 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 7은 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 8은 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 9는 본 발명의 반도체 장치를 설명하는 도면.
도 10은 도전 패턴에 형성되는 유동 방지막을 설명하는 도면.
도 11은 본 발명의 반도체 모듈을 설명하는 도면.
도 12는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 13은 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 14는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 15는 본 발명의 반도체 장치를 설명하는 도면.
도 16은 반도체 소자와 패드의 접속 구조를 설명하는 도면.
도 17은 하드 디스크를 설명하는 도면.
도 18은 도 17에 채용되는 종래의 반도체 모듈을 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 장치
11 : 제1 지지 부재
12 : 제1 개구부
14 : 패드
16 : 반도체 소자
23 : 금속판
24 : 제2 지지 부재
56 : 제2 개구부
본 발명은 고방열성이면서 경박단소인 반도체 장치를 제공함과 동시에 이 반도체 장치를 실장한 반도체 모듈, 예를 들면 플렉시블 시트에 실장된 반도체 모듈(이하 FCA라고 함)을 제공하고, 이 FCA가 실장된 기기, 예를 들면 하드 디스크의 특성 개선을 실현하는 것이다.
우선 FCA가 실장되는 기기의 일례로서 하드 디스크(100)를 도 14에서 참조하여 FCA를 도 1에 도시한다. 또한 이 FCA에 실장되는 반도체 장치 또는 그 제조 방법을 도 2∼도 16에 도시한다.
FCA가 실장되는 기기를 설명하는 제1 실시 형태
이 기기로서, 종래의 기술란에서 설명한 도 17의 하드 디스크(100)를 재차 설명한다.
하드 디스크(100)는 컴퓨터 등에 실장되기 때문에 필요에 따라 메인 보드(112)에 실장된다. 이 메인 보드(112)는 암컷형(또는 수컷형)의 커넥터가 실장된다. 그리고 FCA에 실장되어 하우징(101)의 이면으로부터 노출된 수컷형(또는 암컷형)의 커넥터(111)와 상기 메인 보드(112) 상의 커넥터가 접속된다. 또한 하우징(101) 중에는 기록 매체인 기록 디스크(102)가 그 용량에 따라 복수매 적층되어 있다. 자기 헤드(104)는 20∼30㎚ 전후로 기록 디스크(102)의 상부를 부상하며 주사되기 때문에 기록 디스크(102) 사이의 간격은 이 주사에 문제가 발생하지 않는 간격으로 설정된다. 그리고 이 간격을 유지하면서 스핀들 모터(103)에 부착된다. 또한, 이 스핀들 모터(103)는 실장용 기판에 실장되고, 실장 기판의 이면에 배치된 커넥터가 하우징(101)의 이면으로부터 노출되어 있다. 그리고 이 커넥터도 메인 보드(112)의 커넥터와 접속된다. 따라서 메인 보드(112)에는 자기 헤드(104)의 기입 및 판독 증폭용 IC(108)를 구동시키는 IC, 스핀들 모터(103)를 구동하는 IC, 액튜에이터를 구동하는 IC, 데이터를 일시 보관하는 버퍼 메모리, 메이커 독자의 구동을 실현하는 ASIC 등이 실장된다. 당연히, 그 밖의 수동 소자, 능동 소자가 실장되어도 좋다.
그리고 자기 헤드(104)와 기입 및 판독 증폭용 IC(108)를 연결하는 배선을 가능한 한 짧아지도록 고려하여, 기입 및 판독 증폭용 IC(108)는 액튜에이터(107)에 배치한다. 그러나 이들로부터 설명하는 본 발명의 반도체 장치는 매우 박형이면서 경량이므로 액튜에이터 이상에도 아암(105)이나 서스펜션의 상부에 실장되어도 좋다. 이 경우, 도 1의 (B)에 도시된 바와 같이 반도체 장치(10)의 이면이 제1 지지 부재(11)의 개구부(12)로부터 노출되며, 반도체 장치(10)의 이면이 아암(105) 또는 서스펜션(106)과 열적으로 결합되어 반도체 장치(10)의 열이 아암(105), 하우징(101)을 통해 외부로 방출된다.
도 17과 같이 액튜에이터(107)에 실장되는 경우 기입 및 판독 증폭용 IC(108)은 복수의 자기 센서가 기입 및 판독할 수 있도록 각 채널마다의 기입 및 판독용의 회로가 1칩으로 형성되어 있다. 그러나, 이 서스펜션(106)마다 부착된 자기 헤드(104) 전용의 기입 및 판독용 회로가 각각의 서스펜션에 실장되면 좋다. 이렇게 하면, 자기 헤드(104)와 기입 및 판독 증폭용 IC(108)의 배선 거리를 도 18의 구조보다도 훨씬 짧게 할 수 있어 그 만큼 임피던스의 저하를 실현할 수 있으며, 기입 및 판독 속도의 향상이 가능해진다.
반도체 장치를 설명하는 제2 실시 형태
우선, 본 발명의 반도체 장치에 관해서 도 2를 참조하면서 설명한다. 또한, 도 2의 (A)는 반도체 장치의 평면도이고, 도 2의 (B)는 A-A선의 단면도이다.
도 2에는, 절연성 수지(13)에 이하의 구성 요소가 매립되어 있다. 즉 패드(14…)와, 이 패드(14)에 둘러싸인 영역에 설치된 방열용의 전극(15)과, 이 방열용의 전극(15) 상에 설치된 반도체 소자(16)가 매립되어 있다. 또한, 반도체 소자(16)는, 페이스 다운 방식으로 실장되고, 절연성 접착 수단(17)을 통해 상기 방열용의 전극(15)과 고착되고, 여기서는 접착성이 고려되어 4분할되어 있다. 이 4분할에 의해 형성되는 분리홈이 부호(18A)로 나타내어져 있다. 또한 반도체 소자(16)와 방열용의 전극(15)의 간극이 좁고, 절연성 접착 수단(17)이 침입하기 어려운 경우에는 참조 부호 18B와 같이 그 표면에 상기 분리홈(18A)보다도 얕은 홈(18B)을 방열용의 전극(15)의 표면에 형성해도 좋다.
또한 반도체 소자(16)의 본딩 전극(19)과 패드(14)는 땜납 등의 납재(20)를 통해 전기적으로 접속되어 있다. 또한, 땜납을 대신하여 Au의 스태드 범프를 사용해도 좋다.
또한, 이 접속 방법은 그 외에도 있다. 예를 들면, 반도체 소자의 본딩 전극(19)에 범프를 붙이고, 이 범프를 초음파나 압접에 의해 접속해도 좋다. 또한, 압접된 범프 주위에 땜납, 도전 페이스트, 이방성 도전성 입자를 설치해도 좋다. 이들 구조는 발명의 실시 형태의 란 마지막에 도 16을 사용하여 상술한다.
또한 패드(14)의 이면은 절연성 수지(13)로부터 노출되고, 그대로 외부 접속 전극(21)이 되고, 패드(14…)의 측면은 비이방성으로 에칭되고, 여기서는 웨트 에칭으로 형성되기 때문에 만곡 구조를 포함하며, 이 만곡 구조에 의해 앵커 효과를 발생시키고 있다.
본 구조는 반도체 소자(16)와 복수의 도전 패턴(14), 방열용의 전극(15)과 절연성 접착 수단(17), 이들을 매립하는 절연성 수지(13)의 5개의 재료로 구성된다. 또한 반도체 소자(16)의 배치 영역에 있어서 방열용의 전극(15) 상, 패드(14) 상 및 그 사이에는 상기 절연성 접착 수단(17)이 형성되고, 특히 에칭에 의해 형성된 분리홈(18)에 상기 절연성 접착 수단(17)이 설치되고, 절연성 접착 수단의 이면이 반도체 장치(10A)의 이면으로부터 노출되어 있다. 또한 이들을 포함하는 모두가 절연성 수지(13)로 밀봉되어 있다. 그리고 절연성 수지(13), 절연성 접착 수단(17)에 의해 상기 패드(14…), 방열용의 전극(15), 반도체 소자(16)가 지지되어 있다.
절연성 접착 수단(17)으로는 절연 재료로 이루어지는 접착제, 또는 언더필재가 바람직하다. 접착제인 경우에는 미리 반도체 소자(16)의 표면에 도포하고, 땜납(20)을 대신하여 Au 범프를 이용하여 패드(14)를 접속할 때에 고착하면 된다. 또한 언더필부(17)는 땜납(20)(또는 범프)과 패드(14)를 접속한 후 그 간극에 침투시키면 된다.
절연성 수지로는 에폭시 수지 등의 열경화성 수지, 폴리이미드 수지, 폴리페닐렌설파이드 등의 열가소성 수지를 이용할 수 있다.
또한 절연성 수지(13)는 금형을 이용하여 경화시키는 수지, 디프, 도포를 하여 피복할 수 있는 수지이면, 모든 수지를 채용할 수 있다. 또한 도전 패턴(14)으로는 Cu를 주재료로 한 도전박, Al을 주재료로 한 도전박, 또는 Fe-Ni 합금, Al-Cu의 적층체, Al-Cu-Al의 적층체 등을 이용할 수 있다. 물론, 다른 도전 재료라도가능하고, 특히 에칭할 수 있는 도전재, 레이저로 증발하는 도전재가 바람직하다. 또한 하프 에칭성, 도금의 형성성, 열 응력을 고려하면 압연으로 형성된 Cu를 주재료로 하는 도전 재료가 바람직하다.
본 발명에서는 절연성 수지(13) 및 절연성 접착 수단(17)이 분리홈(18)에도 충전되어 있기 때문에 도전 패턴의 돌출을 방지할 수 있는 특징을 갖는다. 또한 에칭으로서 드라이 에칭, 혹은 웨트 에칭을 채용하여 비이방성적인 에칭을 실시함으로써 본딩 패드(14…)의 측면을 만곡 구조로 하고 앵커 효과를 발생시킬 수도 있다. 그 결과, 도전 패턴(14), 방열용의 전극(15)이 절연성 수지(13)로부터 떨어지지 않는 구조를 실현할 수 있다.
또한 방열용의 전극(15)의 이면은 패키지의 이면에 노출되어 있다. 따라서, 방열용의 전극(15)의 이면은 나중에 설명하는 금속판(23), 제2 지지 부재(24) 또는 제2 지지 부재(24)에 피복된 고착판(25)과 접촉 또는 고착할 수 있는 구조가 된다. 따라서 이 구조에 의해 반도체 소자(16)로부터 발생하는 열을 방열할 수 있고, 반도체 소자(16)의 온도 상승을 방지할 수 있어 그 만큼 반도체 소자(16)의 구동 전류나 구동 주파수를 증대시킬 수 있다.
본 반도체 장치(10A)는 패드(14), 방열용의 전극(15)을 밀봉 수지인 절연성 수지(13)로 지지하기 때문에 지지 기판이 불필요해진다. 이 구성은 본 발명의 특징이다. 종래의 반도체 장치의 도전로는 지지 기판(플렉시블 시트, 프린트 기판 또는 세라믹 기판)으로 지지되거나 리드 프레임으로 지지되어 있기 때문에 본래 불필요한 구성이 부가되어 있다. 그러나, 본 회로 장치는 필요 최소한의 구성 요소로 구성되고 지지 기판을 불필요하기 때문에 박형·경량이 되고, 더구나 재료비를 줄일 수 있기 때문에 염가가 되는 특징을 갖는다. 따라서, 제1 실시 형태에서도 설명한 바와 같이 하드 디스크의 아암이나 서스펜션에도 실장 가능해진다.
또한, 패키지의 이면은 패드(14), 방열용의 전극(15)이 노출되어 있다. 이 영역에 예를 들면 땜납 등의 납재를 피복하면 방열용의 전극(15)이 면적이 넓기 때문에, 납재의 막 두께가 다르게 전착(wet)된다. 그 때문에, 반도체 장치(10A)의 이면에 절연 피막(26)을 형성하고, 납재의 막 두께를 균일하게 하고 있다. 도 2의 (A)에서 도시된 점선(27)은 절연 피막(26)으로부터 노출된 노출부를 나타내고, 여기서는 패드(14)의 이면이 구형으로 노출되기 때문에, 이것과 동일한 사이즈가 절연 피막(26)으로부터 노출되어 있다.
따라서 납재의 전착 부분이 실질적으로 동일한 사이즈이기 때문에, 여기에 형성된 납재의 두께는 실질적으로 동일해진다. 이것은, 땜납 인쇄 후 리플로우 후라도 마찬가지다. 또한 Ag, Au, Ag-Pd 등의 도전 페이스트라도 동일하다고 할 수 있다. 이 구조에 의해 금속판(23)의 이면이 패드(14)의 이면보다도 어느 만큼 돌출할지 정밀도 좋게 계산할 수 있다.
또한 금속판(23)과 도전 패턴(32)을 동일면에 설정해 두면, 패드(14)와 방열용의 전극(15)의 양방을 한번에 납땜할 수 있다. 또한 방열용의 전극(15)의 노출부(27)는 반도체 소자의 방열성이 고려되어 패드(14)의 노출 사이즈보다도 크게 형성되어도 좋다.
또한 절연 피막(26)을 설치함에 따라 제1 지지 부재(11)에 설치되는 도전 패턴을 본 반도체 장치(10A) 이면에 연장시킬 수 있다. 일반적으로, 제1 지지 부재(11)측에 설치된 배선은 단락을 방지하기 위해 상기 반도체 장치(10A)의 고착 영역을 우회하여 배치하지만, 상기 절연 피막(26) 형성에 의해 도전 패턴을 우회하지 않고 배치할 수 있다. 또한 절연성 수지(13), 절연성 접착 수단(17)이 도전 패턴보다도 돌출되기 때문에 반도체 장치(10A) 이면에 설치된 땜납 SD는 각각 단락하지 않는다.
반도체 장치(10B)를 설명하는 제3 실시 형태
도 3에 본 반도체 장치(10B)를 도시한다. 도 3의 (A)는 그 평면도이고, 도 3의 (B)는 A-A선에 있어서의 단면도이다. 또한, 도 2의 구조와 유사하기 때문에 여기서는 다른 부분만을 설명한다.
도 2에서는 패드(14)의 이면이 그대로 외부 접속 전극(21)으로서 기능했지만, 본 실시 형태에서는 패드(14)에는 일체로 형성된 배선(30), 배선(30)과 일체로 형성된 외부 접속 전극(31)이 형성되어 있다.
또한, 점선으로 나타내는 구형이 반도체 소자(16)이고, 반도체 소자(16)의 이면에 상기 외부 접속 전극(31)이 배치되고, 외부 접속 전극(31)은 도 2와 같이 링형으로 배치된다. 이 배치는 공지된 BGA와 동일하거나 유사한 구조가 된다.
또한 반도체 소자(16)를 그대로 도전 패턴(14, 30, 31) 및 방열용의 전극(15) 상에 배치하면, 양자는 반도체 소자(16)의 이면을 통해 단락할 가능성이 있다. 따라서 절연성 접착 수단(17)은 절연 재료만을 채용해야하고, 도전 재료는 사용할 수 없다.
또한 제1 지지 부재(11)의 도전 패턴(32)은 외부 접속 전극(31)과 접속되고 패드(14)의 이면, 배선(30)의 이면은 절연 피막(26)으로 피복된다. 외부 접속 전극(31)에 점선으로 나타낸 ○, 방열용의 전극(15)에 나타낸 점선의 ○는 절연 피막(26)으로부터 노출되는 부분이다.
또한 방열용의 전극(15)은 외부 접속 전극(31)이 반도체 소자(16)의 이면으로 연장되기 때문에 그 만큼 도 2의 방열용의 전극(15)보다도 작게 형성된다. 또한 절연성 접착 수단(17)은 방열용의 전극(15), 외부 접속 전극(31) 및 배선(30)을 피복한다. 그리고 절연성 수지(13)는 패드(14), 배선(30), 반도체 소자(16), 금속 세선(20)을 피복한다.
본 실시 형태는 패드(14)의 수가 매우 많고 그 사이즈가 작아지는 경우, 배선을 통해 외부 접속 전극으로서 재배치할 수 있고, 외부 접속 전극(31)의 사이즈를 크게 할 수 있다는 장점을 갖는다. 또한 배선을 설치함으로써 본딩부에 가해지는 왜곡을 완화시킬 수 있다. 특히 파상으로 형성하면 좋다. 또한 반도체 소자(16)와 방열용의 전극(15)은 절연성 접착 수단(17)으로 고착되고, 절연재이기 때문에 그 열저항이 문제가 된다. 그러나 Si 산화물이나 산화 알루미늄 등의 열전도에 기여하는 필러를 혼입한 실리콘 수지로 절연성 접착 수단을 구성하면 반도체 소자(16)의 열을 방열용의 전극(15)에 양호하게 전할 수 있다.
또한 방열용의 전극(15)과 반도체 소자(16)의 이면의 간격은, 상기 필러의 직경을 통일시킴으로써 균일하게 형성할 수 있다. 따라서 열전도를 고려한 미소한 간극을 형성하는 경우, 절연성 접착 수단이 연화 상태일 때에 반도체 소자(16)를가볍게 눌러 그대로 경화시킴으로써 그 간극을 형성할 수 있다.
반도체 장치(10A, 10B)의 제조 방법을 설명하는 제4 실시 형태
본 제조 방법은 패드(14), 방열용의 전극(15)으로 구성되는 패턴인지, 또한 이것에 배선(30), 외부 접속 전극(31)이 추가된 패턴인지가 다를 뿐이다. 어떻든 간에 하프 에칭에 의해 볼록형으로 형성되기 때문에, 이 패턴 형상 이외에는 실질적으로 동일하다.
여기서는, 도 3의 반도체 장치(10B)를 사용하여 그 제조 방법을 설명한다. 또한, 도 4 내지 도 9는 도 3의 (A)의 A-A선에 대응하는 단면도이다.
우선 도 4와 같이 도전박(40)을 준비한다. 두께는 10㎛∼300㎛ 정도가 바람직하고, 여기서는 70㎛의 압연 동박을 채용하였다. 계속해서 이 도전박(40)의 표면에, 내에칭 마스크로서 도전 피막(41) 또는 포토레지스트를 형성한다. 또한, 이 패턴은 도 3의 (A)의 패드(14…), 배선(30…), 외부 접속 전극(31…), 방열용의 전극(15)과 동일 패턴이다. 또한 도전 피막(41) 대신에 포토레지스트를 채용하는 경우, 포토레지스트의 하층에는 적어도 패드에 대응하는 부분에 Au, Ag, Pd 또는 Ni 등의 도전 피막이 형성된다. 이것은 본딩을 가능하게 하기 위해 설치되는 것이다(이상 도 4를 참조).
계속해서, 상기 도전 피막(41) 또는 포토레지스트를 통해 도전박(40)을 하프 에칭한다. 에칭 깊이는 도전박(40)의 두께보다도 얕으면 좋다. 또한, 에칭의 깊이가 얕으면 얕을 수록, 미세 패턴의 형성이 가능하다.
그리고 하프 에칭함으로써, 도전 패턴(14, 30, 31), 방열용의 전극(15)이 도전박(40)의 표면에 볼록형으로 나타난다. 또한, 도전박(40)은 상술한 바와 같이, 여기서는 압연으로 형성된 Cu를 주재료로 하는 Cu박을 채용하였다. 그러나 Al로 이루어지는 도전박, Fe-Ni 합금으로 이루어지는 도전박, Cu-Al의 적층체, Al1-Cu-Al의 적층체라도 좋다. 특히, Al-Cu-Al 또는 Cu-Al-Cu의 적층체는 열팽창 계수의 차에 의해 발생하는 휘어짐을 방지할 수 있다.
그리고 도 3의 구형의 점선으로 된 부분에 절연성 접착 수단(17)을 설치한다. 이 절연성 접착 수단(17)은 방열용의 전극(15)과 외부 접속 전극(31)의 분리홈(22), 방열용의 전극(15)과 배선(30) 사이의 분리홈, 배선(30) 사이의 분리홈 및 이들 상에 설치된다. 또한 참조 부호 DM은 여기에 고착되는 땜납 SD1의 유동 방지막이다. 이 유동 방지막 DM을 설치하지 않으면, 반도체 소자(16)가 기울어져 반도체 소자와 도전박 사이에 절연성 접착 수단(17)을 주입할 수 없거나, 세정을 할 수 없다(이상 도 5를 참조).
계속해서 절연성 접착 수단(17)이 설치된 영역에 반도체 소자(16)를 고착하고, 반도체 소자(16)의 본딩 전극(19)과 패드(14)를 전기적으로 접속한다. 도 3에서는 반도체 소자(16)가 페이스 다운 방식으로 실장되기 때문에, 접속 수단으로서 땜납 SD1이 채용된다.
이 본딩에 있어서 패드(14…)는 도전박(40)과 일체가 되고, 또한 도전박(40)의 이면은 평평하기 때문에 본딩 머신의 테이블에 접촉된다. 따라서 도전박(40)이 본딩 테이블에 완전히 고정되면, 모든 패드(14…)와 반도체 소자(16)에 형성된 땜납볼이 전부 접촉되고 땜납 불량도 없이 고착할 수 있다. 또한 본딩 테이블의 고정은 예를 들면 테이블 전면에 복수의 진공 흡인 홀을 설치함으로써 가능해진다. 또한, 접속 방법은 그 외에도 있으며 이 구조에 대해서는 마지막으로 도 16을 참조하면서 설명한다.
또한, 지지 기판을 채용하지 않은 점, 금속 세선을 대신하여 땜납볼을 사용하는 점에 의해 반도체 소자(16)의 높이는 그 만큼 낮게 배치된다. 따라서 후술되는 패키지 외형의 두께를 얇게 할 수 있다.
또한 절연성 접착 수단(17)으로서 언더필을 사용하는 경우에는 반도체 소자(16)와 패드(14)를 고착하고, 이 후에 언더필을 침투시킨다(이상 도 6을 참조).
그리고 반도체 소자(16)를 포함하는 모든 영역에 절연성 수지(13)가 형성된다. 절연성 수지로서는 열가소성, 열경화성 모두 좋다.
또한, 트랜스퍼 몰드, 주입물 몰드, 디핑 또는 도포에 의해 실현할 수 있다. 수지 재료로서는 에폭시 수지 등의 열경화성 수지가 트랜스퍼 몰드로 실현할 수 있고, 액정 폴리머, 폴리페닐렌설파이드 등의 열가소성 수지는 주입물 몰드로 실현할 수 있다.
본 실시 형태에서는 절연성 수지의 두께는 반도체 소자의 이면으로부터 상부에 약 100㎛가 피복되도록 조정되어 있다. 이 두께는 반도체 장치의 강도를 고려하여 두껍게도, 얇게도 하는 것이 가능하다. 또한 도 14의 (B)와 같이 반도체 소자(16)의 이면을 노출시켜도 좋다. 이 경우, 방열핀을 부착하거나 직접 반도체 소자의 열을 외부로 방출할 수 있다.
또한, 수지 주입에 있어서 패드(14), 배선(30), 외부 접속 전극(31) 및 방열용의 전극(15)은 시트형의 도전박(40)과 일체로 이루어지기 때문에 도전박(40)의 어긋남이 없는 한 이들 동박 패턴의 위치 어긋남은 전혀 없다. 또한 리드 프레임과 달리 이들 도전 패턴 사이에서는 완전히 불필요한 수지 돌기를 발생시키지 않는다.
이상, 절연성 수지(13)에는 볼록부로서 형성된 패드(14), 배선(30), 외부 접속 전극(31), 방열용의 전극(15), 반도체 소자(16)가 매립되고, 볼록부보다도 하측의 도전박(40)이 이면으로부터 노출되어 있다(이상 도 7을 참조).
계속해서 상기 절연성 수지(13)의 이면에 노출되어 있는 도전박(40)을 제거하고, 패드(14), 배선(30), 외부 접속 전극(31), 방열용의 전극(15)을 개개로 분리한다.
여기의 분리 공정은 여러 방법을 생각할 수 있고, 이면을 에칭에 의해 제거하여 분리해도 좋고, 연마나 연삭으로 깎든 분리하든 상관없다. 또한, 양방을 채용해도 좋다. 예를 들면, 절연성 수지(13)가 노출될 때까지 깎으면 도전박(40)의 부수러기나 외측으로 얇게 돌출된 불필요한 돌기형의 금속이 절연성 수지(13)나 절연성 접착 수단(17)에 침입된다는 문제가 있다. 그 때문에, 에칭에 의해 분리하면 Cu의 패턴사이에 위치하는 절연성 수지(13)나 절연성 접착 수단(17)의 표면에 도전박(40)의 금속이 침입되지 않고 형성할 수 있다. 이에 따라, 미세 간격의 패턴끼리의 단락을 방지할 수 있다.
또한 반도체 장치(10B)로 이루어지는 1유닛의 복수개가 일체로 형성되는 경우에는 이 분리의 공정 후에 다이싱 공정이 추가된다.
여기서는 다이싱 장치를 채용하여 개개로 분리하지만, 초콜릿 브레이크나 프레스나 컷트 모두 가능하다.
여기서는, Cu의 패턴을 분리한 후, 분리되어 이면에 노출된 패턴(14, 30, 31, 15)에 절연 피막(26)을 형성하고, 도 3의 (A)의 점선의 ○로 나타낸 부분이 노출되도록 절연 피막(26)이 패터닝된다. 그리고 이 후, 화살표로 나타내는 부분에서 다이싱되어 반도체 장치(10B)로서 추출된다.
또한, 땜납(42)은 다이싱되기 전 또는 다이싱된 후에 형성되어도 좋다.
이상의 제조 방법에 따라 패드, 배선, 외부 접속 전극, 방열용의 전극, 반도체 소자가 절연성 수지에 매립되어, 경박단소이면서 방열성이 우수한 패키지를 실현할 수 있다.
또한, 도 9에 도시된 바와 같이 절연성 수지(13)를 이용하지 않고, 절연성 접착 수단(17)을 사용하여 밀봉해도 좋다. 또한 도 10에 도시된 패턴 PTN은 패드, 배선, 외부 접속 전극을 나타내며 이 상부에 해칭으로 나타낸 부분은 땜납 유동 방지막의 형성 패턴을 나타내는 것이다. 땜납의 유동을 방지함과 동시에 다른 영역에도 피착시키고, 절연성 접착 수단의 밀착성을 향상시키는 것이다. 타입으로서 A∼E까지 나타냈지만 이 외의 패턴을 채용해도 좋다. 또한 땜납의 접속부를 제외하고 도전박 전역에 유동 방지막을 형성해도 좋다.
다음에, 이상의 제조 방법에 의해 발생하는 효과를 설명한다.
우선 제1 국면은, 도전 패턴은 하프 에칭되고, 도전박과 일체가 되어 지지되어 있기 때문에, 종래 지지용에 이용한 기판을 없앨 수 있다.
제2 국면은, 도전박에는 하프 에칭되어 볼록부가 된 도전 패턴이 형성되기 때문에 이 도전 패턴의 미세화가 가능해진다. 따라서 폭, 간격을 좁힐 수 있고, 보다 평면 사이즈가 작은 패키지를 형성할 수 있다.
제3 국면은, 도전 패턴, 반도체 소자, 접속 수단 및 밀봉재로 구성되기 때문에 필요 최소한으로 구성할 수 있고, 아주 쓸데없는 재료를 없앨 수 있어 비용을 대폭 줄인 경박단소의 반도체 장치를 실현할 수 있다.
제4 국면은, 패드, 배선, 외부 접속 전극, 방열용의 전극은 하프 에칭으로 볼록부로 이루어져 형성되며, 개별 분리는 밀봉 후에 행해지기 때문에 타이 바, 현수 리드는 불필요해진다. 따라서, 타이 바(현수 리드)의 형성, 타이 바(현수 리드)의 컷트는 본 발명에서는 완전히 불필요해진다.
제5 국면은, 볼록부가 된 도전 패턴이 절연성 수지에 매립된 후 절연성 수지의 이면으로부터 도전박을 제거하여 도전 패턴을 분리하기 때문에 종래의 리드 프레임과 같이 리드와 리드 사이에 발생하는 수지의 불필요한 돌기를 없앨 수 있다.
제6 국면은, 반도체 소자는 절연성 접착 수단을 통해 방열용의 전극과 고착되어 이 방열용의 전극이 이면으로부터 노출되므로, 본 반도체 장치로부터 발생하는 열을 본 반도체 장치의 표면으로부터 방열용의 전극에 효율적으로 방출할 수 있다. 또한, 절연성 접착 수단에 Si 산화막이나 산화 알루미늄 등의 필러가 혼입됨으로써 더욱 그 방열성이 향상된다. 또한 필러 사이즈를 통일하면, 반도체 소자(16)와 도전 패턴과의 간극을 일정하게 유지할 수 있다.
금속판(23)이 고정된 반도체 장치(10A, 10B) 및 이것을 이용한 반도체 모듈을 설명하는 제5 실시 형태
도 1에 이 반도체 모듈(FCA : 50)을 도시한다. 또한, 실장된 반도체 장치는 도 3에 도시한 반도체 장치(10B)이다.
우선 플렉시블 시트로 이루어지는 제1 지지 부재(11)에 대해 설명한다. 여기서는 하층으로부터 제1 PI 시트(51), 제1 접착층(52), 도전 패턴(53), 제2 접착층(54) 및 제2 PI 시트(55)가 순서대로 적층되어 있다. 또한, 도전 패턴을 다층으로 하는 경우, 접착층이 더욱 사용되며, 상측과 하측의 도전 패턴은 관통 홀을 통해 전기적으로 접속되는 경우도 있다. 그리고 이 제1 지지 부재(11)에는 도 1의 (C)에 도시된 바와 같이 적어도 금속판(23)이 노출될 수 있는 만큼의 제1 개구부(12)가 형성된다.
그리고 도전 패턴이 노출되도록 제2 개구부(56)가 형성된다. 이 제2 개구부(56)에 대응하는 도전 패턴(32)이 전부 노출되더라도 좋고, 접속되는 부분만을 노출되어도 좋다. 예를 들면, 제2 PI 시트(55), 제2 접착층(54)을 전부 제거해도 좋고 또한 도면에 도시된 바와 같이 제2 PI 시트(55)는 전부 제외하고, 제2 접착층(54)만 노출되는 부분을 제거해도 좋다. 이와 같이 하면, 땜납(27)이 흐르지 않는다.
본 발명의 반도체 장치는 방열용의 전극(15)의 이면에 금속판(23)을 접합시킨다. 또한 본 발명의 반도체 모듈은 제1 지지 부재의 이면과 금속판(23)이 거의 면 위치로 이루어지는 것에 있다.
금속판(23)은 제1 지지 부재(11)와 고착판(25)의 두께가 고려되어 그 두께가 결정된다. 그리고, 패드(14)와 도전 패턴(32)이 땜납(27)을 통해 고착되었을 때, 제1 개구부(12)로부터 노출되는 금속판(23)이 제1 지지 부재(11)의 이면과 실질적으로 동일한 면을 이루도록 각각의 두께가 결정되어 있다. 따라서 제2 지지 부재와 접촉시키는 것도 가능해지고, 또한 고착판(25)이 있는 제2 지지 부재와 접촉 고착하는 것도 가능해진다.
이 접속 구조를 구체적으로 몇 예를 설명한다.
제1 예는 제2 지지 부재(24)로서 Al, 스테인레스 등의 경량 금속판 또는 세라믹 기판을 채용하여 이 상부에 반도체 장치(10A)의 이면에 고착된 상기 금속판(23)을 접촉시키는 구조이다. 즉 고착판(25)을 통하지 않고 직접 제2 지지 부재(24)에 접촉시키는 구조이다. 그리고 방열용의 전극(15)과 금속판(23), 금속판(23)과 제2 지지 부재(24)는 땜납 등의 납재, 또는 필러가 함유된 열전도성이 우수한 절연성 접착 수단이 선택되어 고착된다
제2 예는 제2 지지 부재(24)로서 Al, 스테인레스 등의 경량 금속판 또는 세라믹 기판을 채용하여 이 상부에 고착판(25)을 형성하며 이 고착판(25)과 금속판(23)을 고착하는 구조이다.
예를 들면 Al을 제2 지지 부재(24)로서 채용하는 경우, 고착판(25)은 Cu가 바람직하다. 이것은 Al 상에 Cu 도금이 가능하기 때문이다. 막 두께는 ∼10㎛ 정도로 좋다. 또한 도금막이기 때문에, 제2 지지 부재(24) 상에 밀착하여 형성할 수 있고, 고착판(25)과 제2 지지 부재(24) 사이의 열저항은 매우 작게 할 수 있다.또한 고착판(25)으로서 도전 페이스트를 도포하고, 그 대용으로서도 좋다.
한편, Cu의 고착판(25)과 Al 기판은 접착제를 통해 고착하는 것도 가능하지만 이 경우 열저항이 커진다.
또한 제2 지지 부재(24)로서 세라믹 기판을 채용하는 경우, 고착판(25)은 도전 페이스트의 인쇄 소성으로 형성된 전극 상에 고착된다.
제2 지지 부재(24)와 제1 지지 부재(11)는 제3 접착층(57)으로 고착된다.
예를 들면,
제1 PI 시트(51) : 25㎛
제2 PI 시트(55) : 25㎛
제1∼제3 접착층(52, 54, 57) : 25㎛(소성 후)
재료로서 아크릴계의 접착제를 채용
땜납(27) : 50㎛
또 제3의 접착층 57 : 25㎛ 재료로서 아크릴계의 접착제를 채용
고착판(25) : 약 35㎛로 한다.
이와 같이 각각의 막 두께를 조정하여 결정하면 제1 지지 부재(11)에 반도체 장치(10A)를 고착시킨 후 간단히 고착판(25)이 설치된 제2 지지 부재(24)를 접합시킬 수 있다.
또한 제2 지지 부재(24)가 제1 지지 부재(11)에 접합된 모듈을 준비하고, 이 모듈에 형성되어 있는 개구부(56)에 반도체 장치(10A)를 배치하고, 그 후 땜납 용융하면 한번에 땜납 용융할 수 있으면서 접속 불량 없이 고착할 수 있다.
따라서, 반도체 소자(16)로부터 발생하는 열을 방열용의 전극(15), 금속판(23), 고착판(25)을 통해 제2 지지 부재(24)로 방출할 수 있다. 또한 종래의 구조(도 15의 (B))와 비교하여 대폭 열저항이 작아지기 때문에 반도체 소자(16)의 구동 전류, 구동 주파수를 높일 수 있다. 또한 이 제2 지지 부재(24)의 이면을 도 14에 도시된 액튜에이터(107), 하우징(101)의 저면 또는 아암(105)에도 부착 가능하다. 따라서 최종적으로는 이 하우징(101)을 통해 반도체 소자의 열을 외부로 방출하는 것이 가능해진다. 따라서 하드 디스크(100)에 반도체 모듈이 실장되어도 반도체 소자 자신은 비교적 고온으로 이루어지지 않고, 하드 디스크(100)로서의 기입 및 판독 속도를 더욱 상승시키는 것이 가능해진다. 또한, 이 FCA는 하드 디스크 외의 기기에 실장되어도 좋다. 이 경우, 제2 지지 부재는 열저항이 작은 부재에 접촉된다. 또한 다른 기기에 실장되는 경우, 플렉시블 시트 대신에 프린트 기판이나 세라믹 기판을 채용하여도 좋다. 또한 다른 기기에 실장되는 경우, 플렉시블 시트 대신에 프린트 기판이나 세라믹 기판을 채용해도 좋다.
금속판(23) 대신에 방열용의 전극(15)을 돌출시킨 반도체 장치(10C) 및 그 반도체 모듈(50A)을 설명하는 제6 실시 형태
도 11에 방열용의 전극(15A)이 패드(14)의 이면보다도 돌출되고, 마치 방열용의 전극(15)과 고착판(25)이 일체로 된 구조를 나타낸다.
우선, 이 제조 방법을 도 12∼도 14에서 설명한다. 또한, 도 4∼도 8까지는 동일한 제조 방법이기 때문에, 여기까지의 설명은 생략한다.
도 12는 도전박(40) 상에 절연성 수지(13)가 피복된 상태를 나타내며, 방열용의 전극(15)에 대응하는 부분에 포토레지스트 PR을 피복하고 있다. 이 포토레지스트 PR을 통해 도전박(40)을 에칭하면, 도 13에 도시된 바와 같이 방열용의 전극(15A)은 패드(14)의 이면보다도 돌출된 구조로 할 수 있다. 또한, 포토레지스트 PR을 대신하여 Ag, Au 등의 도전 피막을 선택적으로 형성하고, 이것을 마스크로 해도 좋다. 이 피막은 산화 방지막으로서도 기능한다.
도 1에 도시된 바와 같은 금속판(23)을 접합시키는 구조에서는 금속판(23)이 125㎛ 전후로 상당히 얇기 때문에 그 작업성이 매우 나쁘다. 그러나, 이와 같이 에칭에 의해 돌출된 방열용의 전극(15A)을 형성하면, 상술한 금속판(23)의 접합이 불필요해진다.
그리고 도 14에 도시된 바와 같이 패드(14), 배선(30), 외부 접속 전극(31)이 완전히 분리된 후, 절연 피막(26)이 피복되어 땜납(27)이 배치되는 부분이 노출된다. 그리고 땜납(42)이 고착된 후, 화살표로 나타내는 부분에서 다이싱된다.
그리고 여기에 분리된 반도체 장치는 도 11과 같이 제1 지지 부재(11)에 실장된다. 그리고 전에도 상술한 바와 같이 제2 지지 부재(24)가 고착된다. 이 때, 방열용의 전극(15A)이 돌출되어 있으므로, 고착판(25)과도 간단히 땜납 등을 통해 접합할 수 있다.
또한, 도 14의 (B)는 절연성 수지로부터 반도체 소자(16)의 이면을 노출시킨 것이다. 예를 들면 상부 금형에 반도체 소자의 이면이 접촉되어 몰드하면 도면과 같은 밀봉 구조를 실현할 수 있다.
반도체 장치를 설명하는 제6 실시 형태
도 15의 (A)는 본 발명에 의한 반도체 장치의 평면도이고, 도 15의 (B)는 도 15의 (A)의 A-A선에 대응하는 단면도이다.
본 발명은 제1 방열용의 전극(70A)과 제2 방열용의 전극(70B)이 실질적으로 동일한 평면으로 배치되고, 이 주위에는 패드(14)가 설치되어 있다. 이 패드(14)는 이면이 그대로 외부 접속 전극이 되고, 또한 반도체 칩의 본딩 전극(19)의 바로 아래에 위치한다. 또한, 도 3에 도시된 바와 같이 재배치용의 배선을 채용해도 좋다. 그리고 칩과 칩 사이에는 적어도 1개의 브릿지(71)가 설치되어 있다. 이 브릿지(71)의 양단에는 패드(14)가 일체로 형성되며, 이 패드(14)도 본딩 전극(19)과 접속된다.
또한 제1 방열용의 전극(70A) 상에는 제1 반도체 칩(16A)이 고착되고, 제2 방열용의 전극(70B)에는 제2 반도체 칩(16B)이 고착되고, 땜납을 통해 접속되어 있다.
상술한 제조 방법의 설명으로부터도 분명히 알 수 있듯이 도전박을 하프 에칭하고, 완전히 분리하기 전에 절연성 수지(13)로 몰드하여 지지하기 때문에 브릿지(71)의 낙하, 이탈은 완전히 불필요해진다.
본 실시예와 같이, 본 발명은 복수의 칩을 1패키지로 하는 것도 가능해진다.
이와 같이 지금까지의 실시예는 기입 및 판독 증폭용 IC 1개의 열 방출을 생각하여 그 구조를 설명해 왔다. 그러나 여러 기기를 상정한 경우 그 특성을 향상시키는 데 복수의 반도체 소자의 방열을 고려해야 하는 경우도 상정할 수 있다. 당연히, 각각을 패키지해도 좋지만 복수의 반도체 소자를 도 15와 같이 1패키지로해도 좋다.
당연히, 금속판은 도 1과 같이 상기 방열용의 전극과 접속되는 경우와, 도 11과 같이 방열용의 전극 자신이 돌출된 구조를 채용할 수 있다. 그리고 이들은 플렉시블 시트에 실장되거나 제2 지지 부재가 부착된 플렉시블 시트에 실장된다.
도 16은, 전 실시예에서 응용할 수 있는 것으로 반도체 소자(16)에 형성된 범프 B와 패드(14)와의 접속 방법을 나타내는 것이다. 또한, P는 Au, Ag 등의 도금막을 나타내고 필요에 따라 형성된다.
도 16의 (A)는, ACP 방식(Anisotropic·Conductive·Paste/Film)으로 범프 B와 패드(14)(또는 도금막 P) 사이에 도전성 입자를 개재시키고, 가압에 의해 전기적 도통을 이루는 것이다.
도 16의 (B)는, SBB 방식(Stand·Bump·Bonding)으로 범프 B와 패드(14)(또는 도금막)가 접속됨과 동시에 주위에 도전 페이스트 CP가 배치되는 것이다.
도 16의 (C)는, ESP 방식(Epoxy·Encapsulated·Solder·Connection)으로 범프 B의 압접 고정 시에 그 주위에 땜납 SD도 녹여 배치하는 것이다.
도 16의 (D)는, NCP 방식(Non·Conductive·Paste)으로 압접 도통된 범프 주위에 절연성 접착 수단을 배치하는 것이다.
도 16의 (E)는, GGI 방식(Gold·Gold·interconnection)으로 Au의 범프와 Au 도금막 P를 초음파로 접합하는 것이다.
최후의 도 16의 (F)는, 솔더 범프 방식으로 땜납 접합하고, 사이에 절연성 접착 수단이나 언더필을 침입시키는 것이다. 본원은, 이 방식을 채용하고 있다.
이상, 접속 방법은 여러 가지 있지만, 접속 강도를 고려하여 이들 중에서 선택된다. 또한 외부 접속 전극의 이면과 제1 지지 부재(11)간도 이와 같은 구조를 채용할 수 있다.
이상의 설명으로부터 분명해진 바와 같이, 본 발명에서는 패키지의 이면에 노출된 방열용의 전극에 금속판을 고착하고, 외부 접속 전극 또는 패드의 이면보다도 금속판이 돌출된 반도체 장치를 제공함으로써, FCA에의 실장이 용이해지는 장점을 갖는다.
특히, FCA에 개구부를 설치하고 이 FCA의 이면과 상기 반도체 장치의 방열용의 전극이 면 위치에 이루어짐으로써, 제2 지지 부재와의 접촉이 용이해지는 특징을 갖는다.
또한 제2 지지 부재로서 Al을 이용하여 여기에 Cu로 이루어지는 고착판을 형성하고, 이 고착판에 방열용의 전극, 또는 금속판을 고착함으로써 반도체 소자로부터 발생하는 열을 제2 지지 부재를 통해 외부로 방출시킬 수 있다.
따라서, 반도체 소자의 온도 상승을 방지할 수 있고, 본래의 능력에 가까운 성능을 얻을 수 있다. 특히 하드 디스크 속에 실장된 FCA는 그 열을 효율적으로 외부로 방출시킬 수 있기 때문에 하드 디스크의 기입 및 판독 속도를 상승시킬 수 있다.

Claims (30)

  1. 반도체 소자가 페이스 다운 방식으로 절연성 수지와 일체로 밀봉되고, 그 이면에 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 패드와 상기 반도체 소자의 표면에 위치하는 방열용의 전극이 노출된 반도체 장치에 있어서,
    상기 방열용의 전극의 노출부에, 상기 패드의 이면보다도 돌출되도록 금속판이 설치되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 패드의 이면과 상기 방열용의 전극의 이면은 실질적으로 동일 평면에 배치되는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 반도체 소자와 상기 방열용의 전극은 절연 재료로 고착되는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 방열용의 전극과 상기 금속판은 절연 재료 또는 도전 재료로 고착되는 것을 특징으로 하는 반도체 장치.
  5. 제1항, 제2항 또는 제4항에 있어서, 상기 방열용의 전극과 상기 금속판은 동일 재료로 일체로 형성되는 것을 특징으로 하는 반도체 장치.
  6. 제1항, 제2항 또는 제4항에 있어서, 상기 패드의 이면보다도 상기 절연성 수지의 이면이 돌출되는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 패드의 측면과 상기 패드의 측면으로부터 연장되는 상기 절연성 수지의 이면은 동일 곡면을 그리는 것을 특징으로 하는 반도체 장치.
  8. 도전 패턴이 설치된 제1 지지 부재와,
    상기 도전 패턴과 전기적으로 접속되는 반도체 소자가 페이스 다운 방식으로 절연성 수지와 일체로 밀봉되고, 그 이면에 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 패드와 상기 반도체 소자의 표면에 위치하는 방열용의 전극이 노출된 반도체 장치를 포함하는 반도체 모듈에 있어서,
    상기 제1 지지 부재 상에 설치된 도전 패턴과 상기 패드가 전기적으로 접속되고, 상기 방열용의 전극에 대응하는 상기 제1 지지 부재에는 개구부가 설치되고, 상기 개구부에는 상기 방열용의 전극과 고착된 금속판이 설치되는 것을 특징으로 하는 반도체 모듈.
  9. 제8항에 있어서, 상기 제1 지지 부재의 이면에는, 상기 금속판이 고착된 제2 지지 부재가 점착되는 것을 특징으로 하는 반도체 모듈.
  10. 제8항 또는 제9항에 있어서, 상기 방열용의 전극과 상기 금속판은 동일 재료로 일체로 형성되는 것을 특징으로 하는 반도체 모듈.
  11. 제9항에 있어서, 상기 금속판에 대응하는 상기 제2 지지 부재에는 도전 재료로 이루어지는 고착판이 설치되고, 상기 고착판과 상기 금속판이 열적으로 결합되는 것을 특징으로 하는 반도체 모듈.
  12. 제11항에 있어서, 상기 금속판은 Cu를 주재료로 하고, 상기 제2 지지 부재는 Al을 주재료로 하고, 상기 고착판은 상기 제2 지지 부재에 형성된 Cu를 주재료로 하는 도금막으로 이루어지는 것을 특징으로 하는 반도체 모듈.
  13. 제8항, 제9항, 제11항 또는 제12항에 있어서, 상기 패드의 이면보다도 상기 절연성 수지의 이면이 돌출되는 것을 특징으로 하는 반도체 모듈.
  14. 제13항에 있어서, 상기 패드의 측면과 상기 패드의 측면으로부터 연장되는 상기 절연성 수지의 이면은 동일 곡면을 그리는 것을 특징으로 하는 반도체 모듈.
  15. 제8항, 제9항, 제11항, 제12항 또는 제14항에 있어서, 상기 반도체 소자는 하드 디스크의 기입 및 판독 증폭용 IC인 것을 특징으로 하는 반도체 모듈.
  16. 반도체 소자가 페이스 다운 방식으로 절연성 수지와 일체로 밀봉되고, 그 이면에 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 패드와, 상기 패드와 일체의 배선을 통해 연장된 외부 접속 전극과, 상기 반도체 소자의 표면에 배치된 방열용의 전극이 노출된 반도체 장치에 있어서,
    상기 방열용의 전극의 노출부에, 상기 외부 접속 전극의 이면보다도 돌출되도록 금속판이 설치되는 것을 특징으로 하는 반도체 장치.
  17. 제16항에 있어서, 상기 외부 접속 전극의 이면과 상기 방열용의 전극의 이면은 실질적으로 동일 평면에 배치되는 것을 특징으로 하는 반도체 장치.
  18. 제16항 또는 제17항에 있어서, 반도체 소자와 상기 방열용의 전극은 절연 재료로 고착되는 것을 특징으로 하는 반도체 장치.
  19. 제18항에 있어서, 상기 방열용의 전극과 상기 금속판은 절연 재료 또는 도전 재료로 고착되는 것을 특징으로 하는 반도체 장치.
  20. 제18항에 있어서, 상기 방열용의 전극과 상기 금속판은 동일 재료로 일체로 형성되는 것을 특징으로 하는 반도체 장치.
  21. 제18항에 있어서, 상기 외부 접속 전극의 이면보다도 상기 절연성 수지의 이면이 돌출되는 것을 특징으로 하는 반도체 장치.
  22. 제21항에 있어서, 상기 외부 접속 전극의 측면과 상기 외부 접속 전극의 측면으로부터 연장되는 상기 절연 재료의 이면은 동일 곡면을 그리는 것을 특징으로 하는 반도체 장치.
  23. 도전 패턴이 설치된 제1 지지 부재와,
    상기 도전 패턴과 전기적으로 접속되는 반도체 소자가 페이스 다운 방식으로 절연성 수지와 일체로 밀봉되고, 그 이면에 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 패드와, 상기 패드와 일체의 배선을 통해 설치된 외부 접속 전극과, 상기 반도체 소자의 표면에 위치하는 방열용의 전극이 노출된 반도체 장치를 포함하는 반도체 모듈에 있어서,
    상기 제1 지지 부재 상에 설치된 도전 패턴과 상기 외부 접속 전극이 전기적으로 접속되고, 상기 방열용의 전극에 대응하는 상기 제1 지지 부재에는 개구부가 설치되고, 상기 개구부에는 상기 방열용의 전극과 고착된 금속판이 설치되는 것을 특징으로 하는 반도체 모듈.
  24. 제23항에 있어서, 상기 제1 지지 부재의 이면에는, 상기 금속판이 고착된 제2 지지 부재가 점착되는 것을 특징으로 하는 반도체 모듈.
  25. 제23항 또는 제24항에 있어서, 상기 방열용의 전극과 상기 금속판은 동일 재료로 일체로 형성되는 것을 특징으로 하는 반도체 모듈.
  26. 제24항에 있어서, 상기 금속판에 대응하는 상기 제2 지지 부재에는 도전 재료로 이루어지는 고착판이 설치되고, 상기 고착판과 상기 금속판이 열적으로 결합되는 것을 특징으로 하는 반도체 모듈.
  27. 제26항에 있어서, 상기 금속판은 Cu를 주재료로 하고, 상기 제2 지지 부재는 Al을 주재료로 하고, 상기 고착판은 상기 제2 지지 부재에 형성된 Cu를 주재료로 하는 도금막으로 이루어지는 것을 특징으로 하는 반도체 모듈.
  28. 제23항, 제24항, 제26항 또는 제27항에 있어서, 상기 외부 접속 전극의 이면보다도 상기 절연성 접착 수단의 이면이 돌출되는 것을 특징으로 하는 반도체 모듈.
  29. 제28항에 있어서, 상기 외부 접속 전극의 측면과 상기 외부 접속 전극과 접착된 절연성 접착 수단의 이면은 동일 곡면을 그리는 것을 특징으로 하는 반도체 모듈.
  30. 제23항, 제24항, 제26항, 제27항 또는 제29항에 있어서, 상기 반도체 소자는 하드 디스크의 기입 및 판독 증폭용 IC인 것을 특징으로 하는 반도체 모듈.
KR10-2001-0008624A 2000-10-05 2001-02-21 반도체 장치 및 반도체 모듈 KR100433438B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000306669 2000-10-05
JP2000-306669 2000-10-05

Publications (2)

Publication Number Publication Date
KR20020027147A true KR20020027147A (ko) 2002-04-13
KR100433438B1 KR100433438B1 (ko) 2004-05-31

Family

ID=18787318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0008624A KR100433438B1 (ko) 2000-10-05 2001-02-21 반도체 장치 및 반도체 모듈

Country Status (6)

Country Link
US (1) US6967401B2 (ko)
EP (1) EP1199746B1 (ko)
KR (1) KR100433438B1 (ko)
CN (1) CN1184684C (ko)
DE (1) DE60126549D1 (ko)
TW (1) TW532049B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003233029A1 (en) * 2002-06-07 2003-12-22 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
JP2007521656A (ja) * 2003-06-25 2007-08-02 アドバンスド インターコネクト テクノロジーズ リミテッド 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド
JP4028452B2 (ja) * 2003-08-27 2007-12-26 Ｄｏｗａホールディングス株式会社 電子部品搭載基板およびその製造方法
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
US20070176303A1 (en) * 2005-12-27 2007-08-02 Makoto Murai Circuit device
TWM305962U (en) * 2006-04-21 2007-02-01 Powertech Technology Inc Ball grid array package structure
KR20100079183A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 패키지 장치와 그 제조 방법
JP2010278318A (ja) 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
US20110079288A1 (en) * 2009-10-01 2011-04-07 Bruker Biospin Corporation Method and apparatus for preventing energy leakage from electrical transmission lines
US8969985B2 (en) * 2011-08-30 2015-03-03 Infineon Technologies Ag Semiconductor chip package and method
JP2013183022A (ja) 2012-03-01 2013-09-12 Toyota Industries Corp 半導体装置および半導体装置の製造方法
JP6072667B2 (ja) 2013-11-12 2017-02-01 三菱電機株式会社 半導体モジュールとその製造方法
US11908495B2 (en) * 2022-04-21 2024-02-20 Western Digital Technologies, Inc. Electronic device with heat transfer pedestal having optimized interface surface and associated methods

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557150A (en) * 1992-02-07 1996-09-17 Lsi Logic Corporation Overmolded semiconductor package
US5352926A (en) * 1993-01-04 1994-10-04 Motorola, Inc. Flip chip package and method of making
US5414299A (en) * 1993-09-24 1995-05-09 Vlsi Technology, Inc. Semi-conductor device interconnect package assembly for improved package performance
US5642261A (en) * 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
JP3056960B2 (ja) * 1993-12-27 2000-06-26 株式会社東芝 半導体装置及びｂｇａパッケージ
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
DE19532755C1 (de) 1995-09-05 1997-02-20 Siemens Ag Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
WO1997020347A1 (en) * 1995-11-28 1997-06-05 Hitachi, Ltd. Semiconductor device, process for producing the same, and packaged substrate
JP3527350B2 (ja) * 1996-02-01 2004-05-17 株式会社ルネサステクノロジ 半導体装置
JPH09312355A (ja) * 1996-05-21 1997-12-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
KR100214549B1 (ko) * 1996-12-30 1999-08-02 구본준 버텀리드 반도체 패키지
JPH10308478A (ja) * 1997-03-05 1998-11-17 Toshiba Corp 半導体モジュール
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
JPH11110926A (ja) 1997-10-03 1999-04-23 Nec Corp 磁気ヘッド組立体およびこれを用いた磁気ディスク装置
JP4015746B2 (ja) * 1997-10-30 2007-11-28 松下電器産業株式会社 半導体装置
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package

Also Published As

Publication number Publication date
EP1199746A3 (en) 2004-04-21
EP1199746A2 (en) 2002-04-24
CN1348214A (zh) 2002-05-08
TW532049B (en) 2003-05-11
DE60126549D1 (de) 2007-03-29
KR100433438B1 (ko) 2004-05-31
CN1184684C (zh) 2005-01-12
US20020041023A1 (en) 2002-04-11
EP1199746B1 (en) 2007-02-14
US6967401B2 (en) 2005-11-22

Similar Documents

Publication Publication Date Title
KR100398858B1 (ko) 반도체 모듈 및 그 제조 방법
KR100404407B1 (ko) 반도체 장치 및 반도체 모듈
US6635956B2 (en) Semiconductor device, semiconductor module and hard disk
KR100433438B1 (ko) 반도체 장치 및 반도체 모듈
KR100404061B1 (ko) 반도체 장치 및 그 제조 방법
US6933604B2 (en) Semiconductor device, semiconductor module and hard disk
KR100400628B1 (ko) 방열 기판 및 반도체 모듈
JP3759572B2 (ja) 半導体装置
JP3706558B2 (ja) 半導体装置および半導体モジュール
JP2002083890A (ja) 半導体モジュール
JP2005101659A (ja) ディスクモジュール
JP2004158894A (ja) 半導体装置
JP2002184897A (ja) 半導体装置および半導体モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee