KR20020027034A

KR20020027034A - 모니터의 영상신호 처리장치 및 방법

Info

Publication number: KR20020027034A
Application number: KR1020000058199A
Authority: KR
Inventors: 유충완
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 2000-10-04
Filing date: 2000-10-04
Publication date: 2002-04-13

Abstract

A/D 변환 오류를 검출하고 정정하여 정상적인 영상 디스플레이가 가능하도록 한 모니터의 영상신호 처리장치 및 방법에 관한 것으로서, 입력된 동기신호를 이용하여 해당 영상데이터중 짝수번째 데이터들을 샘플링하기 위한 샘플링 클럭을 생성하는 제1 PLL과, 제1 PLL을 통해 출력된 샘플링 클럭에 따라 아날로그 영상데이터중 짝수번째 데이터들만 디지털 샘플링하는 제1 A/D 변환부와, 입력된 동기신호를 이용하여 해당 영상데이터중 홀수번째 데이터들을 샘플링하기 위한 샘플링 클럭을 생성하는 제2 PLL과, 제2 PLL을 통해 출력된 샘플링 클럭에 따라 아날로그 영상데이터중 홀수번째 데이터들만 디지털 샘플링하는 제2 A/D 변환부와, 소정 패턴신호 입력에 따른 제1 및 제2 A/D 변환부의 출력값으로 동작이상을 판별하고 동작이상이 판별되면 해당 샘플링 클럭이 반전되도록 해당 PLL을 제어하는 판별부를 포함하여 구성되므로 제품의 신뢰성을 향상시킬 수 있다.

Description

모니터의 영상신호 처리장치 및 방법{APPARATUS AND METHOD FOR PROCESSING VIDEO SIGNAL OF MONITOR}

본 발명은 모니터에 관한 것으로서, 특히 모니터로 입력되는 아날로그 영상신호를 짝수 번째/홀수 번째로 분류하여 디지털 영상신호로 변환하기 위한 처리를수행하는 모니터의 영상신호 처리장치 및 방법에 관한 것이다.

종래의 기술에 따른 모니터의 영상신호 처리장치는 도 1에 도시된 바와 같이, 아날로그 영상신호에 포함된 수평 동기신호를 입력받고 소정 샘플링 클럭을 생성하는 제1 PLL(11), 상기 제1 PLL(11)에서 생성된 샘플링 클럭에 따라 상기 아날로그 영상신호중 짝수번째 영상신호를 디지털로 변환하는 제1 A/D 변환부(12), 상기 수평 동기신호를 입력받고 상기 제1 PLL(11)에서 생성된 샘플링 클럭과 소정 위상차를 갖는 샘플링 클럭을 생성하는 제2 PLL(13), 상기 제2 PLL(13)에서 생성된 샘플링 클럭에 따라 상기 아날로그 영상신호중 홀수번째 영상신호를 디지털로 변환하는 제2 A/D 변환부(14)를 포함하여 구성된다.

이때 영상신호중 고해상도 영상신호 예를 들어, UXGA급(1600*1200)의 영상신호의 경우 샘플링 레이트가 162M인데, 현재의 A/D 변환부의 경우 최고 140M (SXGA급)까지 가능하므로 PLL 및 A/D 변환부가 각각 2개 필요한 것이다.

이와 같이 구성된 종래기술의 동작을 설명하면 다음과 같다.

먼저, 제1 PLL(11) 및 제2 PLL(13)은 도 2와 같이 소정 위상차를 갖는 샘플링 클럭(CLK1)(CLK2)을 생성하여 제1 및 제2 A/D 변환부(12)(14)로 각각 출력한다.

이어서 제1 A/D 변환부(12)는 상기 샘플링 클럭(CLK1)을 이용하여 아날로그 영상신호중 짝수번째 영상신호(e)들을 A/D 변환하여 출력한다. 그리고 제2 A/D 변환부(14)는 상기 샘플링 클럭(CLK2)을 이용하여 아날로그 영상신호중 홀수번째 영상신호들(o)을 A/D 변환하여 출력한다.

이때 종래의 기술은 UXGA급의 고해상도 영상을 처리하기 위해 2개의 PLL 및2개의 A/D 변환부를 사용하므로 아무리 동일한 PLL을 사용한다 하더라도 위상오차가 발생할 수 있고 이는 A/D 변환시 데이터 캡쳐(Capture) 에러를 유발할 수 있다.

즉, 도 2와 같이, 제2 PLL(13)에서 위상 오차가 발생하여 CLK2'와 같은 샘플링 클럭이 생성될 경우 제2 A/D 변환부(14)는 홀수번째 영상신호(o)를 캡쳐하여 A/D 변환해야 하는데, 실제로는 짝수번째 영상신호(e)를 캡쳐하는 경우가 발생하는 것이다.

종래의 기술에 따른 모니터의 영상신호 처리장치는 샘플링 클럭의 위상 지연 등으로 데이터 캡쳐 에러가 발생하여 짝수번째와 홀수번째 데이터가 바뀌거나 동일하게 되는 등의 A/D 변환 에러가 발생할 수 있는데, 이를 인식하지 못하여 정상적으로 영상이 디스플레이되지 못하는 문제점이 있다.

따라서 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출한 것으로서, A/D 변환 오류를 검출하고 정정하여 정상적인 영상 디스플레이가 가능하도록 한 모니터의 영상신호 처리장치 및 방법을 제공함에 그 목적이 있다.

도 1은 종래의 기술에 따른 모니터의 영상신호 처리장치의 구성을 나타낸 블록도

도 2는 도 1의 각부 출력 파형을 나타낸 타이밍도

도 3은 본 발명에 따른 모니터의 영상신호 처리장치의 구성을 나타낸 블록도

도 4는 도 3의 각부 출력 파형을 나타낸 타이밍도

도면의 주요부분에 대한 부호의 설명

31: 제1 PLL 32: 제1 클럭 변환부

33: 제1 A/D 변환부 34: 제2 PLL

35: 제2 클럭 변환부 36: 제2 A/D 변환부

37: 판별부

본 발명은 입력된 동기신호를 이용하여 해당 영상데이터중 짝수번째 데이터들을 샘플링하기 위한 샘플링 클럭을 생성하는 제1 PLL과, 제1 PLL을 통해 출력된 샘플링 클럭에 따라 아날로그 영상데이터중 짝수번째 데이터들만 디지털 샘플링하는 제1 A/D 변환부와, 입력된 동기신호를 이용하여 해당 영상데이터중 홀수번째 데이터들을 샘플링하기 위한 샘플링 클럭을 생성하는 제2 PLL과, 제2 PLL을 통해 출력된 샘플링 클럭에 따라 아날로그 영상데이터중 홀수번째 데이터들만 디지털 샘플링하는 제2 A/D 변환부와, 소정 패턴신호 입력에 따른 제1 및 제2 A/D 변환부의 출력값으로 동작이상을 판별하고 동작이상이 판별되면 해당 샘플링 클럭이 반전되도록 해당 PLL을 제어하는 판별부를 포함하여 구성됨을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 모니터의 영상신호 처리장치 및 방법의 바람직한 일실시예를 설명하면 다음과 같다.

도 3은 본 발명에 따른 모니터의 영상신호 처리장치의 구성을 나타낸 블록도이고, 도 4는 도 3의 각부 출력 파형을 나타낸 타이밍도이다.

본 발명에 따른 모니터의 영상신호 처리장치는 도 3에 도시된 바와 같이, 입력된 동기신호를 이용하여 해당 영상데이터중 짝수번째 데이터들을 샘플링하기 위한 샘플링 클럭을 생성하는 제1 PLL(31), 소정 제어신호에 따라 상기 제1 PLL(31)에서 생성된 샘플링 클럭을 바이패스(bypass)시키거나 반전시키는 제1 클럭 변환부(32), 상기 제1 클럭 변환부(32)를 통해 출력된 샘플링 클럭에 따라 아날로그 영상데이터중 짝수번째 데이터들만 디지털 샘플링하는 제1 A/D 변환부(33), 입력된 동기신호를 이용하여 해당 영상데이터중 홀수번째 데이터들을 샘플링하기 위한 샘플링 클럭을 생성하는 제2 PLL(34), 소정 제어신호에 따라 상기 제2 PLL(34)에서 생성된 샘플링 클럭을 바이패스시키거나 반전시키는 제2 클럭 변환부(35), 상기 제2 클럭 변환부(35)를 통해 출력된 샘플링 클럭에 따라 아날로그 영상데이터중 홀수번째 데이터들만 디지털 샘플링하는 제2 A/D 변환부(36), 소정 패턴신호 입력에 따른 상기 제1 및 제2 A/D 변환부(33)(36)의 출력값으로 동작이상을 판별하고동작이상이 판별되면 해당 클럭 변환부에 샘플링 클럭을 반전시키기 위한 제어신호를 출력하는 판별부(37)를 포함하여 구성된다.

이와 같이 구성된 본 발명의 동작을 상세하게 설명하면 다음과 같다.

먼저, 본 발명은 실제 아날로그 영상신호 입력에 앞서, A/D 변환동작의 이상을 점검하기 위한 것이므로, 실제 아날로그 영상신호 대신 소정 패턴을 갖는 테스트용 패턴신호 및 해당 수평동기신호를 입력한다.

이때 패턴신호는 '1(하이)'-'0(로우)'……'1'-'0'와 같이, 홀수번째는 '1'이 계속되고 짝수번째는 '0'이 반복되는 신호로서, 홀수번째는 '0'이 짝수번째는 '1'이 반복되는 것도 가능하다.

따라서 제1 PLL(31) 및 제2 PLL(34)은 상기 패턴신호에 따른 수평동기신호를 입력받고 도 4와 같이 소정 위상차를 갖는 샘플링 클럭(CLK1)(CLK2)을 생성하여 제1 및 제2 클럭 변환부(32)(35)로 각각 출력한다.

이어서 제1 및 제2 클럭 변환부(32)(35)는 판별부(37)의 제어신호에 따라 상기 제1 및 제2 PLL(31)(34)에서 출력된 샘플링 클럭(CLK1)(CLK2)을 바이패스 시키거나 반전시키는데, 현재 최초 신호입력이라 할 경우 바이패스 시키게 된다.

이와 같이 바이패스된 샘플링 클럭(CLK1)(CLK2)은 각각 제1 및 제2 A/D 변환부(33)(36)로 입력된다.

그리고 제1 A/D 변환부(33)는 상기 샘플링 클럭(CLK1)에 따라 짝수번째 영상신호를 샘플링하여 디지털로 변환하고 제2 A/D 변환부(36)는 샘플링 클럭(CLK2)에따라 홀수번째 영상신호를 샘플링하여 디지털로 변환한다.

이어서 판별부(37)는 상기 제1 및 제2 A/D 변환부(33)(36)의 출력을 기준값과 비교하여 A/D 변환 이상유무를 판단한다.

이때 판별부(37)에는 패턴신호에 따른 제1 및 제2 A/D 변환부(33)(36)의 예상출력값 즉, 제1 A/D 변환부(33)에 대해서는 '1', 제2 A/D 변환부(36)에 대해서는 '0'이 기준값으로 설정되어 있다.

따라서 판별부(37)는 상기 제1 및 제2 A/D 변환부()()중 이상이 발생한 A/D 변환부로 입력되는 샘플링 클럭을 반전시키기 위한 제어신호를 해당 클럭 변환부로 출력한다.

예를 들어, 도 4와 같이, 제2 A/D 변환부(36)로 입력되는 샘플링 클럭이 위상 오차가 발생하여 CLK2'와 같을 경우 제2 A/D 변환부(36)의 출력은 '1'이 될 것이고 판별부(37)의 제2 A/D 변환부(36)에 대한 기준값은 '0'이므로 그 비교결과 이상을 판단할 수 있다.

따라서 판별부(37)는 상기와 같이 제2 A/D 변환부(36)의 이상을 판단한 경우 제2 클럭 변환부(35)에 제어신호를 출력하여 상기 위상 오차가 발생된 샘플링 클럭인 CLK'를 반전시킴으로서 CLK''와 같이 정상적으로 보정된 샘플링 클럭이 제2 A/D 변환부(36)로 입력되도록 한다. 이때 위상 반전은 제1 및 제2 클럭 변환부(32)(35)에서 샘플링 클럭의 한주기를 지연시키거나 앞당김으로서도 가능하다.

또한 본 발명의 다른 실시예로서 판별부(37)의 A/D 변환 이상 판별과정은 동일한 방법을 적용하고, 샘플링 클럭의 위상오차를 보정하는 방법으로 제1 및 제2 클럭 변환부(32)(35) 대신에 제1 및 제2 PLL(31)(34)을 직접 제어함으로서 샘플링클럭의 위상을 반전시키는 구성도 가능함을 밝혀둔다.

본 발명에 따른 모니터의 영상신호 처리장치는 A/D 변환오류를 검출하고 샘플링 클럭 위상제어를 통해 정상적인 영상 디스플레이가 가능하도록 하므로 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims

입력된 동기신호를 이용하여 해당 영상데이터중 짝수번째 데이터들을 샘플링하기 위한 샘플링 클럭을 생성하는 제1 PLL,

상기 제1 PLL을 통해 출력된 샘플링 클럭에 따라 아날로그 영상데이터중 짝수번째 데이터들만 디지털 샘플링하는 제1 A/D 변환부,

입력된 동기신호를 이용하여 해당 영상데이터중 홀수번째 데이터들을 샘플링하기 위한 샘플링 클럭을 생성하는 제2 PLL,

상기 제2 PLL을 통해 출력된 샘플링 클럭에 따라 아날로그 영상데이터중 홀수번째 데이터들만 디지털 샘플링하는 제2 A/D 변환부,

소정 패턴신호 입력에 따른 상기 제1 및 제2 A/D 변환부의 출력값으로 동작이상을 판별하고 동작이상이 판별되면 해당 샘플링 클럭이 반전되도록 해당 PLL을 제어하는 판별부를 포함하여 구성됨을 특징으로 하는 모니터의 영상신호 처리장치.
제1 항에 있어서,

상기 동기신호는 수평 동기신호임을 특징으로 하는 모니터의 영상신호 처리장치.
제1 항에 있어서,

상기 패턴신호는 '하이'와 '로우'가 주기적으로 반복되는 신호임을 특징으로하는 모니터의 영상신호 처리장치.
입력된 동기신호를 이용하여 해당 영상데이터중 짝수번째 데이터들을 샘플링하기 위한 샘플링 클럭을 생성하는 제1 PLL,

소정 제어신호에 따라 상기 제1 PLL에서 생성된 샘플링 클럭을 바이패스(bypass)시키거나 반전시키는 제1 클럭 변환부,

상기 제1 클럭 변환부를 통해 출력된 샘플링 클럭에 따라 아날로그 영상데이터중 짝수번째 데이터들만 디지털 샘플링하는 제1 A/D 변환부,

입력된 동기신호를 이용하여 해당 영상데이터중 홀수번째 데이터들을 샘플링하기 위한 샘플링 클럭을 생성하는 제2 PLL,

소정 제어신호에 따라 상기 제2 PLL에서 생성된 샘플링 클럭을 바이패스시키거나 반전시키는 제2 클럭 변환부,

상기 제2 클럭 변환부를 통해 출력된 샘플링 클럭에 따라 아날로그 영상데이터중 홀수번째 데이터들만 디지털 샘플링하는 제2 A/D 변환부,

소정 패턴신호 입력에 따른 상기 제1 및 제2 A/D 변환부의 출력값으로 동작이상을 판별하고 동작이상이 판별되면 해당 클럭 변환부에 샘플링 클럭을 반전시키기 위한 제어신호를 출력하는 판별부를 포함하여 구성됨을 특징으로 하는 모니터의 영상신호 처리장치.
입력되는 아날로그 영상신호를 소정 위상차를 갖는 샘플링 클럭에 따라 짝수번째와 홀수번째로 분류하여 디지털 변환하는 모니터의 영상신호 처리방법에 있어서,

소정 패턴신호를 입력받아 이를 A/D 변환하고 그 변환 출력값에 따라 A/D 변환 이상을 판단하는 단계,

상기 판단결과 A/D 변환 이상이 발생되면 해당 샘플링 클럭의 위상을 제어하는 단계를 포함하여 이루어짐을 특징으로 하는 모니터의 영상신호 처리방법.
제5 항에 있어서,

상기 소정 패턴신호는 홀수번째는 '하이'이고 짝수번째는 '로우'로 이루어진 신호임을 특징으로 하는 모니터의 영상신호 처리방법.
제5 항에 있어서,

상기 소정 패턴신호는 홀수번째는 '로우'이고 짝수번째는 '하이'로 이루어진 신호임을 특징으로 하는 모니터의 영상신호 처리방법.
제5 항에 있어서,

상기 패턴신호를 입력받아 이를 A/D 변환하고 그 변환 출력값에 따라 A/D 변환 이상을 판단하는 단계는

상기 패턴신호의 홀수번째 값과 홀수번째 패턴신호를 A/D 변환한 값이 동일하지 않거나, 패턴신호의 짝수번째 값과 짝수번째 패턴신호를 A/D 변환한 값이 동일하지 않으면 A/D 변환 이상으로 판단하는 단계임을 특징으로 하는 모니터의 영상신호 처리방법.
제5 항에 있어서,

상기 해당 샘플링 클럭의 위상을 제어하는 단계는 해당 샘플링 클럭을 반전시키는 단계임을 특징으로 하는 모니터의 영상신호 처리방법.