KR200160667Y1 - 평판 디스플레이 장치의 비디오 신호 지연 회로 - Google Patents

평판 디스플레이 장치의 비디오 신호 지연 회로 Download PDF

Info

Publication number
KR200160667Y1
KR200160667Y1 KR2019970037477U KR19970037477U KR200160667Y1 KR 200160667 Y1 KR200160667 Y1 KR 200160667Y1 KR 2019970037477 U KR2019970037477 U KR 2019970037477U KR 19970037477 U KR19970037477 U KR 19970037477U KR 200160667 Y1 KR200160667 Y1 KR 200160667Y1
Authority
KR
South Korea
Prior art keywords
video signal
analog
delay
signal
mode
Prior art date
Application number
KR2019970037477U
Other languages
English (en)
Other versions
KR19990024988U (ko
Inventor
박희경
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR2019970037477U priority Critical patent/KR200160667Y1/ko
Publication of KR19990024988U publication Critical patent/KR19990024988U/ko
Application granted granted Critical
Publication of KR200160667Y1 publication Critical patent/KR200160667Y1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 고안은 평판 디스플레이 장치(Flat Panel Display Apparatus)에 관한 것으로서, 구체적으로는 평판 디스플레이 장치의 비디오 신호 지연 회로(Video Signal Delay Circuit)에 관한 것으로, 상기 비디오 신호 지연 회로는 호스트로부터 제공되는 아날로그 비디오 신호를 입력하여 증폭하는 증폭부(10)와 증폭된 아날로그 비디오 신호를 디지탈 비디오 데이터로 변환하는 아날로그-디지탈 변환부(20) 사이에 구성되는 지연부(50)와, 상기 호스트로부터 입력되는 동기 신호의 주파수를 판단하여 현재의 디스플레이 모드를 검출하여 디스플레이 모드가 변화되면 상기 지연부(50)로 지연 신호(delay)를 출력하는 모드 검출부(40)가 구비된다. 상기 지연부(50)는 모드 변환시 모드 검출부로부터 제공되는 지연 신호(delay)의 입력에 응답하여 상기 증폭부(10)로부터 제공되는 아날로그 비디오 신호의 전달을 지연시킨다. 그리고 상기 아날로그-디지탈 변환부(20)로 샘플링 클락(CLK)을 제공하는 클락 발생부(30)에서 상기 변화된 디스플레이 모드에 적합한 샘플링 클락이 출력될 때 상기 지연된 아날로그 비디오 신호가 상기 아날로그-디지탈 변환부(20)로 제공되어 정확한 샘플링 동작이 이루어진다.

Description

평판 디스플레이 장치의 비디오 신호 지연 회로(VIDEO SIGNAL DELAY CIRCUIT OF FLAT PANEL DISPLAY APPARATUS)
본 고안은 평판 디스플레이 장치(Flat Panel Display Apparatus)에 관한 것으로서, 구체적으로는 평판 디스플레이 장치의 비디오 신호 지연 회로(Video Signal Delay Circuit)에 관한 것이다.
개인용 컴퓨터 시스템(Personal Computer System)과 같은 디지탈 데이터 처리 장치는 디스플레이 장치로서 CRT(Cathode Ray Tub)를 사용한 디스플레이 장치가 일반적이 였다. 그러나 디스플레이 장치의 발달로 인하여 액정 표시(Liquid Crystal Display) 장치나, 플라즈마 디스플레이(Plasma Display) 장치 등의 평판 디스플레이 장치가 디스플레이 장치로 사용되고 있는 추세이다.
상기 평판 디스플레이 장치는 개인용 컴퓨터 시스템의 시스템 장치(System Unit) 등과 같은 호스트로부터 아날로그 형태의 비디오 신호(Video Signal)와 동기 신호(Synchronizing)를 포함하는 디스플레이 정보를 제공받아 디지탈 데이터로 변환하여 디스플레이하고 있다.
도 1은 종래의 평판 디스플레이 장치의 증폭 및 아날로그-디지탈 변환 회로의 구성을 보여주는 개략적인 블록도 이다.
도 1에 도시된바와 같이, 종래의 평판 디스플레이 장치는 증폭부(Amplifier)(10)와, 아날로그-디지탈 변환부(Analog-to-Digital Converter)(20)와 클락 발생부(Clock Generator)(30)를 구비하고 있다.
상기 증폭부(10)는 호스트로부터 제공되는 R(Red), G(Green), B(Blue) 칼라 신호인 아날로그 비디오 신호를 증폭하며, 증폭된 아날로그 비디오 신호는 상기 아날로그-디지탈 변환부(20)로 제공된다. 그리고 상기 아날로그-디지탈 변환부(20)는 상기 클락 발생부(30)에서 제공되는 샘플링 클락(Sampling Clock)(CLK)에 동기하여 입력된 상기 아날로그 비디오 신호를 샘프링하여 디지탈 비디오 데이터를 출력한다.
한편, 상기 클락 발생부(30)는 일반적으로 PLL 회로(Phase Locked Loop Circuit)를 사용하여 구성된다. 그리고 상기 호스트로부터 제공되는 동기 신호에 따라 상기 샘플링 클락(CLK)의 주기가 조절된다. 그러므로 상기 아날로그-디지탈 변환부(20)는 이에 응답하여 샘플링 주기가 변화된다.
좀더 구체적으로 설명하면, 호스트로부터 제공되는 비디오 신호 및 동기신호는 디스플레이 모드(Display Mode)에 따라 변화된다. 예를 들어, 디스플레이 모드에는 일반적으로 XGA(eXtended Graphics Array), SVGA(Super Video Graphics Array), VGA(Video Graphics Array) 등이 있는데 각 모드에 따라 그 해상도(Resolution)가 각각 다르다. 그러므로 각 모드에 따라 동기 신호의 주파수가 다르게 된다. 따라서 상기 클락 발생부(30)는 각 모드에 적합한 샘플링 클락(CLK)을 상기 아날로그-디지탈 변환부(20)로 제공하므로 각 모드에 적합한 샘플링 주기로 입력되는 상기 아날로그 비디오 신호가 샘플링 된다.
그런데 이상과 같은 종래의 경우 다음과 같은 문제점이 있었다.
디스플레이 모드가 변화되는 경우 상기 클락 발생부(30)가 변화된 디스플레이 모드에 적합한 샘플링 클락을 출력하기까지 지연이 발생된다. 그러므로 디스플레이 모드 변화시에 상기 아날로그-디지탈 변환부(20)는 변화된 디스플레이 모드에 따라 입력되는 아날로그 비디오 신호를 정확히 샘플링 하지 못하는 경우가 발생하게 된다.
그런데 만약에 상기 클락 발생부(30)가 변화된 디스플레이 모드에 적합한 샘플링 클락(CLK)을 출력하기까지 지연되는 시간만큼 상기 증폭부(10)로부터 상기 아날로그-디지탈 변환부(20)로 입력되는 아날로그 비디오 신호를 지연시킬 수 있다면 상기에 언급된 문제는 해결 될 수 있을 것이다. 즉, 상기 클락 발생부(30)가 변환된 디스플레이 모드에 적합한 샘플링 클락(CLK)을 출력하게 될 때 상기 아날로그-디지탈 변환부(20)로 아날로그 비디오 신호가 입력된다면 변화된 디스플레이 모드에 따라 정확한 샘플링이 가능해 진다.
따라서, 본 고안의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 평판 디스플레이 장치에 있어서 디스플레이 모드가 변화될 때 아날로그-디지탈 변환을 위해 입력되는 비디오 신호를 지연시켜 출력하는 비디오 신호 지연 회로를 제공하는데 있다.
도 1은 종래의 평판 디스플레이 장치의 증폭 및 아날로그-디지탈 변환 회로의 구성을 보여주는 개략적인 블록도;
도 2는 본 고안의 평판 디스플레이 장치의 비디오 신호 지연 회로의 구성을 보여주는 개략적인 블록도; 그리고
도 3은 도 2에 도시된 지연부의 실시예를 보여주는 상세 회로도이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 증폭부 20 : 아날로그-디지탈 변환부
30 : 클락 발생부 40 : 모드 검출부
50 : 지연부
상술한 바와 같은 본 고안의 목적을 달성하기 위한 본 고안의 특징에 의하면, 호스트로부터 아날로그 비디오 신호를 제공받아 증폭하는 증폭부와, 증폭된 상기 아날로그 비디오 신호를 디지탈 비디오 신호로 변환하는 아날로그-디지탈 변환부와, 상기 아날로그-디지탈 변환부로 샘플링 클락을 제공하는 클락 발생부를 포함하여 평판 디스플레이 패널의 화면상에 영상을 디스플레이 하는 평판 디스플레이 장치의 비디오 신호 지연 회로는: 상기 동기 신호를 입력하여 디스플레이 모드를 검출하고, 상기 디스플레이 모드가 변화될 때 지연 신호를 출력하는 모드 검출 수단; 및 상기 지연 신호를 제공받아 상기 증폭부로부터 출력된 상기 비디오 신호를 지연시켜 상기 아날로그-디지탈 변환부로 제공하는 지연수단을 포함하여, 상기 디스플레이 모드의 변화시에 상기 클락 발생부가 변화된 디스플레이 모드에 적합한 샘플링 클락을 발생하기까지 상기 증폭부로부터 출력된 상기 아날로그 비디오 신호를 지연시킨다.
이 실시예에 있어서, 상기 모드 검출 수단은 마이크로 컴퓨터로 구성된다.
이 실시에예 있어서, 상기 지연 수단은 상기 지연 신호의 입력에 의해 스위칭 동작되는 스위칭 수단과; 상기 스위칭 수단이 턴온되면 상기 비디오 신호를 입력하여 충전하는 충전 수단을 포함한다.
이 실시예에 있어서, 상기 스위칭 수단은 상기 지연 신호의 입력에 의해 턴온 되는 제 1 내지 제 3 트랜지스터로 구성되고, 상기 충전 수단은 상기 제 1 내지 제 3 트랜지스터가 턴온되면 상기 비디오 신호가 입력되어 충전되는 제 1 내지 제 3 캐패시터로 구성된다.
이상과 같은 본 고안에 의하면, 상기 지연부는 모드 변환시 모드 검출부로부터 제공되는 지연 신호의 입력에 응답하여 상기 증폭부로부터 제공되는 아날로그 비디오 신호의 전달을 지연시킨다. 그리고 상기 클락 발생부에서 상기 변화된 디스플레이 모드에 적합한 샘플링 클락이 출력될 때 상기 지연된 아날로그 비디오 신호가 상기 아날로그-디지탈 변환부로 제공되어 정확한 샘플링 동작을 이루어진다.
(실시예)
이하 본 고안에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 고안의 평판 디스플레이 장치의 비디오 신호 지연 회로의 구성을 보여주는 개략적인 블록도이고, 도 3은 도 2에 도시된 지연부의 실시예를 보여주는 상세 회로도이다.
도 2에 도시된 바와 같이, 본 고안의 신규한 평판 디스플레이 장치의 비디오 신호 지연 회로는 호스트로부터 제공되는 동기 신호(Hsync, Vsync)를 입력하여 현재의 디스플레이 모드를 검출하여 지연 신호(delay)를 출력하는 모드 검출부(Mode Detector)(40)와, 상기 지연 신호(delay)의 입력시 증폭부(10)로부터 출력된 아날로그 비디오 신호를 지연시켜 아날로그-디지탈 변환부(20)로 제공하는 지연부(50)를 포함하여 구성된다.
상기 모드 검출부(40)는 마이크로 컴퓨터(Micro Computer)로 구성 가능하다. 상기 지연부(50)는, 도 3에 도시된 바와 같이, 스위칭 동작을 위한 도전형의 제 1 내지 제 3 트랜지스터(NM1∼NM3)와, 상기 아날로그 비디오 신호 R, G, B를 입력하여 충전하기 위한 제 1 내지 제 3 캐패시터(C1∼C3)로 구성 가능하다. 따라서 상기 지연 신호(delay)의 입력시 상기 제 1 내지 제 3 트랜지스터(NM1∼NM3)가 턴온 되므로 상기 아날로그 비디오 신호 R, G, B는 각각 상기 제 1 내지 제 3 캐패시터(C1∼C3)로 입력되어 충전된다. 따라서 상기 제 1 내지 제 3 캐패시터(C1∼C3)가 충전되는 동안 상기 아날로그 비디오 신호의 전달이 지연된다.
다시, 호스트로부터 입력되는 아날로그 비디오 신호는 상기 증폭부(10)로 입력되어 증폭되고 이는 상기 아날로그-디지탈 변환부(20)로 제공되어 디지탈 비디오 신호로 변환된다. 상기 아날로그-디지탈 변환부(20)는 클락 발생부(30)로부터 제공되는 샘플링 클락(CLK)에 동기하여 샘플링 동작을 수행한다.
이때 디스플레이 모드가 변화되면, 상기 모드 검출부(40)는 변환된 디스플레이 모드에 따른 동기 신호를 입력받게 되므로 디스플레이 모드의 변화를 검출하게 된다. 그러므로 상기 지연부(50)로 지연 신호(delay)를 출력한다. 상기 지연부(50)는 상기 지연 신호(delay)의 입력에 응답하여 상기 증폭부(10)로부터 출력된 아날로그 비디오 신호를 지연시켜 상기 아날로그-디지탈 변환부(20)로 제공한다.
상기 지연 시간 동안 상기 클락 발생부(30)는 변화된 디스플레이 모드에 적합한 샘플링 클락을 출력 할 수 있는 상태로 된다. 상기 지연부(50)에 의해 아날로그 비디오 신호가 일정시간 지연되어 상기 증폭부(20)로 제공되며, 상기 클락 발생부(30)가 변화된 디스플레이 모드에 적합한 샘플링 클락(CLK)을 상기 아날로그-디지탈 변환부(20)로 제공하게 된다. 그러므로 디스플레이 모드가 변화되는 경우에도 상기 아날로그-디지탈 변환부(20)는 변화된 디스플레이 모드에 적합한 샘플링 동작을 수행하므로 정확한 아날로그 비디오 신호의 샘플링이 이루어지게 된다.
이상과 같은 본 고안에 의하면, 디스플레이 모드의 변환시 입력되는 아날로그 비디오 신호가 지연되고, 해당되는 모드에 적합한 샘플링 클락이 아날로그-디지탈 변환부로 제공될 때 상기 아날로그 비디오 신호가 상기 아날로그-디지탈 변환부로 제공되므로 정확한 샘플링 동작을 수행할 수 있다.

Claims (4)

  1. 호스트로부터 아날로그 비디오 신호를 제공받아 증폭하는 증폭부(10)와, 증폭된 상기 아날로그 비디오 신호를 디지탈 비디오 신호로 변환하는 아날로그-디지탈 변환부(20)와, 상기 아날로그-디지탈 변환부(20)로 샘플링 클락(CLK)을 제공하는 클락 발생부(30)를 포함하여 평판 디스플레이 패널의 화면상에 영상을 디스플레이 하는 평판 디스플레이 장치에 있어서:
    상기 동기 신호를 입력하여 디스플레이 모드를 검출하고, 상기 디스플레이 모드가 변화될 때 지연 신호(delay)를 출력하는 모드 검출 수단(40); 및
    상기 지연 신호(delay)를 제공받아 상기 증폭부(10)로부터 출력된 상기 비디오 신호를 지연시켜 상기 아날로그-디지탈 변환부(20)로 제공하는 지연수단(50)을 포함하여,
    상기 디스플레이 모드의 변화시에 상기 클락 발생부(30)가 변화된 디스플레이 모드에 적합한 샘플링 클락을 발생하기까지 상기 증폭부(10)로부터 출력된 상기 아날로그 비디오 신호를 지연시키는 것을 특징으로 하는 평판 디스플레이 장치의 비디오 신호 지연 회로.
  2. 제 1 항에 있어서,
    상기 모드 검출 수단(40)은 마이크로 컴퓨터로 구성되는 것을 특징으로 하는 평판 디스플레이 장치의 비디오 신호 지연 회로.
  3. 제 1 항에 있어서,
    상기 지연 수단(50)은
    상기 지연 신호(delay)의 입력에 의해 스위칭 동작되는 스위칭 수단과;
    상기 스위칭 수단이 턴온되면 상기 비디오 신호를 입력하여 충전하는 충전 수단을 포함하는 것을 특징으로 하는 평판 디스플레이 장치의 비디오 신호 지연 회로.
  4. 제 3 항에 있어서,
    상기 스위칭 수단은 상기 지연 신호(delay)의 입력에 의해 턴온 되는 제 1 내지 제 3 트랜지스터(NM1∼NM3)로 구성되고,
    상기 충전 수단은 상기 제 1 내지 제 3 트랜지스터(NM1∼NM3)가 턴온되면 상기 비디오 신호가 입력되어 충전되는 제 1 내지 제 3 캐패시터(C1∼C3)로 구성되는 것을 특징으로 하는 평판 디스플레이 장치의 비디오 신호 지연 회로.
KR2019970037477U 1997-12-16 1997-12-16 평판 디스플레이 장치의 비디오 신호 지연 회로 KR200160667Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970037477U KR200160667Y1 (ko) 1997-12-16 1997-12-16 평판 디스플레이 장치의 비디오 신호 지연 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970037477U KR200160667Y1 (ko) 1997-12-16 1997-12-16 평판 디스플레이 장치의 비디오 신호 지연 회로

Publications (2)

Publication Number Publication Date
KR19990024988U KR19990024988U (ko) 1999-07-05
KR200160667Y1 true KR200160667Y1 (ko) 1999-11-15

Family

ID=19516943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970037477U KR200160667Y1 (ko) 1997-12-16 1997-12-16 평판 디스플레이 장치의 비디오 신호 지연 회로

Country Status (1)

Country Link
KR (1) KR200160667Y1 (ko)

Also Published As

Publication number Publication date
KR19990024988U (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US6097437A (en) Format converter
US6577322B1 (en) Method and apparatus for converting video signal resolution
US6130721A (en) Video format mode detector
EP0805430A1 (en) Video adapter and digital image display apparatus
US6329981B1 (en) Intelligent video mode detection circuit
KR200172661Y1 (ko) 온 스크린 디스플레이 기능을 구비한 평판 디스플레이 장치
KR100433520B1 (ko) Out-of 레인지 모드 디스플레이 장치 및 방법
KR200160667Y1 (ko) 평판 디스플레이 장치의 비디오 신호 지연 회로
KR100242972B1 (ko) 평판 디스플레이 장치의 트래킹 조정 회로
US6803893B1 (en) Scan rate controller
KR20030006540A (ko) 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법
KR980004293A (ko) 평판 디스플레이 장치
KR200142986Y1 (ko) 픽처 코넥터(feature connecter)를 이용한 fpd 구동 장치
KR200148842Y1 (ko) 고정된2차원표시소자의수직사이즈(size)조정회로
KR100261583B1 (ko) 샘플링 제어기능을 갖는 액정 디스플레이 모니터
KR100263165B1 (ko) 비디오 모드 판별장치
KR19980024543U (ko) Fpd 모니터의 모드 변환시 화면 확대 장치
KR100265705B1 (ko) 영상 자동 조절 기능을 구비한 평판 디스플레이 장치 및 그의제어 방법
KR100385995B1 (ko) 디스플레이 모드 판단 장치 및 방법
KR200172660Y1 (ko) 디지털 데이터 처리 장치의 디스플레이 모니터
KR100278356B1 (ko) 평판 디스플레이 장치의 비디오 신호 개시점 검출 회로
KR100483532B1 (ko) 멀티싱크를구현하는피엘엘시스템
KR100277025B1 (ko) 모니터의 모드 검색방법 및 장치
KR200197411Y1 (ko) 모니터의 오에스디 제어회로
KR19980024557U (ko) Lcd 모니터의 해상도 변환장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070727

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee