KR200142986Y1 - 픽처 코넥터(feature connecter)를 이용한 fpd 구동 장치 - Google Patents

픽처 코넥터(feature connecter)를 이용한 fpd 구동 장치 Download PDF

Info

Publication number
KR200142986Y1
KR200142986Y1 KR2019960035946U KR19960035946U KR200142986Y1 KR 200142986 Y1 KR200142986 Y1 KR 200142986Y1 KR 2019960035946 U KR2019960035946 U KR 2019960035946U KR 19960035946 U KR19960035946 U KR 19960035946U KR 200142986 Y1 KR200142986 Y1 KR 200142986Y1
Authority
KR
South Korea
Prior art keywords
data
output
signal
signals
image
Prior art date
Application number
KR2019960035946U
Other languages
English (en)
Other versions
KR19980022594U (ko
Inventor
효 성 이
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR2019960035946U priority Critical patent/KR200142986Y1/ko
Publication of KR19980022594U publication Critical patent/KR19980022594U/ko
Application granted granted Critical
Publication of KR200142986Y1 publication Critical patent/KR200142986Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 고안은 픽처 코넥터(Feature Connecter)를 이용한 FPD(Flat Pannel Display; 이하 FPD로 약칭함) 구동 장치에 관한 것으로, 그래픽 처리기로부터 출력되는 영상 데이터(Data)를 인가 받아 일시 저장하는 프레임 버퍼부와, 상기 프레임 버퍼부로부터 출력되는 영상 데이터(DATA)를 인가 받아 영상 신호(R,G,B)로 변환하는 램(RAM)과, 상기 램(RAM)으로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,B,B)를 상기 램(RAM)에 저장된 영상 신호(R,G,B)의 내역을 변화시키지 않으면서 영상 신호(R,G,B)를 인출하기 위한 픽처 코넥터(Feature Connecter)와, 상기 픽처 코넥터(Feature Connecter)로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 출력하는 LVDS와, 상기 LVDS로 부터 출력되는 영상 신호(R,G,B)를 인가 받아 표시하는 LCD 판넬를 구성하여, 음극선관이 채택된 모니터 뿐만 아니라, LCD 모니터에 영상 신호를 표시할 수 있는 효과가 있다.

Description

픽처 코넥터(Feature Connecter)를 이용한 FPD 구동 장치
본 고안은 픽처 코넥터(Feature Connecter)를 이용한 FPD(Flat Pannel Display; 이하 FPD로 약칭함) 구동 장치에 관한 것으로, 특히 비디오 카드의 픽처 코넥터(Feature Connecter)를 이용한 FPD 구동 장치에 관한 것이다.
일반적으로 많이 보급되어 있는 컴퓨터는 개인용 컴퓨터 즉, PC로서 PC에서 출력되는 영상 신호는 일반적으로 많이 사용되고 있는 음극선관을 채용한 디스 플레이 모니터를 사용하고 있다.
이러한 음극선관은 소비 전력이 많고, 또한,부피가 커서 이동용이나 휴대용으로 사용하기에 불편한 점이 있다. 따라서 불편 한 점을 해결하기 위해 FPD라는 디스플레이 소자를 개발하게 되었다.
FPD의 종류로는 플라즈마(Plasma)를 이용한 박막 디스플레이(Display)와, 액정 디스플레이(Liquid Crystal Display; 이하 LCD라 약칭함), 발광 다이오드 디스플레이(Light Emitting Diode Display) 등 여러 종류를 개발하기 위해 노력 하고 있다.
이 중에서 최근 상업성 있게 성공적으로 개발된 대표적인 것이 액정 디스 플레이(Liquid Crystal Display) 소자이다.
이러한 LCD 소자는 현재 노트북(Note Book) 컴퓨터에서 휴대용 모니터로 많이 사용되고 있으며, 특히 화면 사이즈(Size)를 확대하여 일반 가정에서 브라 운관을 채용한 TV 화면 사이즈(Size)로도 최근 개발되어 있다.
이러한 FPD 모니터 중에서 LCD 모니터의 회로의 불럭을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 1은 종래의 액정 디스플레이 모니터를 나타낸 블럭도이다.
PC(100)는 사용자가 사용한 키보드 신호를 인가 받아 처리하고 처리된 결과에 따라 데이터를 발생하는 CPU(110)와, 상기 CPU(110)로부터 출력되는 데이터를 인가 받아 영상 신호(R,G,B)로 처리하고 처리된 영상 신호(R,G,B)와 상기 영상 신호(R,G,B)를 동기화시키기 위한 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하는 비디오 카드(120)로 되어 있다.
또한, 상기 PC(100) 내에 있는 비디오 카드(120)로부터 출력되는 영상 신호(R,G,B) 및 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받는 LCD 모니터(200)는 상기 비디오 카드(120)로부터 출력되는 영상 신호(R,G,B)를 인가 받아 증폭하기 위한 증폭기(201)와, 상기 증폭기(201)에서 증폭되어 출력되는 아날로그(Analog) 영상 신호(R,G,B)를 디지탈 신호로 변환하기 위한 제 1 아날로그/디지탈 변환기(Analog To Converter; 이하 AD 변환부라 약칭함)(202)와, 상기 비디오 카드(120)로부터 출력되는 수평 및 수직 동기 신호(H/V-SYNC)를 별도로 검출하는 동기 신호 검출부(203)와, 상기 동기 신호 검출부(203)에서 검출된 수평 및 수직 동기 신호(H/V-SYNC)를 인가 받고 인가된 수평 및 수직 동기 신호(H/V-SYNC)에 따라 클럭 주파수를 발생하는 제 1 위상 동기 루프(Phase Locked Loop; 이하 PLL이라 약칭함)(204)와, 온 스크린 디스플레이(On Screen Display; 이하 OSD라 약칭함) 데이터를 발생하며 디지탈 신호를 아날로그(Analog) 신호로 변환하는 변환기(Digital To Converter; 이하 DA 변환부라 약칭함)를 내장한 마이콤(205)과, 상기 마이콤(205)으로부터 출력되는 OSD 데이터를 인가 받고 인가된 OSD 데이터를 OSD 신호로 출력하는 OSD부(206)와, 상기 OSD부(206)로부터 출력되는 OSD 신호를 인가 받고 인가된 OSD 신호를 디지탈 신호로 변환하기 위한 제 2 AD 변환부(207)와, 상기 제 2 AD 변환부(207)로부터 출력되는 OSD 신호와 상기 제 1 AD 변환부(202)로부터 출력되는 영상 신호(R,G,B)를 인가 받아 선택적으로 출력하는 멀티플렉서(208)와, 상기 멀티플렉서(208)에서 선택적으로 출력되는 영상 신호(R,G,B) 및 OSD 신호의 출력 타이밍(Timing)을 설정하는 제 1 게이트 어레이(209)와, 상기 제 1 게이트 어레이(209)로부터 출력되는 영상 신호(R,G,B)를 저장하고 변환하는 제 2 게이트 어레이(210)와, 상기 제 2 게이트 어레이(210)로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 표시하는 LDC 판넬(211)로 구성되어 있다.
이와 같이 구성된 종래의 LCD 모니터의 동작을 설명하면 다음과 같다.
사용자가 프로그램을 실행하기 위해 PC(100)에 데이터를 인가하면, 인가된 데이터를 CPU(110)에서 입력받는다.
이러한 데이터를 입력받은 CPU(110)는 인가된 데이터에 따라 프로그램을 실행하고 실행된 결과에 따라 영상 데이터를 출력하게 된다.
이와 같이 출력되는 영상 데이터는 비디오 카드(120)에서 인가 받는다.
영상 데이터를 인가 받은 비디오 카드(120)는 인가된 영상 데이터를 처리 하여 영상 신호(R,G,B)를 출력한다.
또한, 출력되는 영상 신호(R,G,B)를 동기화 시키기 위한 수평 및 수직 동기 신호(H/V-SYNC)를 출력한다.
비디오 카드(120)로부터 출력되는 영상 신호(R,G,B)는 LCD 모니터(200)의 증폭기(201)에서 인가 받는다.
영상 신호(R,G,B)를 인가 받은 증폭기(201)는 인가된 영상 신호(R,G,B)를 증폭한다.
이와 같이 증폭된 영상 신호(R,G,B)는 아날로그(Analog) 신호이므로 제 1 AD 변환부(202)를 통해서 디지탈 영상 신호(R,G,B)로 변환된다.
제 1 AD 변환부(202)를 통해서 디지탈로 변환되어 출력되는 영상 신호(R,G,B)는 멀티플렉서(208)로 인가된다.
한편, PC(100) 내에 있는 비디오 카드(120)로부터 출력되는 영상 신호(R,G,B)를 동기화시키기 위한 수평 및 수직 동기 신호(H/V-SYNC)는 동기 신호 검출부(203)에서 검출한다.
수평 및 수직 동기 신호(H/V-SYNC)를 검출하는 동기 신호 검출부(203)는 검출된 수평 및 수직 동기 신호(H/V-SYNC)를 PLL(204)로 인가한다.
수평 및 수직 동기 신호(H/V-SYNC)를 인가 받은 PLL(204)은 인가된 수평 및 수직 동기 신호(H/V-SYNC)를 이용하여 설정된 클럭 주파수를 출력한다.
이와 같이 PLL(204)에서 출력되는 클럭 주파수는 AD 변환부(202)로 인가 된다.
클럭 주파수를 인가 받은 AD 변환부(202)를 통해서 디지탈 영상 신호(R,G,B)로 변환되어 출력되는 영상 신호(R,G,B)를 클럭 주파수에 따라 샘플링(Sampling)을 하게 된다.
이러한 제 1 AD 변환부(202)에서 샘플링(Sampling)되어 출력되는 영상 신호(R,G,B)를 멀티플렉서(208)에서 인가 받는다.
또한, OSD 제어 프로그램을 내장한 마이콤(205)은 OSD 조정 신호를 입력받는다.
이러한 OSD 조정 신호를 인가 받은 마이콤(205)은 인가된 OSD 조정 신호에 따른 OSD 신호를 출력하게 된다.
출력되는 OSD 신호는 아날로그 신호이므로 제 2 AD 변환부(207)를 통해서 디지탈 신호로 변환시키게 된다.
제 2 AD 변환부(207)를 통해 변환된 OSD 신호는 멀티플렉서(208)로 인가 된다.
이와 같이 제 2 AD 변환부(207)로부터 출력되는 OSD 신호와 제 1 AD 변환부(203)로부터 출력되는 영상 신호(R,G,B)를 멀티플렉서(208)에서 인가 받는다.
인가된 OSD 신호와 영상 신호(R,G,B)는 멀티플렉서(208)로 인가되는 선택 신호에 따라 선택적으로 출력된다.
예를 들어, 만일 사용자가 OSD 화면을 표시하기 위해 LCD 모니터(200)의 제어 버튼들(Buttons)(도시 않음)을 사용하게 되면, LCD 모니터(200)의 제어 버튼들(Buttons)에서 출력되는 OSD 선택 신호를 마이콤(205)과 OSD(206)를 통해서 출력된다.
출력된 OSD 선택 신호는 제 2 AD 변환부(207)에서 디지탈 신호로 변환되어 멀티플렉서(208)로 인가된다.
이와 같은 OSD 선택 신호를 인가 받은 멀티플렉서(208)는 인가된 OSD 선택 신호에 따라 OSD 신호를 출력하게 된다.
반대로, OSD 선택 신호가 인가되지 않으면, 멀티플렉서(208)는 제 1 AD 변환부(203)로부터 인가되는 영상 신호(R,G,B)를 출력하게 된다.
멀티플렉서(27)에서 선택적으로 출력되는 영상 신호(R,G,B) 및 OSD 신호는 제 1 게이트 어레이(209)로 인가된다.
영상 신호(R,G,B) 및 OSD 신호를 인가 받은 제 1 게이트 어레이(209)는 PLL(204)로부터 인가되는 수평 및 수직 동기 신호(H/V-SYNC)를 인가 받고 인가된 수평 및 수직 동기 신호(H/V-SYNC)에 따른 출력 타이밍(Timing)을 설정하게 된다. 그리고, OSD 기능을 사용할 경우에는 수평 및 수직 동기 신호(H/V-SYNC)를 이용하여 LCD 화면의 정해진 위치에 영상 신호 대신 OSD 신호를 출력하는 기능을 가지고 있다.
여기에서, 비디오 카드(120)로부터 입력되는 영상 신호(R,G,B)의 피크 대 피크(Peak to Peak) 전압은 0.7VPP이다.
그리고, OSD부(206)에서 출력되는 OSD 신호의 피크 대 피크(Peak to Peak) 전압은 5VPP이다.
따라서, 영상 신호(R,G,B) 및 OSD 신호를 멀티플렉서(208)에서 스위칭(Switching) 할 때 전압 값이 다르므로 신호 처리가 불가능하게 된다.
이를 위해서 영상 신호(R,G,B)를 OSD 신호와 같은 피크 피크 (Peak to Peak) 전압인 5VPP로 증폭하기 위해서 증폭기(201)를 통해서 영상 신호(R,G,B)의 피크 대 피크 (Peak to Peak) 전압을 5VPP로 증폭한 것이다.
이와 같이 멀티플렉서(208)에서 선택되어 출력되는 영상 신호(R,G,B)는 제 1 게이트 어레이(209)를 통해서 출력 타이밍(Timing)이 조종되어 출력된다.
제 1 게이트 어레이(209)로부터 출력되는 영상 신호(R,G,B)는 제 2 게이트 어레이(210)를 통해서 디스플레이에 적합하도록 영상 신호(R,G,B)를 저장하고 저장된 데이터를 변환하게 된다.
제 2 게이터 어레이(210)에서 변환된 영상 신호(R,G,B)는 LCD 판넬부(211)로 인가된다.
영상 신호(R,G,B)를 인가 받은 LCD 판넬부(211)는 인가된 영상 신호(R,G,B)를 표시하게 된다.
이와 같은 종래의 LCD 모니터는 LCD 전용 비디오 카드를 이용하고 있다.
따라서, 일반적으로 PC에서 사용하는 비디오 카드를 이용하여 화상을 LCD 모니터에 표시하지 못하는 무제점이 있다.
따라서, 본 고안은 전술한 문제점을 해결하기 위해 기존에 일반적으로 PC 에서 사용되는 비디오 카드로 픽처 코넥터(Feature Connecter)를 이용하여 음극 선관이 채용된 모니터 뿐만 아니라, LCD 모니터도 이용할 수 있는 장치를 제공하는 것을 목적으로 한다.
도 1은 종래의 액정 디스플레이 모니터를 나타낸 블럭도,
도 2는 본 고안에 따른 액정 디스플레이 모니터를 나타낸 블럭도이다.
도 2는 본 고안에 따른 액정 디스플레이 모니터를 나타낸 블럭도이다.
도시된 바와 같이 PC(도시 않음)를 통해서 프로그램을 실행하기 위해 프로 그램을 로드(Load)하고 로드(Load)된 프로그램의 실행하며 최초 부팅(Booting)시 인터럽트 신호를 발생하는 시스템 메모리(10)와, 상기 시스템 메모리(10)에 로드(Load)된 프로그램의 실행에 따른 CPU 데이터(CPU DATA) 및 CPU 데이터(CPU DATA)에 따른 CPU 어드레스(Address) 신호(CPU ADDR)를 입출력하는 인터페이스(Interface)(20)와, 상기 인터페이스(Interface)(20)로부터 출력되는 CPU 데이터(CPU DATA) 및 CPU 어드레스(Address) 신호(CPU ADDR)와 상기 시스템 메모리(10)로부터 인가되는 인터럽트 신호를 인가 받아 CPU 데이터(CPU DATA)를 그래픽 처리를 하고 처리된 결과에 따른 영상 데이터(DATA)와 어드레스(Address) 신호(ADDR)를 출력하는 그래픽 처리기(30)와, 상기 그래픽 처리기(30)로부터 출력되는 영상 데이터(Data)와 어드레스(Address) 신호(ADDR)를 인가 받고 인가된 어드레스(Address) 신호(ADDR)에 따라 영상 데이터(DATA)를 일시 저장하는 프레임 버퍼부(40)와, 상기 프레임 버퍼부(40)로부터 출력되는 영상 데이터(DATA)와 어드레스(Address) 신호(ADDR)를 인가 받아 저장하고 저장된 영상 데이터(DATA)를 영상 신호(R,G,B)로 변환하는 램(RAM)(50)과, 상기 램(RAM)(50)으로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 디지탈 신호에서 아날로그 영상 신호(R,G,B)로 변환하는 디지탈 대 아날로그 변환기(Digital to Analog Converter; 이하 DAC라 약칭함)(60-1)와, 상기 DAC(60-1)로부터 아날로그 영상 신호(R,G,B)로 변환된 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 증폭하는 비디오 증폭 회로(60-2)와, 상기 비디오 증폭 회로(60-2)로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 표시하는 음극선관(Cathode Ray Tube; 이하 CRT라 약칭함)(60-3)과, 상기 램(RAM)(50)으로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,B,B)를 상기 램(RAM)(50)에 저장된 영상 신호(R,G,B)의 내역을 변화시키지 않으면서 영상 신호(R,G,B)를 인출하기 위한 픽처 코넥터(Feature Connecter)(70-1)와, 상기 픽처 코넥터(Feature Connecter)(70-1)로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 출력하는 저전압 미분 신호(Low Voltage Differential Signaling; 이하 LVDS라 약칭함)(70-2)와, 상기 LVDS(70-2)로부터 출력되는 영상 신호(R,G,B)를 인가 받아 표시하는 LCD 판넬(70-3)로 구성되어 있다.
이와 같은 구성에 따른 동작을 살펴보면 다음과 같다.
PC 사용자가 원하는 프로그램을 실행시키면 프로그램이 실행되기 위해서는 PC 내에 있는 시스템 메모리(10)에 로드(Load)되야 한다.
즉, 프로그램이 실행되기 위해서는 일시적으로 시스템 메모리(10)에 저장된 상태에서 실행된다.
이와 같이 시스템 메모리(10)에 저장된 프로그램이 실행되면, 실행된 결과에 따른 영상 데이터(DATA)를 발생하게 된다.
발생된 영상 데이터(DATA)는 인터페이스(Interface)(20)를 통해 그래픽 처리기(30)로 인가된다.
그리고, 시스템 메모리(10)는 PC가 최초 부팅(Booting) 시에 비디오 카드(도시 않음) 내에 있는 비디오 운영 프로그램을 선택할지 또는 PC 내에 있는 메인 비디오 운영 프로그램의 선택에 따른 인터럽트 신호를 출력하게 된다.
이와 같이 출력된 인터럽트 신호를 그래픽 처리기(30)에서 인가 받는다.
즉, 비디오 카드 내에 자체적인 비디오 운영 프로그램이 내장되면, 비디오 카드는 자체적인 비디오 운영 프로그램을 동작하게 된다.
따라서, 비디오 운영 자체 프로그램에 따른 인터럽트 신호를 인가 받게 되면 그래픽 처리기(10)는 인터페이스(Interface)(10)를 통해 인가 받은 CPU 데이터(CPU DATA) 및 CPU 데이터(CPU DATA)의 주소를 표시하는 CPU 어드레스(Address) 신호(CPU ADDR)를 인가 받게 된다.
그래픽 처리기(30)는 인가된 CPU 데이터(CPU DATA)를 그래픽 처리하게 된다. 그래픽 처리기(30)를 통해서 처리된 영상 데이터(DATA) 및 어드레스(Address) 신호(ADDR)는 프레임 버퍼(40)로 인가된다.
영상 데이터(DATA) 및 어드레스(Address) 신호(ADDR)를 인가 받은 프레임 버퍼부(40)는 인가된 영상 데이터(DATA) 및 어드레스(Address) 신호(ADDR)를 일시 저장하게 된다.
이와 같이 프레임 버퍼부(40)에 일시 저장된 영상 데이터(DATA) 및 어드레스(Address) 신호(ADDR)는 영상 데이터(DATA)를 모니터에 표시하기 프레임(Frame) 단위로 영상 데이터(DATA)를 처리하게 된다.
처리된 영상 데이터(DATA)는 램(RAM)에 저장하고 저장된 영상 데이터(DATA)를 영상 신호(R,G,B)에 따라 변환하게 된다.
즉, 영상 데이터(DATA)를 영상 신호(R,G,B)로 변환하여 출력하게 된다.
또한, 영상 데이터(DATA)에 따른 주소 번지에 따른 신호인 어드레스(Address) 신호(ADDR)를 저장한다.
이러한 램(RAM)(50)으로부터 출력되는 영상 신호(R,G,B)는 DAC(60-1)에서 인가 받는다.
영상 신호(R,G,B)를 인가 받은 DAC(60-1)인가된 디지탈 영상 신호(R,G,B)를 아날로그 영상 신호(R,G,B)로 변환하게 된다.
이때, 변환된 아날로그 영상 신호(R,G,B)는 피크 대 피크(Peak to Peak) 전압이 0.7VPP를 갖는 영상 신호(R,G,B)로 변환된다.
이와 같이 DAC(40)를 통해서 아날로그 영상 신호(R,G,B)로 변환된 영상 신호(R,G,B)는 비디오 증폭 회로(60-2)를 통해서 증폭된다.
비디오 증폭 회로(60-2)에서 증폭된 영상 신호(R,G,B)는 CRT(60-3)로 인가 되어 CRT(60-3)를 채택하고 있는 일반적인 모니터로 화상을 표시하게 된다.
한편, 램(RAM)(50)으로부터 출력되는 영상 신호(R,G,B)를 또 다른 표시 수단으로 인가하기 위해 램(RAM)(50)에 저장된 영상 신호(R,G,B)의 내역을 변동을 제거한 상태에서 영상 신호(R,G,B)를 인출하기 픽처 코넥터(Feature Connecter)(70-1)를 사용하게 된다.
이러한 픽처 코넥터(Feature Connecter)(70-1)를 통해 인가된 영상 신호(R,G,B)는 디지탈 영상 신호(R,G,B)이므로 배선을 줄이기 위해 LVDS(70-2)에서 인가 받고 인가된 디지탈 영상 신호(R,G,B)를 하나의 배선당 8비트의 신호로 출력하게 된다.
따라서, 디지탈 영상 신호(R,G,B)에 따른 많은 신호선을 줄이는 LVDS(70-2)로부터 출력된 디지탈 영상 신호(R,G,B)는 LCD 판넬(70-3)에서 인가 받는다. 디지탈 영상 신호(R,G,B)를 인가 받은 LCD 판넬(70-3)은 인가된 영상 신호(R,G,B)를 출력하게 된다.
또한, 전술한 LCD와 같이 회로 구성을 갖는 박막을 이용한 다른 FPD 모니터에도 적용할 수 있게 된다.
이상에서 설명한 바와 같이 본 고안은 일반적인 PC에서 사용되는 비디오 카드로부터 발생되는 영상 신호를 픽처 코넥터(Feature Connecter)를 사용하여 음극선관이 채택된 모니터 뿐만 아니라, LCD 모니터에 영상 신호를 표시할 수 있는 효과가 있다.

Claims (2)

  1. PC를 통해서 프로그램을 실행하기 위해 프로그램을 로드(Load)하고 로드(Load)된 프로그램의 실행하고 최초 부팅(Booting)시 인터럽트 신호를 발생하는 시스템 메모리와,
    상기 시스템 메모리에 로드(Load)된 프로그램의 실행에 따른 CPU 데이터(CPU DATA) 및 CPU 데이터(CPU DATA)에 따른 CPU 어드레스(Address) 신호(CPU ADDR)를 입출력하는 인터페이스(Interface)와,
    상기 인터페이스(Interface)로부터 출력되는 CPU 데이터(CPU DATA) 및 CPU 어드레스(Address) 신호(CPU ADDR)와 상기 시스템 메모리로부터 인가되는 인터럽트 신호를 인가 받아 CPU 데이터(CPU DATA)를 그래픽 처리를 하고 처리된 결과에 따른 영상 데이터(DATA)와 어드레스(Address) 신호(ADDR)를 출력하는 그래픽 처리기와,상기 그래픽 처리기로부터 출력되는 영상 데이터(Data)와 어드레스(Address) 신호(ADDR)를 인가 받고 인가된 어드레스(Address) 신호(ADDR)에 따라 영상 데이터(DATA)를 일시 저장하는 프레임 버퍼부와,
    상기 프레임 버퍼부로부터 출력되는 영상 데이터(DATA)와 어드레스(Address) 신호(ADDR)를 인가 받아 저장하고 저장된 영상 데이터(DATA)를 영상 신호(R,G,B)로 변환하는 램(RAM)과,
    상기 램(RAM)으로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,B,B)를 상기 램(RAM)에 저장된 영상 신호(R,G,B)의 내역을 변화시키지 않으면서 영상 신호(R,G,B)를 인출하기 위한 픽처 코넥터(Feature Connecter)와,상기 픽처 코넥터(Feature Connecter)로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 출력하는 LVDS와,
    상기 LVDS로부터 출력되는 영상 신호(R,G,B)를 인가 받아 표시하는 LCD 판넬를 포함하는 픽처 코넥터(Feature Connecter)를 이용한 FPD 구동 장치.
  2. 제 1 항에 있어서,
    상기 램(RAM)으로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 디지탈 신호에서 아날로그 영상 신호(R,G,B)로 변환하는 DAC과,상기 DAC로부터 아날로그 영상 신호(R,G,B)로 변환된 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 증폭하는 비디오 증폭 회로와,
    상기 비디오 증폭 회로로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 표시하는 CRT를 더 구비한 것을 특징으로 하는 픽처 코넥터(Feature Connecter)를 이용한 FPD 구동 장치.
KR2019960035946U 1996-10-28 1996-10-28 픽처 코넥터(feature connecter)를 이용한 fpd 구동 장치 KR200142986Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960035946U KR200142986Y1 (ko) 1996-10-28 1996-10-28 픽처 코넥터(feature connecter)를 이용한 fpd 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960035946U KR200142986Y1 (ko) 1996-10-28 1996-10-28 픽처 코넥터(feature connecter)를 이용한 fpd 구동 장치

Publications (2)

Publication Number Publication Date
KR19980022594U KR19980022594U (ko) 1998-07-25
KR200142986Y1 true KR200142986Y1 (ko) 1999-06-01

Family

ID=19471081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960035946U KR200142986Y1 (ko) 1996-10-28 1996-10-28 픽처 코넥터(feature connecter)를 이용한 fpd 구동 장치

Country Status (1)

Country Link
KR (1) KR200142986Y1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590743B1 (ko) * 1998-05-29 2006-09-18 삼성전자주식회사 액정표시장치
KR100572218B1 (ko) * 1998-11-07 2006-09-06 삼성전자주식회사 평판디스플레이시스템의화상신호인터페이스장치및그방법

Also Published As

Publication number Publication date
KR19980022594U (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
KR100225072B1 (ko) 포멧 콘버터
US7191402B2 (en) Method and apparatus for adjusting contrast and sharpness for regions in a display device
US7561117B2 (en) Display controller architecture for portable computers
US8773327B2 (en) Display apparatus and control method thereof
US6577322B1 (en) Method and apparatus for converting video signal resolution
KR930024471A (ko) 다중모드 모니터의 온스크린 디스플레이 장치 및 방법
KR200172661Y1 (ko) 온 스크린 디스플레이 기능을 구비한 평판 디스플레이 장치
US6768498B1 (en) Out of range image displaying device and method of monitor
KR100434500B1 (ko) 배경영역의 컨트라스트 제어방법 및 제어회로
KR100471057B1 (ko) 휴대용 컴퓨터 및 휴대용 컴퓨터의 화면 재생 방법
KR200142986Y1 (ko) 픽처 코넥터(feature connecter)를 이용한 fpd 구동 장치
US6803893B1 (en) Scan rate controller
KR100400008B1 (ko) 모니터의 신호처리 장치
US10762871B2 (en) Image control method and image display device
KR200148842Y1 (ko) 고정된2차원표시소자의수직사이즈(size)조정회로
KR980004293A (ko) 평판 디스플레이 장치
KR100525006B1 (ko) 영역들의 컨트라스트 및 샤프니스를 제어할 수 있는디스플레이 장치 및 반도체 장치
KR19980024543U (ko) Fpd 모니터의 모드 변환시 화면 확대 장치
KR100402903B1 (ko) 디스플레이장치
KR200160667Y1 (ko) 평판 디스플레이 장치의 비디오 신호 지연 회로
KR19980084430A (ko) 외부 화면 표시 신호 입력에 대한 화면 표시 기능을 갖는 노트북 컴퓨터 시스템
KR20050039428A (ko) 액정 표시 장치의 영상 표시 방법
KR20020076987A (ko) 디스플레이 장치 및 이를 구비하는 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20061227

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee