KR20020022074A - 전자장치 및 그 제조방법 - Google Patents

Abstract

EEPROM에 효과적인 데이터를 기입할 수 있고, 또한 EEPROM에 기억된 데이터가 시장에서 고쳐쓰여질 우려가 거의 없는 전자장치 및 그 제조방법을 실현한다. 제거할 수 있는 영역을 가지는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성 기억소자와, 상기 영역에 커넥터를 구비한 기판을 가지며, 또한 상기 영역을 따로 분리한 상태에서 상기 중앙연산처리장치의 내부회로를 직접 제어하여 상기 기억소자에 데이터를 기입할 수 없는 전자장치의 제조방법으로서, 상기 커넥터에 외부장치를 접속하여 상기 중앙연산처리장치의 내부논리회로를 직접 제어하고, 상기 기억소자에 데이터를 기입하는 기입단계와, 상기 기입단계 후에 상기 영역을 따로 분리할 수 있는 분리 단계를 가지는 것을 특징으로 하는 전자장치의 제조방법이다.

Description

전자장치 및 그 제조방법{ELECTRONIC DEVICE AND PRODUCTION METHOD THEREFOR}

현재, 정보기기나 가전기기를 비롯한 전자장치의 대부분은, 그 제어의 중심에 중앙연산처리장치(이하, CPU라고 한다)를 사용하고 있지만, CPU를 사용하여 전자장치를 제어하기 위해서는 CPU를 동작시키는 프로그램이 필요 불가결하다. CPU의 종류에 의해서는 CPU 내부에 이 프로그램을 격납할 수 있는 것도 있지만, 주로 전자장치의 개발효율이나 제조효율 및 보수 면에서 CPU 외부에 읽어내기 전용기억소자(이하, ROM이라고 한다)를 마련하여, ROM에 프로그램을 격납하고 있다.

마찬가지로, ROM에 암호키(복호키를 포함) 또는 고객식별자 등의 데이터를 격납하는 경우도 있다.

ROM은 불휘발성의 기억소자이며, 특히 기억되어 있는 정보의 고쳐쓰기가 전기신호만으로 가능한 것(이하, EEPROM이라 함. 예컨대, 플래쉬메모리, 및 ELECTRICALLY ERASABLE AND PROGRAMMABLE ROM 등을 포함.)이 주로 사용되고 있다.

「불휘발성의 기억소자」는, 전원이 없어도 기억이 유지되는 소자를 의미한다.

EEPROM에 데이터(CPU의 고객식별자 및 복호화 키 등의 코드를 포함.)를 격납해 놓으면 용이하게 데이터의 고쳐쓰기가 가능하게 되고 제조효율등이 향상될 수 있고, 또한 전자장치 보수 목적으로 데이터(CPU의 프로그램 등을 포함한다.)의 고쳐쓰기가 가능하다는 이점이 있다. 반면, EEPROM의 사양은, 공적인 것이기 때문에, 악의로 제3자에 의해서 부정하게 프로그램 개조가 행해질 수도 있고, 전자장치의 제조자를 비롯하여 사회에 대하여 불이익을 발생시킬 가능성이 있다.

특히, CPU가 IEEE1149규격에 대응하는 소자인 경우, 외부장치를 해당 CPU에 접속하고, 외부장치를 통하여 CPU의 내부논리회로를 직접 제어하여 EEPROM의 데이터를 고쳐쓸 수 있는 가능성이 있다.

IEEE1149규격은, 반도체장치(대규모 집적회로장치 및 중앙연산장치를 포함)의 테스트회로에 관한 규격이다. IEEE1149규격에 대응하는 소자(반도체장치)는, 소자단체인 테스트 또는 소자를 포함하는 회로블록의 테스트(주로, 고장의 유무 판단 및 고장개소의 특정을 위한 테스트)를 위해, 5개의 테스트 입출력단자(테스트엑세스포트)를 가진다.

소자 등의 테스트를 할 때에는, 예컨대 외부장치를 소자의 테스트입력단자에 접속하고, 외부장치로부터 상기 테스트입력단자에 테스트용 입력신호를 입력하고,상기 입력신호 또는 상기 입력신호를 처리한 신호를 소자의 출력단자(통상의 출력단자 또는 테스트출력단자)에서 출력시킨다. 출력할 수 있는 신호와 기대된 신호를 비교함으로써, 소자 등의 고장 유무 및 고장개소를 진단할 수 있다.

또한, IEEE1149규격에 해당하는 CPU의 테스트입출력단자에 외부장치를 접속하고, 외부장치를 통하여 CPU의 내용논리회로를 직접 제어하여 EEPR0M에 데이터를 기입할 수 있다.

전자장치를 제조함에 있어서, 이 방법에 의한 EEPROM으로의 데이터기입 공정을 도입함으로써 시판되고 있는 PROM 라이터를 사용하여 EEPROM에 데이터를 기입하고 있는 종래 방법보다도 효율적인 전자장치의 제조를 실현할 수 있다.

그러나, 이것을 악용하여 시장에서 IEEE1149규격에 해당하는 CPU의 테스트입출력단자에 외부장치를 접속하고, 외부장치를 통하여 CPU의 내부논리회로를 직접 제어하여 EEPROM에 데이터를 고쳐쓰는 부정한 개조가 행해질 우려가 있다.

예컨대, 위성방송 등에 있어서 고객마다 고유의 데이터를 부여하는 경우가 있고, 수신장치 등은, 해당 고유의 데이터를 내장하는 EEPROM에 기억할 수 있다. 고유의 데이터는, 고객식별자(개개의 고객마다에 부여하는 고유의 식별 코드, 및 고객이 소유하는 수신장치마다 부여하는 고유의 식별 코드를 포함.), 복호 키, 및 암증(暗證)번호를 포함한다.

CPU는, EEPROM계에 기억한 고유의 데이터(예컨대, 고객식별자)를 사용하여 월마다 시청료를 지불한다. 그러나, 예컨대 EEPROM에 기록하고 있는 고유의 데이터를 타인의 고유 데이터에 다시 씀으로써, 또한 EEPROM에 기입되어 있는 프로그램을 다시 씀으로써(예컨대, 실제의 시청시간과 무관하게, 시청시간이 제로라면, 방송센터에 연락하는 프로그램을 기입한다.), 시청료의 지불을 피하려고 하는 범죄가 발생할 가능성이 있다.

따라서, 이러한 범죄를 방지하기 위해서 0 M의 데이터(CPU의 프로그램 등을 포함.)의 부정한 개조(고쳐쓰기)를 방지하는 수단이 요구된다.

EEPROM의 데이터의 부정개조를 방지하는 수단을 가지는 종래의 전자장치를 도 6을 사용하여 설명한다.

도 6에 나타내는 전자장치의 용도는 임의이지만 예컨대, 위성방송의 수신장치, 휴대전화 등이다. 도 6에는, EEPROM으로의 데이터의 기입 또는 읽어 내기에 관한 블록만을 기재한다.

도 6에 있어서, 107은 전자장치를 제어하는 CPU, 8은 CPU의 프로그램 등의 데이터를 격납하고 있는 EEPROM, 101은 프로그램 고쳐쓰기를 위한 외부장치(도시하지 않음)를 접속하기 위한 전기식 혹은 광식의 커넥터, 102은 커넥터(101)에서 입력된 신호를 입력하는 인터페이스부이다. 105는, 미리 전자장치 고유의 암증번호가 기억되고, 납땜 등으로 제거할 수 없도록 장착되며, 또한 기억 데이터의 고쳐쓰기가 불가능한 기억소자(이하, 패스워드 ROM이라고 한다)이다. 104는 커넥터(101) 및 인터페이스부(102)를 통해서 입력된 암증번호와 패스워드 ROM에 기억된 암증번호를 대조비교하여, 일치한 경우만 프로그램 고쳐쓰기의 허가신호를 출력하는 대조회로이다. 103은 EEPROM(8)이 고쳐쓰기 제어신호 및 프로그램 데이터의 통과를 제어하는 게이트회로이다.

다음에 프로그램을 고쳐쓰는 동작에 관해서 설명한다. EEPROM(8)에 격납된 프로그램 고쳐쓰기가 필요하게 된 경우, 커넥터(101)에 프로그램 고쳐쓰기 장치(외부장치)를 접속한다. 프로그램 고쳐쓰기 장치에는 암증번호라는 새로운 프로그램 및 EEPROM을 고쳐쓰기 위해서 필요한 제어명령이 격납되어 있다. 우선 프로그램 고쳐쓰기의 장치에서 프로그램 고쳐쓰기의 개시명령이 입력되고, 이 명령에 의해서 CPU(107) 등은 통상의 동작을 정지하여 EEPROM(8)의 기억 데이터의 고쳐쓰기가 가능한 상태가 된다.

다음에, 대조회로(104)는 인터페이스부(102)를 통하여 프로그램 고쳐쓰기의 장치에서 입력된 암증번호와, 패스워드 ROM(105)에서 읽어 낸 암증번호를 대조한다. 이 2개의 암증번호가 완전히 일치한 경우에 한해서 대조회로(104)는 게이트회로(103)에 대하여 프로그램 고쳐쓰기의 허가신호를 출력한다. 게이트회로(103)는, 프로그램 고쳐쓰기의 허가신호에 따라, 인터페이스부(102)를 통해 입력되는 EEPROM (8)의 고쳐쓰기 제어신호 및 프로그램데이터를 통과시킨다. EEPROM(8)의 프로그램의 고쳐쓰기가 수행된다. 프로그램 고쳐쓰기 동작이 완료하면, 프로그램 고쳐쓰기 장치는, 인터페이스부(102)를 통하여 CPU(107)에 대하여 고쳐쓰기 완료명령을 출력한다. CPU(107)는 이 명령에 따라 전자장치의 초기화를 실행한 후, EEPROM(8)에 격납된 새로운 프로그램에 따른 전자장치의 제어를 개시한다.

그러나, 근년 IEEE std 1149. 1-1990 Standard Test Access Port and Boundary-Scan Architecture 규격(이하, 통칭 명칭인 JTAG 규격이라고 한다) 대응의 CPU가 사용되고 있다. CPU가 JTAG 규격대응소자인 경우, 외부에서 직접 CPU의내부논리회로를 제어하고, CPU를 통하여 EEPROM(8)에 격납된 프로그램을 개조할 수 있기 때문에, 종래의 프로그램 부정개조 방지시스템에서는 개조방지가 불충분하다.

JTAG 대응소자의 CPU를 사용한 시스템과 JTAG 대응소자의 구조를 도 7과 도 8을 사용하여 간단히 설명한다.

도 8은 JTAG 규격대응소자의 구조를 도시한 도면으로서, 1은 JTAG 규격대응의 CPU(이하, 종래의 CPU와 구별하기 위해서 J-CPU 라고 한다), 2는 소자 본래의 동작을 담당하는 내부논리회로, 3은 통상의 동작을 위한 단자(일반적으로는, 다른 소자의 단자 등과 접속된다.)이다. TDI(테스트 데이터 입력핀), TMS(테스트모드 선택핀), TCK(테스트 클록), TDO(테스트 데이터 출력핀) 및 TRST(파워온일 때의 리세트핀)으로 이루어지는 단자(7)는 Test Access Port(이하, TAP라고 한다)라 불리는 JTAG 규격에 근거하는 테스트단자이다(TRST는 옵션임). TAP는, 외부장치와 테스트회로를 접속하기 위한 인터페이스이다.

JTAG 규격대응소자는 내부에 바이패스 레지스터 및 명령 레지스터 등으로 이루어지는 JTAG 레지스터(5)(옵션으로서, 내부 스캔 레지스터 및 IDCODE 레지스터를 포함할 수 있다)와, JTAG 레지스터(5)를 제어하는 TAP 컨트롤러(6), 및 각 단자(3)와 내부논리회로(2) 사이에 배치된 시프트레지스터인 셀(4)을 구비하고 있다.

셀(4)은, 내부논리회로(2)의 출력데이터[J-CPU(1)의 입력단자(3)를 포함한다.] 또는 인접하는 셀(4)로부터 전송되는 테스트 데이터를 선택적으로 입력한다. 또한, 셀(4)의 출력데이터는 내부논리회로(2)[J-CPU(1)의 출력단자(3)를 포함한다. ] 또는 인접하는 셀(4)에 전송된다.

통상의 동작시에는(테스트모드가 아닐 때), J-CPU(1)의 입력단자(3)로부터 입력된 입력 데이터는 각 셀(4)을 통과하고 그대로 내부논리회로(2)에 전송되고, 내부논리회로(2)의 출력데이터는, 각 셀(4)을 통과하여 그대로 J-CPU(1)의 출력단자(3)로부터 출력된다.

테스트모드에 있어서는, 입력단자로부터 입력된 입력 데이터 대신에, TAP(7)로부터 입력한 신호를 셀(4)을 통하여 내부논리회로(2)에 전송할 수 있다. 또한, 내부논리회로(2)가 출력 데이터 대신에, TAP(7)로부터 입력한 신호를 셀(4)을 통하여 출력단자(3)로부터 출력할 수 있다.

TAP 컨트롤러(6)는, TMS 단자로부터 입력되는 입력 시퀀스에 따라서 테스트회로 전체의 여러가지의 동작을 제어한다.

JTAG 규격대응의 소자는 TAP(7)에 접속한 외부장치에 의해서 셀(4)을 통과하는 각 신호[단자(3)의 각 입출력신호]를 감시하거나, 임의의 데이터를 내부논리회로(2)에 입력할 수가 있다.

예컨대, 외부장치로부터 전송된 테스트입력 데이터를 TDI 단자에 입력하고, 복수의 셀(4)에 의해 구성되는 시리얼 시프트 레지스터를 직렬구동한다(클록신호는 TCK 단자에 입력한다.). 이에 따라, 테스트입력데이터는 각 셀(4)에 보내어진다. 다음으로, 각 셀(4)의 출력데이터를 내부논리회로(2)[J-CPU(1)의 출력단자(3)를 포함한다.]에 출력한다. 이상과 같이 테스트입력데이터를 내부논리회로(2)[J-CPU(1)의 출력단자(3)을 포함한다.]에 직접 입력할 수 있다.

마찬가지로, 내부논리회로(2)의 출력데이터[J-CPU(1)의 입력단자(3)를 포함한다.]를 셀(4)에 래치하고, 복수의 셀(4)에 의해 구성되는 시리얼시프트 레지스터를 직렬구동하여, TDO 단자로부터 상기 출력데이터를 출력할 수 있다.

요컨대 J-CPU(1)는 외부장치를 접속하여 최대 5개의 신호선을 제어함으로써 외부장치로부터 직접 J-CPU(1)의 내부논리회로(2)를 제어하는 것이 가능해진다. 이에 따라, J-CPU(1) 등의 소자 또는 전자장치의 테스트가 용이하게 된다고 하는 이점이 있다.

도 7은, J-CPU(1)를 사용한 전자장치의 시스템을 도시한 도면이고, 도 7에 있어서 9는 J-CPU(1)의 TAP(7)를 외부장치와 접속하기 위한 JTAG 커넥터, 108은 RAM(전자장치를 동작시키기 위해서 일시적으로 기억해야 하는 데이터등을 기억하는 읽고 쓰기 가능한 기억소자), 110은 J-CPU와 EEPROM(8)이나 RAM(108)등을 접속하는 신호모선(이하, 버스라고 한다)이다. 버스(110)에는 109으로 나타내는 EEPROM(8)나 RAM(108) 이외의 소자도 복수 접속하는 것이 가능하다. 또한, 실제의 회로는 그 외에도 다수의 전자부품을 포함하지만, 기재를 생략하고 있다.

J-CPU를 갖는 종래의 전자장치는, J-CPU에 JTAG 디버거로 불리우는 외부장치를 접속함으로써 외부로부터 J-CPU의 내부논리회로를 직접 제어할 수 있고, 프로그램 등의 데이터가 격납되어 있는 EEPROM을 포함하는 전소자에 엑세스할 수 있기 때문에, 개발효율의 향상이나 제조단계에서의 검사 및 프로그램의 기입 시간의 단축을 꾀할 수 있다는 이점이 있었다.

그러나 그 반면, 이 JTAG 디버거를 사용하고 제3자가 부정하게 종래의 전자장치의 EEPROM의 데이터를 고쳐쓰기할 수 있다는 문제가 있었다.

본 발명은, 효율적인 전자장치의 제조방법을 실현하고, 또한 제조된 전자장치의 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치의 제조방법을 실현하는 것을 목적으로 한다.

또한, 본 발명은 효율적인 제조가 가능한 전자장치를 실현하고, 또한 EEPROM의 데이터를 시장에서 고쳐쓰일 우려가 거의 없는 전자장치를 실현하는 것을 목적으로 한다.

본 발명은, IEEE std 1149. 1-1990 Standard Test Access Port and Boundary -Scan Architecture 규격 등에 대응하는 중앙연산처리장치에 따라서 제어되는 전자장치에 관한 것이며, 특히 기억소자에 격납하고 있는 데이터[중앙연산처리장치의 동작 프로그램, 암호 키, 및 고객식별자(유저ID코드) 등을 포함함.]의 부정개조방지에 관한 것이다.

도 1은 본 발명의 제 1 실시예의 전자장치의 CPU 등의 구성을 나타내는 도면.

도 2는 본 발명의 제 2 실시예의 전자장치의 CPU 등의 구성을 나타내는 도면.

도 3은 본 발명의 제 2 실시예, 제 3 실시예 및 제 4 실시예에 있어서의 영역이 따로 분리되어 있는 검출장치의 구성을 나타내는 도면.

도 4는 본 발명의 제 3 실시예의 전자장치의 CPU 등의 구성을 나타내는 도면.

도 5는 본 발명의 제 4 실시예의 전자장치의 CPU 등의 구성을 나타내는 도면.

도 6은 종래의 전자장치의 CPU 등의 구성을 나타내는 도면.

도 7은 JTAG 규격 대응의 CPU를 갖는 전자장치의 CPU 주변의 블록도.

도 8은 JTAG 규격 대응소자의 내부구조를 도시한 도면.

도면의 일부 또한 전부는, 도시를 목적으로 한 개요적 표현에 의해 나타내지고 있으며, 반드시 거기에 표시된 요소의 실제의 상대적 크기나 위치를 충실히 묘사하고 있다고는 할 수 없는 점은 고려해주시길 바란다.

[발명의 개시]

본 발명의 청구항1에 기재된 발명은, 분리 가능한 영역을 가지는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 상기 영역에 장착된 커넥터를 구비한 기판을 가지고, 또한 상기 영역을 따로 분리한 상태에서 상기 중앙연산처리장치의 내부회로를 직접 제어하고 상기 기억소자에 데이터를 기입할 수 없는 전자장치의 제조방법으로서, 상기 커넥터에 외부장치를 접속하여 상기 중앙연산처리장치의 내부논리회로를 직접 제어하고, 상기 기억소자에 데이터를 기입하는 기입 단계와, 상기 기입 단계후에, 상기 영역을 상기 기판으로부터 따로 분리하는 분리단계를 갖는 것을 특징으로 하는 전자장치의 제조방법이다.

본 발명의 전자장치의 제조방법은, 외부장치(예컨대 JTAG 디버거)에 의해서 CPU의 내부논리회로를 직접 제어하여 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입, 그 후 커넥터를 포함하는 영역을 따로 분리한다.

본 발명에 의해, 공장에서 전자장치를 제조할 때에는, JTAG 디버거 등의 외부장치를 사용하여 CPU(예컨대 J-CPU)의 내부회로를 직접 제어하고, 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있으며, 또한 고장개소의 검출 등을 신속하고 또한 정확하게 할 수 있다. EEPROM 로의 데이터의 기입을 완료후, 커넥터를 포함하는 영역을 따로 분리하는 것에 의해, 시장에서 제3자가 전자장치에 JTAG 디버거 등의 외부장치를 접속하여, 부정하게 내부의 EEPROM의 데이터 고쳐쓰기를 할 수 없게 한다.

예컨대 기판상의 저항소자를 제거함으로써 EEPROM으로의 기입을 할 수 없게 하는 방법도 생각할 수 있으나, 만약 제3자가 이것을 알면, 대체할 수 있는 저항소자를 납땜함으로써 용이하게 EEPROM으로의 기입을 가능하게 할 수 있다는 문제가 있다. 이에 대하여, 기판의 영역을 따로 분리해 두는 것을 제3자가 알게 되어도, 실제적으로 다시 개조하여 EEPROM으로의 기입을 가능하게 하는 것은 매우 어려운 일이다.

본 발명은, 효율적인 전자장치의 제조방법을 실현하고, 또한 제조된 전자장치의 EEPROM에 기억된 데이터가 시장에서 고쳐쓰여질 우려가 거의 없는 전자장치의 제조방법을 실현한다는 작용을 갖는다.

「전자장치」의 종류, 용도 등은 임의이다. 예컨대, 위성방송 등의 여러 방송의 수신기 및 휴대전화 등의 가정용의 전자기기 외에, 복사기 등의 업무용의 전자기기도 포함한다.

「분리 가능한 영역」이란, 임의의 방법에 의해 기판으로부터 분리 가능한 영역이란 의미이다. 예컨대, 기판의 한면 또는 양면에 V 자형의 홈을 내어, 외부에서 힘을 가하는 것에 의해 해당 홈의 곳에서 해당 영역을 따로 분리할 수 있는 기판이다. 또한, 예컨대, 따로 분리하는 영역의 경계선에 따라 많은 관통구멍 등을 형성하여, 경계선에 따라 해당 영역을 따로 분리할 수 있는 기판이다.

또한, 예컨대 시아에 의해 분리 가능한 영역을 경계선에 따라 절단하는 것도 포함한다. 이 경우는 경계선상에 부품이 없는 점, 경계선에 따라 절단한 후에도 상기 기판이 정상으로 동작하는 것 등이, 「따로 분리 가능」한 조건이다.

「중앙연산처리장치의 내부회로를 직접 제어하여」란, CPU를 통상의 프로그램(소프트웨어) 동작 이외의 방법으로 제어하는 것을 의미한다. 예컨대, JTAG 규격에 해당하는 J-CPU를 TAP을 통하여 직접 제어하는 것이다.

또한, 스캔 디자인회로를 구비하는 CPU를, 해당 스캔 디자인회로를 통하여 직접 제어하는 것을 포함한다.

또한, 크로스체크회로를 구비하는 CPU를, 해당 크로스체크회로(프로브선 드라이버 및 센스선 리시버)를 통하여 직접 제어하는 것을 포함한다.

예컨대, 통상의 소프트웨어에 의해 동작하고 있는 CPU와 외부장치 사이에서 핸드쉐이크 등의 방법에 따라 데이터를 전송하는 방법은, 포함되지 않는다.

「상기 영역을 따로 분리한 상태에 있어서 상기 중앙연산처리장치의 내부회로를 직접 제어하여 상기 기억소자에 데이터를 기입할 수 없다」란, 예컨대, 따로 분리된 커넥터 이외의 커넥터를 이용함으로써, 중앙연산처리장치의 내부회로를 직접 제어할 수 없는 것을 포함한다.

「데이터」는, 중앙연산처리장치의 동작 프로그램, 암호 키, 고객식별자(유저 ID 코드), 및 암증번호 등을 포함한다.

본 발명의 청구항4에 기재의 발명은, 분리 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 커넥터와, 적어도 1개의 상기 커넥터의 단자와 적어도 1개의 상기 중앙연산처리장치의 단자를 접속하는 중계장치와, 상기 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 가지며, 또한 상기 영역을 따로 분리한 상태에 있어서, 상기 검출장치의 출력신호에 따라서 상기 중계장치가 상기 커넥터의 단자와 상기 중앙연산처리장치의 단자를 접속하는 적어도 1개의 접속선을 차단하고 있으므로 상기 중앙연산처리장치의 내부회로를 직접 제어하고 상기 기억소자에 데이터를 기입할 수 없는 전자장치의 제조방법이며, 상기 커넥터에 외부장치를 접속하여 상기 중앙연산처리장치의 내부논리회로를 직접 제어하고, 상기 기억소자에 데이터를 기입하는 기입 단계와, 상기 기입 단계후에, 상기 영역을 따로 분리하는 분리단계를 가지는 것을 특징으로 하는 전자장치의 제조방법이다.

본 발명의 전자장치의 제조방법은, 외부장치(예컨대 JTAG 디버거)에 의해서 CPU의 내부논리회로를 직접 제어하여 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입, 그 후 영역을 따로 분리한다.

본 발명에 의해, 공장에서 전자장치를 제조할 때에는 JTAG 디버거 등의 외부장치를 사용하여 CPU(예컨대 J-CPU)의 내부회로를 직접 제어하고, 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있고, 또한 고장개소의 검출 등을 신속하고 또한 정확하게 할 수 있다. EEPROM으로의 데이터 기입을 완료후, 상기 영역을 따로 분리함으로써, 시장에서 제3자가 전자장치에 JTAG 디버거 등의 외부장치를 접속하고, 부정하게 내부의 EEPROM의 데이터를 고쳐쓰는 것을 할 수 없다.

기판의 영역을 따로 분리해 두는 것을 제3자가 알더라도 실제로 다시 개조하여 EEPROM로의 기입을 가능하게 하는 것은 매우 곤란하다.

본 발명은, 효율적인 전자장치의 제조방법을 실현하여, 또한 제조된 전자장치의 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치의 제조방법을 실현한다고 하는 작용을 갖는다.

중계장치는, 예컨대 JTAG 대응의 CPU의 TDI 단자와 커넥터의 단자를 접속하는 접속선을 차단하고 있다. 고로, JTAG 디버거 등의 외부장치를 커넥터에 접속하여, 상기 중앙연산처리장치의 내부회로를 직접 제어하여 상기 기억소자에 데이터를 기입할 수 없다.

본 발명의 청구항6에 기재의 발명은, 분리 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 커넥터와, 적어도 1개의 상기 커넥터의 단자와 적어도 1개의 상기 중앙연산처리장치의 단자를 접속하는 중계장치와, 스크램블장치와, 상기 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 가지며, 또한, 상기 영역을 따로 분리하고 있지 않은 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는, 상기 중앙연산처리장치의 출력데이터를 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있고, 상기 영역을 따로 분리한 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 검출장치의 출력신호에 따라서, 상기 스크램블장치가 상기 기억소자에 데이터를 기입할 수 없는, 전자장치의 제조방법이며, 상기 커넥터에 상기 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하여, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입하는 기입 단계와, 상기 기입 단계후에, 상기 영역을 따로 분리하는 분리단계를 갖는 것을 특징으로 하는 전자장치의 제조방법이다.

본 발명의 전자장치의 제조방법은, 외부장치(예컨대 JTAG 디버거)에 의해서 CPU의 내부논리회로를 직접 제어하여 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입하고, 그 후, 영역을 따로 분리하는 것에 의해, EEPROM의 고쳐쓰기가 불가능하게 된다.

본 발명에 의해, 공장에서 전자장치를 제조할 때에는, JTAG 디버거 등의 외부장치를 사용하여 CPU(예컨대 J-CPU)의 내부회로를 직접 제어하여, 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있고, 또한 고장개소의 검출 등을 신속하고 또한 정확하게 행할 수 있다. EEPROM 로의 데이터의 기입을 완료후, 영역을 따로 분리하는 것에 의해, 시장에서 제3자가 전자장치에 JTAG 디버거 등의 외부장치를 접속하여, 부정하게 내부의 EEPROM의 데이터를 고쳐쓰기가 불가능하게 된다.

기판의 영역을 따로 분리해 두는 것을 제3자가 알아도 실제로 수복하고 EEPROM로의 기입을 가능하게 하는 것은 매우 곤란하다.

제3자는 스크램블방법을 알 수 없기 때문에, EEPROM을 제거하여, PROM 라이터 등을 사용하여 데이터를 고쳐쓰는 방법에 의해서, 전자·장치를 불법으로 개조할 수 없다.

본 발명은, 효율적인 전자장치의 제조방법을 실현하고, 또한 제조된 전자장치의 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치의 제조방법을 실현한다고 하는 작용을 갖는다.

「기억소자에 데이터를 기입할 수 없도록」하는 방법은 임의이다. 예컨대, J-CPU와 EEPROM을 접속하는 선을 차단한다. 모든 선을 차단하더라도 좋고, 또는 예컨대 라이트스트로브신호의 선만을 차단하더라도 좋다. 또한, EEPROM의 칩셀렉트단자를 디스에이블로 하여도 좋다.

본 발명의 청구항10에 기재된 발명은, 분리 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 커넥터와, 스크램블장치와, 상기 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 가지며, 또한, 상기 영역을 따로 분리하고 있지 않은 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 제1의 스크램블 패턴으로 디스크램블하고, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 제1의 스크램블 패턴으로 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있고, 상기 영역을 따로 분리한 상태에 있어서, 상기 검출장치의 출력신호에 근거하여, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 제1의 스크램블 패턴으로 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 상기 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치가 출력 데이터를 제2의 스크램블패턴으로 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있는, 전자장치의 제조방법으로서, 상기 커넥터에 상기 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 제1의 스크램블 패턴으로 스크램블하고, 스크램블한 데이터를 상기 기억소자에 기입하는 기입 단계와, 상기 기입 단계후에, 상기 영역을 따로 분리하는 분리단계를 갖는 것을 특징으로 하는 전자장치의 제조방법이다.

본 발명의 전자장치의 제조방법은, 외부장치(예컨대 JTAG 디버거)에 의해서 CPU의 내부논리회로를 직접 제어하여 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입, 그 후, 영역을 따로 분리하는 것에 의해, EEPROM의 고쳐쓰기를 어렵게 한다.

본 발명에 의해, 공장에서 전자장치를 제조할 때에는, JTAG 디버거 등의 외부장치를 사용하여 CPU(예컨대 J-CPU)의 내부회로를 직접 제어하고, 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 제1의 스크램블 패턴으로 스크램블하여 기입할 수 있으며, 또한 고장개소의 검출 등을 신속하고 또한 정확하게 할 수 있다. EEPROM로의 데이터의 기입을 완료후, 영역을 따로 분리하는 것에 의해, 시장에서 제3자가 전자장치에 JTAG 디버거 등의 외부장치를 접속하여, 부정하게 내부의 EEPROM의 데이터를 고쳐쓰는 것을 어렵게 한다.

기판의 영역을 따로 분리해 놓은 것을 제3자가 알더라도 실제로 다시 개조하여 EEPROM 로의 기입을 가능하게 하는 것은 매우 곤란하다.

제3자는 제1의 스크램블 패턴을 모르기 때문에, EEPROM을 기판으로부터 빼내어, PROM 라이터 등을 사용하여 직접 데이터를 EEPROM에 기입할 수 없다.

제3자가 시장에 있는 제품에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여, 외부장치로부터 입력한 데이터를 기억소자에 기입하는 경우에도, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 제2의 스크램블 패턴으로 스크램블하고, 스크램블한 데이터를 상기 기억소자에 기입한다. 해당 스크램블장치는 기억소자로부터 데이터를 읽어 내어 제1의 스크램블패턴으로 디스크램블하기 위해서, 부정하게 고쳐쓴 데이터에 의해 전자장치는 동작하지 않는다.

바람직하게는, 비밀조작을 함으로써(예컨대, 제2의 영역을 기판으로부터 따로 분리하는 것, 또는 특정한 저항소자를 빼는 것 등), 스크램블장치가 제2의 스크램블 패턴에 의해 디스크램블하게 된다.

어떠한 이유에 의해 EEPROM의 데이터를 고쳐쓸 필요가 발생한 경우에, 제품에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여, 외부장치로부터 입력한 데이터를 기억소자에 기입할 수 있다. 데이터는 제2의 스크램블 패턴으로 스크램블되어 기억소자에 기입되지만, 비밀 조작을 함으로써 스크램블장치가 제2의 스크램블패턴으로 디스크램블하게 되어, 전자장치는 정상으로 동작한다.

본 발명은, 효율적인 전자장치의 제조방법을 실현하고, 또한 제조된 전자장치의 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치의 제조방법을 실현한다고 하는 작용을 갖는다.

또한, 본 발명은, 제조된 전자장치의 EEPROM에 기억된 데이터를 후에 고쳐쓰기가 가능한 전자장치의 제조방법을 실현한다고 하는 작용을 갖는다.

본 발명의 청구항 19에 기재된 발명은, 상기 중앙연산처리장치가 IEEE1149규격에 대응하는 소자인 것을 특징으로 하는 청구항 1에서 청구항 18중 어느 한 항에 기재된 전자장치의 제조방법이다.

IEEE1149규격에 대응한 소자는, 외부장치를 TAP에 접속함으로써 CPU의 내부논리회로를 직접 제어할 수 있다.

본 발명은, IEEE1149규격에 대응한 회로를 이용하여 효율적으로 데이터를 EEPROM에 기록하고, 효율적인 전자장치의 제조방법을 실현함과 동시에, 제조된 전자장치의 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치의 제조방법을 실현한다고 하는 작용을 갖는다.

IEEE1149규격이란, IEEE std l149. 1-1990 Standard Test Access Port and Boundary-Scan Architecture 및 그 개정규격(장래의 개정을 포함한다.)을 의미한다.

본 발명의 청구항 20에 기재된 발명은, 분리가 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 상기 영역에 커넥터를 구비한 기판을 갖는 전자장치이며, 상기 영역을 따로 분리하고 있지 않은 상태에 있어서, 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하고, 상기 기억소자에 데이터를 기입할 수 있으며, 또한 상기 영역을 따로 분리한 상태에 있어서, 상기 중앙연산처리장치를 제어하고 상기 기억소자에 데이터를 기입할 수 없도록 한 것을 특징으로 하는 전자장치이다.

본 발명의 전자장치는, 외부장치(예컨대 JTAG 디버거)에 의해서 CPU의 내부논리회로를 직접 제어하여 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있고, 또한 그 후 커넥터를 포함하는 영역을 따로 분리함으로써, EEPROM의 데이터의 고쳐쓰기를 방지할 수 있는 전자장치이다.

본 발명에 의해, 공장에서 전자장치를 제조할 때에는, JTAG 디버거 등의 외부장치를 사용하여 CPU(예컨대 J-CPU)의 내부회로를 직접 제어하고, 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있으며, 또한 고장개소의 검출 등을 신속하고 정확하게 할 수 있다. EEPROM로의 데이터의 기입을 완료후, 커넥터를 포함하는 영역을 따로 분리함으로써, 시장에서 제3자가 전자장치에 JTAG 디버거 등의 외부장치를 접속하여, 부정하게 내부의 EEPROM의 데이터를 고쳐쓰는 것이 불가능하게 된다.

기판의 영역을 따로 분리해 놓은 것을 제3자가 알더라도 실제로 다시 개조하여 EEPROM로의 기입을 가능하게 하는 것은 지극히 곤란하다.

본 발명은, 효율적인 제조가 가능한 전자장치를 실현하고, 또한 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치를 실현한다고 하는 작용을 갖는다.

본 발명의 청구항 21에 기재된 발명은, 분리 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 커넥터와, 적어도 1개의 상기 커넥터의 단자와 적어도 1개의 상기 중앙연산처리장치의 단자를 접속하는 중계장치와, 상기 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 갖는 전자장치이며, 상기 영역을 따로 분리하고 있지 않은 상태에서 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하고, 상기 기억소자에 데이터를 기입할 수 있고, 또한 상기 영역을 따로 분리한 상태에서 상기 검출장치의 출력신호에 따라서 상기 중계장치는 상기 커넥터의 단자와 상기 중앙연산처리장치의 단자를 접속하는 적어도 1개의 접속을 차단하고 있으므로 상기 중앙연산처리장치의 내부회로를 직접 제어하여 상기 기억소자에 데이터를 기입할 수 없도록 한 것을 특징으로 하는 전자장치이다.

본 발명의 전자장치는, 외부장치(예컨대 JTAG 디버거)에 의해서 CPU의 내부논리회로를 직접 제어하여 효율적인 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있고, 또한 그 후 영역을 따로 분리함으로써, EEPROM의 데이터의 고쳐쓰기를 방지할 수 있는 전자장치이다.

본 발명에 의해, 공장에서 전자장치를 제조할 때에는, JTAG 디버거 등의 외부장치를 사용하여 CPU(예컨대 J-CPU)의 내부회로를 직접 제어하여, 효율적으로 EEJROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있고, 또한 고장개소의 검출 등을 신속하고 또한 정확하게 할 수 있다. EEPROM로의 데이터의 기입을 완료후, 상기 영역을 따로 분리함으로써 시장에서 제3자가 전자장치에 JTAG 디버거 등의 외부장치를 접속하여, 부정하게 내부의 EEPROM의 데이터를 고쳐쓰는 것이 불가능하도록 할 수 있다.

기판의 영역을 따로 분리해 놓은 것을 제3자가 알더라도 실제로 다시 개조하여 EEPROM로의 기입을 가능하게 하는 것은 매우 곤란하다.

본 발명은, 효율적인 제조가 가능한 전자장치를 실현하고, 또한 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치를 실현하는 작용을 갖는다.

본 발명의 청구항 22에 기재된 발명은, 분리 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 커넥터와, 적어도 1개의 상기 커넥터의 단자와 적어도 1개의 상기 중앙연산처리장치의 단자를 접속하는 중계장치와, 스크램블장치와, 상기 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 갖는 전자장치이며, 상기 영역을 따로 분리하고 있지 않은 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음 과 동시에, 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여, 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 장기 중앙연산처리장치의 출력데이터를 스크램블하고, 스크램블한 데이터를 상기 기억소자에 기입할 수 있고, 상기 영역을 따로 분리한 상태에 있어서, 상기 기억소자에서 읽어낸 데이터를 상기 스크램블장치에 의하여 디스크램블하고, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 검출장치의 출력신호에 따라서 상기 스크램블장치가 상기 기억소자에 데이터를 기입할 수 없도록 한 것을 특징으로 하는 전자장치이다.

본 발명의 전자장치는, 외부장치(예컨대 JTAG 디버거)에 의해서 CPU의 내부논리회로를 직접 제어하여 효율적인 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있고, 또한 그 후의 영역을 따로 분리함으로써, EEPROM의 데이터의 고쳐쓰기를 방지할 수 있는 전자장치이다.

본 발명에 의해, 공장에서 전자장치를 제조할 때에는, JTAG 디버거 등의 외부장치를 사용하여 CPU(예컨대 J-CPU)의 내부회로를 직접 제어하고, 효율적인 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있고, 또한 고장개소의 검출 등을 신속하고 정확하게 행할 수 있다. EEPR0M으로의 데이터 기입을 완료한 후, 영역을 따로 분리함으로써, 시장에서 제3자가 전자장치에 JTAG 디버거 등의 외부장치를 접속하여, 부정하게 내부의 EEPROM의 데이터의 고쳐쓰기가 불가능하게 한다.

기판의 영역을 따로 분리해둔 것을 제3자가 알더라도 실제로 다시 개조하여 EEPROM로의 기입을 가능하게 하는 것은 매우 곤란하다.

제3자는 제1의 스크램블 패턴을 모르기 때문에, EEPROM을 기판으로부터 꺼내고, PROM 라이터 등을 사용하여 직접 데이터를 EEPROM에 기입할 수 없다.

본 발명은, 효율적인 제조가 가능한 전자장치를 실현하고, 또한 EEPROM의 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치를 실현한다는 작용을 갖는다.

본 발명의 청구항 23에 기재의 발명은, 분리 가능한 영역을 갖는 기판이며, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 커넥터와, 스크램블장치와, 상기 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 갖는 전자장치이며, 상기 영역을 따로 분리하고 있지 않은 상태에 있어서, 상기 기억소자에서 읽어낸 데이터를 상기 스크램블장치에 의해서 제1의 스크램블 패턴으로 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에전송할 수 있음과 동시에, 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 상기 제1의 스크램블 패턴으로 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있고, 상기 영역을 따로 분리한 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 상기 제1의 스크램블 패턴 또는 상기 제1의 스크램블패턴과 다른 스크램블 패턴인 제2의 스크램블 패턴으로 디스크램블하고, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 상기 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 상기 제2의 스크램블 패턴으로 스크램블하고, 스크램블한 데이터를 상기 기억소자에 기입할 수 있는 것을 특징으로 하는 전자장치이다.

본 발명의 전자장치는, 외부장치(예컨대 JTAG 디버거)에 의해서 CPU의 내부논리회로를 직접 제어하여 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있고, 또한 그 후 영역을 따로 분리함으로써, EEPROM의 데이터의 고쳐쓰기를 방지할 수 있는 전자장치이다.

본 발명에 의해, 공장에서 전자장치를 제조할 때에는, JTAG 디버거 등의 외부장치를 사용하여 CPU(예컨대 J-CPU)의 내부회로를 직접 제어하고, 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 제1의 스크램블 패턴으로 스크램블하여 기입할 수 있고, 또한 고장개소의 검출 등을 신속하고 정확하게 행할 수 있다.

제3자는 제1의 스크램블패턴을 모르기 때문에, EEPROM을 기판에서 꺼내어 PROM 라이터 등을 사용하여 직접 데이터를 EEPROM에 기입할 수 없다

「상기 영역을 따로 분리한 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 상기 제1의 스크램블 패턴 또는 제2의 스크램블 패턴으로 디스크램블하고」란, 제1의스크램블 패턴으로 디스크램블하는 전자장치(제2의 스크램블 패턴으로 디스크램블할 수 없다.), 제2의 스크램블 패턴으로 디스크램블하는 장치(제1의 스크램블 패턴으로 디스크램블할 수 없다.), 및 제1의 스크램블 패턴 및 제2의 스크램블 패턴중 고객이 선택한 스크램블 패턴으로 디스크램블하는 전자장치를 포함한다.

상기 영역을 따로 분리한 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 상기 제1의 스크램블 패턴으로 디스크램블하는 본 발명의 전자장치는 하기의 작용을 갖는다.

공장에서 효율적으로 EEPROM에 데이터를 기입하여 제조된 전자장치를, 상기 영역을 따로 분리하여 출하한다. 제1의 스크램블패턴으로 스크램블되어 있는 EEPROM의 데이터는, 제1의 스크램블패턴으로 디스크램블 된다. 따라서, 전자장치는 정상으로 동작한다.

제3자가 시장에 있는 제품에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하고, 외부장치로부터 입력한 데이터를 기억소자에 기입하는 경우에는, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를제2의 스크램블패턴으로 스크램블하고, 스크램블한 데이터를 상기 기억소자에 기입한다. 해당 스크램블장치는 기억소자로부터 데이터를 읽어 내고 제1의 스크램블 패턴으로 디스크램블하기 때문에, 부정하게 고쳐쓴 데이터에 의해 전자장치는 동작하지 않는다.

기판의 영역을 따로 분리해 놓은 것을 제3자가 알더라도 실제로 다시 개조하여 EEPROM로의 기입을 가능하게 하는 것은 지극히 곤란하다.

이에 따라, 본 발명은, EEPROM의 데이터의 고쳐쓰기가 곤란한 전자장치를 실현한다는 작용을 갖는다.

상기 영역을 따로 분리한 상태에 있어서, 상기 기억소자로부터 읽어 낸 데이터를 상기 스크램블장치에 의하여 상기 제2의 스크램블패턴으로 디스크램블하는 본 발명의 전자장치는 하기의 작용을 갖는다.

공장에서 효율적으로 EEPROM에 데이터를 기입하여 제조된 전자장치를, 상기 영역을 따로 분리하는 일없이 출하한다. 제1의 스크램블 패턴으로 스크램블되어 있는 EEPROM의 데이터는, 제1의 스크램블 패턴으로 디스크램블된다. 따라서 전자장치는 정상으로 동작한다.

기판의 영역을 따로 분리해 놓은 것을 제3자가 알더라도 실제로 다시 개조하여 EEP0M로의 기입을 가능하게 하는 것은 매우 곤란하다.

제3자는 제1의 스크램블패턴을 모르기 때문에, EEPROM을 기판에서 꺼내어 PROM 라이터 등을 사용하여 직접 데이터를 EEPROM에 기입할 수 없다.

EEPROM의 데이터는, 몇번이라도 고쳐쓸 수가 있다. 제1의 스크램블패턴으로스크램블된 데이터가 EEPROM에 기입되고, EEPROM에서 읽어낸 데이터가 제1의 스크램블 패턴으로 디스크램블된다. 따라서, 예컨대 시청자의 매월 시청기록 등의 데이터를 기록할 수 있다.

만약에 제1의 스크램블 패턴이 제3자에게 누설되고, EEPROM이 부정하게 고쳐쓰인(EEPROM을 기판으로부터 빼고, PROM 라이터 등을 사용하여 부정한 데이터를 직접 EEPROM에 기입하는 경우를 상정한다.) 경우에는, 상기 영역을 따로 분리한다. 이에 따라, 스크램블 패턴이 제1의 스크램블패턴으로부터 제2의 스크램블패턴으로 변경된다. 전자장치는 상기 영역을 따로 분리하기 전과 변하지 않는 기능을 가지며, 또한 제3자에 대한 비밀을 회복할 수 있다.

즉, EEPROM의 데이터는, 몇번이라도 고쳐쓸 수 있다. 제2의 스크램블패턴으로 스크램블된 데이터가 EEPROM에 기입되고, EEPROM에서 읽어 내여진 데이터가 제2의 스크램블패턴으로 디스크램블 된다. 따라서, 예컨대 시청자의 매달 시청기록 등의 데이터를 기록할 수 있다.

또한, 제3자는 제2의 스크램블패턴을 모른다.

이에 따라, 본 발명은 EEPROM의 데이터의 고쳐쓰기가 곤란한 전자장치를 실현한다고 하는 작용을 갖는다.

본 발명의 청구항 24에 기재된 발명은, 따로 분리 가능한 제1의 영역및 제2의 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 스크램블장치와, 상기 제1의 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치와, 상기 제2의 영역이 따로 분리되어 있는지의 여부를검출하는 검출장치를 구비한 기판을 갖는 전자장치이며, 상기 제1의 영역 및 상기 제2의 영역의 어느쪽의 영역도 따로 분리되어 있지 않은 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 제1의 스크램블 패턴으로 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 상기 제1의 스크램블 패턴으로 스크램블하고, 스크램블한 데이터를 상기 기억소자에 기입할 수 있으며, 상기 제1의 영역을 따로 분리하고 또한 상기 제2의 영역을 따로 분리하고 있지 않은 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 상기 제1의 스크램블 패턴으로 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 상기 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치가 출력 데이터를 상기 제1의 스크램블 패턴과 다른 스크램블 패턴인 제2의 스크램블 패턴으로 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있으며, 상기 제1의 영역 및 상기 제2의 영역을 함께 따로 분리한 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 상기 제2의 스크램블 패턴으로 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 접속한상기 외부장치를 통하여 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 스크램블장치를 통해 상기 기억소자에 기입할 수 없도록 한 것을 특징으로 하는 전자장치이다.

본 발명은, 제1의 영역 및 제2의 영역의 분리 상태에 따라서 스크램블장치의 스크램블 패턴 및 디스크램블 패턴의 모드를 바꿀 수 있고, 또한 EEPROM로의 고쳐쓰기 가능회수를 제한할 수 있는 전자장치를 실현한다는 작용을 갖는다.

제3자는 제1의 스크램블패턴을 모르기 때문에, EEPROM을 기판으로부터 빼내어, PROM 라이터 등을 사용하여 직접 데이터를 EEPROM에 기입하는 것이 불가능하다.

이에 따라, 본 발명은, EEPROM의 데이터의 고쳐쓰기가 곤란한 전자장치를 실현한다고 하는 작용을 갖는다.

공장에서 효율적으로 EEPROM에 데이터를 기입하여 제조된 전자장치를, 제1의 영역을 따로 분리하여 출하한다. 제1의 스크램블패턴에 스크램블되어 있는 EEPROM의 데이터는, 제1의 스크램블패턴으로 디스크램블된다. 따라서, 전자장치는 정상으로 동작한다.

제3자가 시장에 있는 제품에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하고, 외부장치로부터 입력한 데이터를 기억소자에 기입하는 경우에도, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 제2의 스크램블 패턴으로 스크램블하고, 스크램블한 데이터를 상기 기억소자에 기입한다. 해당 스크램블장치는 기억소자로부터 데이터를 읽어내어 제1의 스크램블패턴으로 디스크램블하기 때문에, 부정하게 고쳐쓴 데이터에 의해 전자장치는 동작하지 않는다.

기판의 영역을 따로 분리해 놓은 것을 제3자가 알아도 실제로 다시 개조하여 EEPROM로의 기입을 가능하게 하는 것은 매우 어렵다.

또한, EEPROM의 데이터를 고쳐쓸 필요가 발생한 경우에는, 외부장치를 커넥터에 접속하여, 외부장치에 의해 CPU의 내부논리회로를 직접 제어하여, EEPROM에 데이터를 기입한다. 데이터는 제2의 스크램블패턴에 스크램블된다. 따라서, 기판의 제2의 영역을 따로 분리한다. 이에 따라, EEPROM의 데이터는 제2의 스크램블 패턴으로 디스크램블되기 때문에, 전자기기는 정상으로 동작한다.

또, 제2의 영역을 따로 분리한 경우에 스크램블장치가 제2의 스크램블 패턴에 디스크램블하는 것은 비밀로 해두는 것이 바람직하다.

따라서, 본 발명의 전자장치는 2회, 외부장치에 의해 CPU의 내부논리회로를 직접 제어하고, EEPROM에 데이터를 기입할 수 있다.

본 발명의 청구항 25에 기재된 발명은, 상기 중앙연산처리장치는 IEEE 1149규격에 대응하는 소자인 것을 특징으로 하는 청구항 20에서 청구항 24에 기재된 전자장치이다.

IEEE1149규격에 대응한 소자는, 외부장치를 TAP에 접속함으로써, CPU의 내부논리회로를 직접 제어할 수 있다.

본 발명은, IEEE1149규격에 대응한 회로를 이용하여 효율적으로 제조할 수 있는 전자장치를 실현하고, 또한 EEPROM의 데이터가 시장에서 고쳐쓰여질 우려가거의 없는 전자장치를 실현한다는 작용을 가진다.

발명의 신규인 특징은 첨부의 청구의 범위에 특히 기재된 것에 다름이 없지만, 구성 및 내용의 양쪽에 관하여 본 발명은, 다른 목적이나 특징과 함께, 도면과 공동하여 이해되어지는 점이 이하의 상세한 설명으로부터 보다 이해되고 평가될 것이다.

[발명의 실시를 하기 위한 최량의 형태]

이하, 본 발명을 실시하기 위한 최량의 형태를 구체적으로 나타낸 실시예에 대하여 도면과 함께 기재한다.

<<실시예1>>

본 발명의 제1 실시예를 도 1을 이용하여 설명한다.

도 1은, 제 1 실시예의 전자장치에 있어서의 J-CPU(1) 및 EEPROM을 포함하는 블록을 나타낸다. 전자장치의 용도 및 종류 등은 임의이지만, 제 1 실시예의 전자장치는, 위성방송의 수신기이다.

또, 종래의 기술에서 설명한 것과 실질적으로 동일한 소자 및 부품 등에 대해서는 동일한 부호를 사용한다.

도 1에 있어서, 1은, 배경기술에서 도 8을 사용하여 설명한 JTAG 규격 대응소자 구조의 CPU(J-CPU), 8은 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자로서 프로그램격납용의 기억소자인 EEPROM, 9는 J-CPU(1)의 내부논리회로를 직접 제어하기 위한 외부장치인 JTAG 디버거(도시하지 않음.)를 접속하기 위한 JTAG 커넥터, 10은 J-CPU(1)이나 EEPROM(8)을 비롯하여, 다수의 전자부품이 설치되어 있는 기판이 적어도 4층 이상인 다층기판, 13은 기판(10)의 분리가 용이하게 되도록 형성된 V 커트이다.

도 1에 있어서 V 커트(13)에서 좌측의 JTAG 커넥터(9)가 설치된 영역이 분리 가능한 영역을 나타낸다. J-CPU(1)은 복수의 단자(3)를 구비하고 있고, 기판(10)에 납땜되어 있다. 복수의 단자(3)중 7은 Test Access Port(TAP)라 불리우는 JAPAG규격 대응소자 특유의 단자이고, TDI, TDO, TMS, TCK, TRST의 5개의 단자로 이루어진다.

그러나 도 1의 회로구성에 한정되는 것이 아니라, JTAG 규격으로서는 TRST은 옵션으로 되어 있기 때문에, 7은 TDI, TDO, TMS 및 TCK의 4개의 단자로 이루어지는 경우도 있다.

11은, JTAG 커넥터(9)와 TAP 단자(7)를 접속하는 5개 또는 4개의 접속선이다. 접속선(11)은, 기판(10)의 내층(14)에 형성되어 있다. 12는 J-CPU(1)과, EEPROM(8)등을 접속하는 어드레스 버스 및 데이터버스이다. 어드레스 버스 및 데이터버스(12)는, 또한, J-CPU(1)과 다른 소자(예컨대, 시리얼 포트 LSI 등의 주변소자)를 접속하고 있다.

또, JTAG 커넥터(9)는, 일반적으로는 TAP로의 접속선 모두(4개 또는 5개)를 포함하지만, TDI만 또는 TCK만과 같이 JTAG 회로를 동작시키기 위해서 불가결한 신호(특히, EEPROM에 데이터를 기입하기 위해서 불가결한 신호)만의 접속선을 포함하는 경우도 있다.

J-CPU(1)의 칩은 기판(10)에 설치된 상태(납땜 등이 된 상태)에서는 외부에서 단자(3)에 접촉할 수 없는 Ball Grid Array(BGA) 패키지에 봉하여져 있다. BGA 패키지 소자의 단자는, 도 1과 같이 모두 BGA 패키지와 기판과의 접촉면내에 존재하기 때문에, 소자를 기판에 부착시킨 상태(소자는 기판에 밀착하고 있어 소자와 기판 사이의 빈틈은 거의 없다.)에서는 단자가 외부에서 보이지 않는다. 그 때문에 예컨대, 도 1의 J-CPU(1)의 단자에 선재를 납땜하여, 해당 선재를 통하여 J-CPU(1)에 신호를 입력하거나 하는 것은 할 수 없다.

전자장치를 이하의 순서로 제조한다.

(1)분리 가능한 영역을 따로 분리하지 않는 상태에 있어서, 기판에 설치된 EEPROM(8)에 프로그램을 기입한다. 프로그램 기입은 JTAG 커넥터(9)에 JTAG 디버거를 접속하고, JTAJG 디버거로부터 접속선(11)을 통해 J-CPU(1)의 제어명령과 프로그램을 J-CPU(1)에 보낸다. J-CPU(1)는 제어명령에 따라서 보내여진 프로그램을, 버스(12)를 통해 EEPROM(8)에 기입한다.

예컨대, TDI 단자에 데이터를 입력하고, TCK 단자에 클록신호를 입력하여, 데이터를 셀(4)에 전송한다(시프트 레지스터의 시리얼전송). 다음에 EEPROM(8)를 제어하는 J-CPU(1)의 단자(3)[예컨대, EEPROM(8)의 복수의 어드레스단자, 복수의 데이터단자, 라이트스트로브단자 및 인에이블단자(또는 칩셀렉트단자)이다.]에서, 셀(4)의 데이터를 출력한다. 출력된 데이터는 EEPROM(8)에 입력된다. 이것을 수차 되풀이함으로써 EEPROM에 데이터를 기입할 수가 있다.

이 일련의 기입 동작은 JTAG 디버거를 이용하여 J-CPU(1)의 내부논리회로를 직접 제어할 수 있기 때문에 실현할 수 있다

(2)프로그램기입 완료후 V 커트(13)로 기판(10)의 분리가 가능한 영역을 따로 분리한다. 분리가 가능한 영역을 따로 분리한 후, 완성한 전자장치를 시장에출하한다.

분리 가능한 영역을 따로 분리한 후는 J-CPU(1)의 TAP(7)에 연결된 JTAG 커넥터(9)가 없기 때문에, JTAG 디버거를 접속할 수 없다. 이에 JTAG 디버거로 J-CPU(1)의 내부논리회로를 직접 제어하여 EPROM(8)에 프로그램을 기입할 수 없게 되고, 제3자가 부정하게 EEPROM의 프로그램을 개조하는 것을 방지할 수 있다.

또한, 접속선(11)(JTAG 신호가 통한다.)이 기판(10)의 표층에 형성되어 있으면, 접속선(11)을 덮고 있는 보호층을 깎아냄으로써 접속선(11)을 노출시킬 수 있다. 노출시킨 접속선(11)에 선재를 직접 납땜하고, 선재의 타단을 JTAG 디버거에 접속함으로써 JTAG 디버거로 J-CPU(1)의 내부논리회로(2)를 직접 제어하고 프로그램의 개조가 가능하게 된다.

제 1 실시예의 전자장치는, 접속선(11)이 기판(10)의 내층에 형성되어 있기 때문에, 접속선(11)에 JTAG 디버거를 직접 접속할 수 없다. 따라서, 영역을 따로 분리한 후에는, 프로그램을 개조할 수 없다.

5개 또는 4개의 접속선(11) 모두가 기판(10)의 내층에 형성되어 있어도 좋고, 예컨대, TDI의 접속선만 또는 TCK의 접속선만이 기판(10)의 내층에 형성되어 있더라도 좋다.

J-CPU(1)의 칩이 예컨대 Quad Flat Package(QFP)와 같이 기판(10)에 설치된 후에도 단자(3)에 외부로부터 접촉 가능한 패키지로 봉하게 되어 있으면, 단자(3)에 직접 JTAG 디버거를 접속할 수 있기 때문에, JTAG 디버거로 J-CPU(1)의 내부논리회로(2)를 직접 제어하여 프로그램의 개조를 하는 것이 가능하게 된다.

제 1 실시예에 있어서는, J-CPU(1)의 칩이 BGA 패키지로 봉하여 이루어져 있고, TAP(7)에 JTAG 디버거를 직접 접속하여 프로그램을 개조할 수 없다.

제 1 실시예의 변형에 있어서는, J-CPU(1)의 칩은 외부에서 접촉할 수 있는 패키지(예컨대 QFP)로 봉하여 있지만, J-CPU(1)을 설치후 적어도 TAP(7)이 수지밀봉되어 있다[예컨대, TAP(7)의 단자 위에 제거가 곤란한 수지를 도포하여, 수지를 고화시킨다.]. J-CPU(1)는 기판에 설치된 상태에 있어서, 그 단자가 외부보다 접촉할 수 없도록 밀봉된다. 따라서 이러한 방법에 의해서도 동일한 효과를 얻을 수 있다.

명세서 및 특허청구의 범위에 기재된 「기판에 실장된 상태에 있어서 단자가 외부에 접촉할 수 없도록 밀봉되어 있다」라는 것은, 반도체장치의 칩이 BGA 패키지 등으로 밀봉되어 있는 경우, 및 반도체장치를 기판에 실장후 그 단자를 수지로 덮는 등의 방법에 따라 밀봉하는 경우를 포함한다.

<<실시예 2>>

본 발명의 제 2 실시예를 도 2 및 도 3을 사용하여 설명한다.

도 2는, 제 2 실시예의 전자장치에 J-CPU(1) 및 EEPROM(8)을 포함하는 블록을 나타낸다. 전자장치의 용도 및 종류 등은 임의이지만, 제 2 실시예의 전자장치는 휴대정보단말이다.

또한, 종래의 기술 또는 제 1 실시예에서 설명한 것과 실질적으로 같은 소자 및 부품에 있어서는 동일한 부호를 사용하여 설명을 생략한다.

도 2에 있어서, 15는 JTAG 커넥터(9)와 J-CPU(1)사이의 신호를 중계하는 제1의 중계장치, 16은 기판(10)의 분리 가능한 영역이 따로 분리되어 있는지의 여부를 검출하기 위해서 분리 가능한 영역까지 인출된 분리 감시선이다. 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치는, 분리 감시선(16)을 포함한다. 분리 감시선(16)은, 기판(10)의 내층에 형성되어 있다.

도 3을 사용하여, 분리 감시선(16)을 포함하는 검출장치가 기판(10)의 분리 가능한 영역이 따로 분리되어 있는지의 여부를 검출하는 방법을 설명한다. 분리 감시선(16)의 일단은 기판(10)의 분리 가능한 영역으로부터 그라운드에 접속되고, 다른쪽은 중계장치(15)에 접속되고, 중계장치(15)내부에서 전압검출부와, 저항을 통해 전원에 접속되어 있다. 검출장치는, 분리 감시선, 저항 및 전압검출부 등을 포함한다.

분리 가능한 영역이 따로 분리되어 있지 않은 경우는 분리 감시선(16)의 전압은 그라운드와 동등하게 되며(0V), 따로 분리된 후는 전원전압(예컨대 +5V)과 같게 된다. 중계장치(15)내부의 전압검출부는 이 분리 감시선(16)의 전압을 검출한다.

분리 감시선(16)의 전압이 0V인 것을 전압검출부가 검출한 경우는, 중계장치 (15)는 접속선(11)[JTAG 커넥터(9)와 J-CPU(1)의 TAP(7)을 접속하는 접속선으로, JTAG 신호가 통한다.]을 접속한다. 외부장치(JTAG 디버거)를 JTAG 커넥터(9)에 접속하고, 외부장치로부터 J-CPU(1)에 JTAG 신호를 전송하여, J-CPU(1)의 내부논리회로를 직접 제어하고 EEPROM(8)에 데이터(프로그램)를 기입할 수 있다.

분리 감시선(16)의 전압이 5V인 경우는, 중계장치(15)는 접속선(11)을 차단한다. 외부장치로부터 J-CPU(1)에 JTAG 신호를 전송할 수 없다. 그 때문에, EEPR0M의 데이터의 고쳐쓰기가 불가능하다.

중계장치(15)는 접속선(11)을 모두(4개 또는 5개) 차단하여도 좋고, TDI만, 또는 TCK만 차단하더라도 좋다.

전자장치를 이하의 순서로 제조한다.

(1)분리 가능한 영역을 따로 분리하고 있지 않은 상태에 있어서, 기판에 설치된 EEPROM(8)에 프로그램을 기입한다. 프로그램기입은 JTAG 커넥터(9)에 JTAG 디버거를 접속하고, JTAG 디버거로부터 접속선(11) 및 중계장치(15)를 통해 J-CPU (1)의 제어명령과 프로그램을 J-CPU(1)에 보낸다. J-CPU(1)는 제어명령에 따라서, 보내여진 프로그램을 버스(12)를 통해 EEPROM(8)에 기입한다. 이 일련의 기입동작은 JTAG 디버거를 사용하여 J-CPU(1)의 내부논리회로를 직접 제어할 수 있기 때문에 실현된다.

(2)프로그램기입 완료후 V 커트(13)로 기판(10)의 분리 가능한 영역을 따로 분리한다. 분리 가능한 영역을 따로 분리한 후, 완성한 전자장치를 시장에 출하한다.

분리 가능한 영역을 따로 분리한 후는 중계장치(15)가 접속선(11)을 차단하기 때문에, JTAG 디버거에 의해 J-CPU(1)의 내부논리회로를 직접 제어하여 EEPROM (8)에 프로그램을 기입할 수 없다. 이에 따라, 제3자가 부정하게 EEPROM의 프로그램을 개조하는 것을 방지할 수 있다.

만약에 분리 감시선(16)이 기판(10)의 표층에 형성되어 있으면, 기판(10)의분리 가능한 영역이 따로 분리된 후, 분리 감시선(16)을 덮고 있는 보호층을 깎아냄으로써 분리 감시선(16)을 노출시킬 수 있다. 노출시킨 분리 감시선(16)에 선재를 직접 납땜하여, 선재의 타단을 그라운드에 접속한다고 하는 부정한 개조를 함으로써 중계장치(15)가 접속선(11)을 접속한다. 이에 따라, JTAG 디버거로 J-CPU(1)의 내부논리회로(2)를 직접 제어하여 프로그램의 개조를 하는 것이 가능하게 된다.

제 1 실시예의 전자장치는, 분리 감시선(16)이 기판(10)의 내층에 형성되어 있기 때문에, 상기와 같은 부정한 개조를 할 수 없다. 따라서, 영역을 따로 분리한 후는, 프로그램을 개조할 수 없다.

마찬가지로, 중계장치(15)와 J-CPU(1) 사이의 접속선(11)도 기판(10)의 내층 (14)에 형성되어 있기 때문에, 중계장치(15)와 J-CPU(1) 사이의 접속선(11)에 직접 JTAG 디버거를 접속할 수가 없다. 이에 따라, 프로그램의 개조를 방지할 수 있다.

또한, J-CPU(1) 및 중계장치(15)의 칩이 BGA 패키지에 밀봉되어 있기 때문에, 이들 소자를 기판에 실장한 후에는 그것들의 단자(3)에 외부로부터 접촉할 수 없다. 따라서, J-CPU(1) 또는 중계장치(15)의 JTAG 신호선의 단자에 직접 JTAG 디버거를 접속하여 프로그램을 개조할 수 없다.

다른 실시예에 있어서는, J-CPU(1) 및 중계장치(15)의 칩은 외부에서 접촉할 수 있는 패키지(예컨대 QFP)에 밀봉되어 있지만, J-CPU(1) 및 중계장치(15)를 실장한 후 적어도 JTAG1신호선의 단자를 수지밀봉한다[예컨대 TAP(7)의 단자 위에 제거가 곤란한 수지를 도포하고, 수지를 고화시킨다.]. J-CPU(1) 및 중계장치(15)는 기판에 설치된 상태에 있어서, 그 단자가 외부에서 접촉할 수 없도록 밀봉된다.따라서 이와 같은 방법에 의해서도 동일한 효과를 얻을 수 있다.

<<실시예3>>

본 발명의 제 3 실시예를 도 4를 사용하여 설명한다.

도 4는, 제 3 실시예의 전자장치에 있어서의 J-CPU(1) 및 EEPROM을 포함하는 블록을 나타낸다. 전자장치의 용도 및 종류 등은 임의이지만, 제 3 실시예의 전자장치는, 복사기이다.

그리고, 종래의 기술, 제 1 실시예 또는 제 2 실시예로 설명한 것으로 실질적으로 같은 소자 및 부품에 있어서는 동일한 부호를 사용하여 설명을 생략한다.

도 4에 있어서, 19는 검출장치와 중계장치를 갖는 제2의 중계장치이다. 검출장치는, 기판(10)의 분리 가능한 영역이 따로 분리되어 있는지의 여부를 검출하고, 검출결과를 제2의 중계장치(19)가 가지는 중계장치 및 스크램블장치(17)에 전송한다. 제2의 중계장치(19)가 가지는 중계장치는, 검출장치의 검출결과에 따라서 JTAG 커넥터(9)와 J-CPU(1) 사이의 접속선(11)[JTAG 커넥터(9)와 J-CPU(1)의 TAP를 접속하는 접속선이며, JTAG 신호가 통한다.]을 접속 또는 차단한다.

17은 J-CPU(1)로부터 EEPROM(8)에 전송되는 데이터를 스크램블하고, 또한 EEPROM(8)에서, J-CPU(1)에 전송되는 데이터를 디스크램블하는 제1의 스크램블장치이다. 12a는 데이터버스, 12b는 어드레스, 12c는 스크램블이 시행된 데이터버스이며, 18은 적어도 제2의 중계장치(19)와 스크램블장치(17)를 포함하는 제1의 반도체장치이다.

제2의 중계장치(19)의 기능은, 검출결과를 스크램블장치(17)에 전송하는 것을 제외하고, 제 2 실시예의 중계장치(15)와 마찬가지이다.

검출장치는, 도 3에 나타내는 제 2 실시예와 동일하다. 따라서, 분리 가능한 영역이 분리되어 있지 않은 경우는, 분리 감시선(16)은 그라운드에 접지되어 있고, 분리 감시선(16)의 전압은 0V이다. 분리 가능한 영역이 따로 분리된 경우는, 분리 감시선(16)의 전압은, 전원전압(예컨대 +5V)이다.

기판(10)의 분리 가능한 영역이 따로 분리되어 있지 않은 경우에는, 검출장치는 기판(10)의 분리 가능한 영역이 따로 분리되어 있지 않은 것을 분리 감시선(16)에 의해서 검출하고, 제2의 중계장치(19)에 포함되는 중계장치 및 스크램블장치(17)에 상기 영역이 따로 분리되어 있지 않은 것을 나타내는 검출신호(이하, 제1의 검출신호라고 한다.)를 전송한다. 제2의 중계장치(19)에 포함되는 중계장치는, JTAG 커넥터(9)와 J-CPU(1)사이의 접속선(11)을 접속한다.

스크램블장치가 제1의 검출신호를 입력하는 경우에는, 스크램블장치(17)는, J-CPU(1)이 출력하는 데이터를 입력하고, 입력한 데이터를 비밀의 스크램블 패턴으로 스크램블하여, 스크램블된 데이터를 출력한다. 스크램블된 데이터는, EEPROM에 기입한다. 또한, 검출장치가 제1의 검출신호를 출력하고 있거나, 또는 상기 영역이 따로 분리되어 있는 것을 나타내는 검출신호(이하, 제2의 검출신호라고 한다.)를 출력하고 있는지에 상관없이, 스크램블장치(17)는, EEPROM(8)로부터 읽어낸 데이터를 입력하고, 입력한 데이터를 비밀의 상기 스크램블 패턴으로 디스크램블하여, 디스크램블된 데이터를 J-CPU(1)에 전송한다.

기판(10)의 분리 가능한 영역이 따로 분리되어 있는 경우에는, 검출장치는스크램블장치(17)에 대하여 제2의 검출신호를 전송한다.

스크램블장치(17)가 제2의 검출신호를 입력하는 경우에는, 스크램블장치(17)는 EEPROM(8)로의 데이터 기입을 하지 않는다. 구체적으로는, 예컨대 스크램블장치(17)가 J-CPU(1)와 EEPROM(8)의 모든 접속선을 차단하는 것, 또는 J-CPU(1)로부터 EEPROM(8)에 전송하는 라이트스트로브신호를 차단하는 것, 또는 EEPROM(8)의 인에이블단자(또는 칩셀렉트단자)를 디스에이블로 하는 등에 의해, EEPROM(8)로의 데이터기입이 금지된다.

전자장치를 이하의 순서로 제조한다.

(1)분리 가능한 영역을 따로 분리하고 있지 않은 상태에 있어서, 기판에 설치된 EEPROM(8)에 프로그램을 기입한다. 프로그램기입은 JTAG 커넥터(9)에 JTAG 디버거를 접속하고, JTAG 디버거로부터 접속선(11) 및 제2의 중계장치(19)를 통해 J-CPU(1)의 제어명령과 프로그램을 J-CPU(1)에 보낸다. J-CPU(1)은 제어명령에 따라서 보내여진 프로그램을 버스(12a 및 12b)를 통하여 스크램블장치(17)에 전송한다. 스크램블장치(17)는 프로그램을 스크램블한다. 스크램블된 프로그램은, EEPROM(8)에 기입한다. 이 일련의 기입 동작은 JTAG 디버거를 사용하여 J-CPU(1)의 내부논리회로를 직접 제어할 수 있기 때문에 실현된다.

(2)프로그램기입 완료후에, V커트로 기판의 분리 가능한 영역을 따로 분리한다. 분리 가능한 영역을 따로 분리한 후, 완성한 전자장치를 시장에 출하한다.

분리 가능한 영역을 따로 분리한 후에는, 중계장치(19)가 접속선(11)을 차단하고 또한 스크램블장치(17)가 데이터를 EEPROM(8)에 기입하지 않기 때문에, JTAG디버거에 의해 J-CPU(1)의 내부논리회로를 직접 제어하여 EEPROM(8)에 프로그램을 기입할 수 없다[접속선(11)의 차단만으로도 좋고, 또는 EEPROM(8)로의 기입 금지만으로도 좋다.]. 이에 따라 제3자가 부정하게 EEPROM의 프로그램을 개조하는 것을 방지할 수 있다.

또한, 제 3 실시예에 있어서는, 중계장치(19)와 스크램블장치(17)가 전자장치의 동작상 불가결한 다른 회로와 함께, 일체적으로 반도체장치(18)내부에서 구성되어 있다. 만약에 반도체장치(18)를 기판(10)에서 제거하고, 중계장치(19)와 스크램블장치(17)를 바이패스하고, JTAG 커넥터(9)의 각 단자와 J-CPU(1)의 TAP를 선재에 의해서 직접 접속하며, 또한 J-CPU(1)과 EEPROM(8)사이의 데이터버스(12a)를 선재에 의해서 직접 접속한 경우에는, JTAG 디버거를 사용하여 EEPROM의 프로그램을 고쳐쓸 수 있을 가능성이 있지만, 반도체장치(18)가 제거되어 있기 때문에 전자장치의 동작상 불가결한 다른 회로가 없고, 전자장치는 동작하지 않는 동작상 불가결한 다른 회로는 임의이고, 실제 장치의 내부구성에 의존이 불가결한지의 여부가 결정되는데, 예컨대 RAM, 확장입출력단자, 시리얼입출력 장치 등이다.

EEPROM(8)을 기판으로부터 제거하고, EEPROM(8)의 프로그램을 PROM 라이터 등을 사용하여 고쳐쓰고, 프로그램을 고쳐쓴 EEPROM(8)를 다시 기판에 부착시키는 부정한 개조가 행하여질 가능성이 있다. 그러나, 제3자는 스크램블장치(17)의 스크램블패턴을 모르기 때문에, 제3자는 비밀의 스크램블패턴으로 스크램블된 프로그램을 EEPROM(8)에 기입할 수가 없다. 따라서, 스크램블되어 있지 않은 데이터 등을 EEPROM에 기입함으로써 부정한 개조를 하더라도 전자장치는 동작하지 않는다.

또한, J-CPU(1) 및 반도체장치(18)의 칩이 BGA 패키지에 밀봉되어 있기 때문에 이들 소자를 기판에 설치후에는 그들의 단자에 외부에서 접촉할 수 없다. 따라서, J-CPU(1) 또는 반도체장치(18)의 JTAG 신호선의 단자에 직접 JTAG 디버거를 접속 등으로 프로그램을 개조할 수 없다.

다른 실시예에 있어서는, J-CPU(1) 및 반도체장치(18)의 칩은 외부에서 접촉할 수 있는 패키지(예컨대 QFP)에 밀봉되어 있지만, J-CPU(1) 및 반도체장치(18)를 실장한 후 적어도 JTAG 신호선의 단자 및 J-CPU(1)로부터 EEPROM(8)에 전송되는 라이트스트로브신호의 단자를 수지밀봉한다(예컨대, 단자의 위에 제거가 곤란한 수지를 도포하고, 수지를 고화시킨다.). J-CPU(1) 및 반도체장치(18)는 기판에 실장된 상태에 있어서, 그 단자가 외부에서 접촉할 수 없도록 밀봉된다. 따라서, 이러한 방법에 의해서도 동일한 효과를 얻을 수 있다.

만약에 분리 감시선(16)이 기판(10)의 표층에 형성되어 있으면, 기판(10)의 분리 가능한 영역이 따로 분리된 후, 분리 감시선(16)을 덮고 있는 보호층을 깎아냄으로써 분리 감시선(16)을 노출시킬 수 있다. 노출시킨 분리 감시선(16)에 선재를 직접 납땜하여, 선재의 타단을 그라운드에 접속한다고 하는 부정한 개조를 행함으로써, 제2의 중계장치(19)의 검출장치는 제1의 검출신호를 출력한다. 이에 따라, JTAG 디버거로 J-CPU(1)의 내부논리회로(2)를 직접 제어하여 프로그램의 개조를 하는 것이 가능하게 된다.

제 3 실시예의 전자장치는, 분리 감시선(16)이 기판(10)의 내층에 형성되어 있기 때문에, 상기와 같은 부정한 개조를 할 수 없다. 따라서, 영역을 따로 분리한 후에는, 프로그램을 개조할 수 없다.

마찬가지로, 제2의 중계장치(19)와 J-CPU(1) 사이의 접속선(11)도 기판(10)의 내층(14)에 형성되어 있기 때문에, 제2의 중계장치(19)와 J-CPU(1) 사이의 접속선(11)에 직접 JTAG 디버거를 접속할 수 없다.

이에 따라, 프로그램의 개조를 방지할 수 있다.

<<실시예4>>

본 발명의 제 4 실시예를 도 5를 사용하여 설명한다.

도 5는, 제 4 실시예의 전자장치에 있어서의 J-CPU(1) 및 EEPROM을 포함하는 블록을 나타낸다. 전자장치의 용도 및 종류 등은 임의이지만, 제 4 실시예의 전자장치는, 세트톱박스이다.

또, 종래의 기술, 제 1 실시예, 제 2 실시예 또는 제 3 실시예에서 설명한 것으로 실질적으로 같은 소자 및 부품에 있어서는 동일한 부호를 사용하여 설명을 생략한다.

도 5에 있어서, 기판(10)은 제1의 분리 가능한 영역과 제2의 분리 가능한 영역을 갖는다. 16a 및 16b는 각각 기판(10)의 제1의 분리 가능한 영역 및 제2의 따로 분리가 가능한 영역이 따로 분리되어 있는지의 여부를 검출하는 감시선이다. 도 3의 감시선(제 2 실시예)과 마찬가지로, 감시선(16a)은 기판(10)의 제1의 분리 가능한 영역내에서 그라운드에 접속되어 있고, 감시선(16b)은 기판(10)의 제2의 분리 가능한 영역내에서 그라운드에 접속되어 있다.

22는 분리 감시선(16a)을 사용하여, 기판(10)의 제1의 분리 영역이 따로 분리되어 있는지의 여부를 검출하는 제1의 검출장치, 23은 분리 감시선(16b)을 사용하여, 기판(10)의 제2의 분리 영역이 따로 분리되어 있는지의 여부를 검출하는 제2의 검출장치이다. 제1의 검출장치 및 제2의 검출장치는, 도 3(제 2 실시예)과 같은 구성으로 되어 있고, 전원(+5V)과 제1의 감시선 또는 제2의 감시선 사이에 접속된 저항과 전압검출부를 포함한다.

20은 두 가지의 스크램블패턴을 갖는 2종류의 디스크램블패턴을 가지는 제2의 스크램블장치이다. 21은 적어도 제1의 검출장치(22)와 제2의 검출장치(23)와 제2의 스크램블장치(20)를 포함하는 반도체장치이다.

제1 및 제2의 분리 가능한 영역이 함께 따로 분리되어 있지 않은 경우에 관해서 설명한다.

제1의 검출장치(22) 및 제2의 검출장치(23)가, 분리 감시선(16a 및 16b)이 그라운드에 접속되어 있는 것을 각각 검출하고, 검출결과를 제2의 스크램블장치 (20)에 전송한다. 제2의 스크램블장치(20)는, 스크램블패턴을 제1의 스크램블패턴으로 설정하고, 디스크램블패턴을 제1의 디스크램블패턴으로 설정한다.

외부장치(예컨대 JTAG 디버거)를 JTAG 커넥터(9)에 접속하고, 외부장치에 의하여 J-CPU(1)의 내부논리회로를 직접 구동하여, EEPROM(8)에 프로그램을 기입한 경우에는, 스크램블장치(20)는 J-CPU(1)이 출력하는 데이터를 입력하여, 입력한 데이터를 제1의 스크램블패턴으로 스크램블하고, 스크램블한 데이터를 EEPROM(8)에 기입한다.

스크램블장치(20)는, EEPROM(8)에서 읽어낸 데이터를 입력하고, 입력한 데이터를 제1의 스크램블패턴으로 디스크램블하고, 디스크램블한 데이터를 J-CPU(1)에 전송한다.

다음에 제1의 분리 가능한 영역이 따로 분리되어 있고, 또한 제2의 분리 가능한 영역이 따로 분리되어 있지 않은 경우에 관해서 설명한다.

분리 감시선(16a)의 전압이 +5V(제1의 영역이 따로 분리되어 있는 상태)인 것을 제1의 검출장치(22)가 검출하고, 분리 감시선(16b)의 전압이 0V(제2의 영역이 따로 분리되어 있지 않은 상태)인 것을 제2의 검출장치(23)가 검출하여, 각각의 검출결과가 제2의 스크램블장치(20)에 전송된다. 제2의 스크램블장치(20)는 스크램블 패턴을 제2의 스크램블 패턴에 설정하고, 디스크램블 패턴을 제1의 디스크램블 패턴에 설정한다.

외부장치(예컨대 JTAG 디버거)를 JTAG 커넥터(9)에 접속하고, 외부장치에 의해 J-CPU(1)의 내부논리회로를 직접 구동하여, EEPROM(8)에 프로그램을 기입한 경우에는, 스크램블장치(20)는 J-CPU(1)이 출력하는 데이터를 입력하고, 입력한 데이터를 제2의 선철램블 패턴으로 스크램블하여, 스크램블한 데이터를 EEPROM(8)에 기입한다.

스크램블장치(20)는, EEPROM(8)으로부터 읽어낸 데이터를 입력하고, 입력한 데이터를 제1의 스크램블 패턴으로 디스크램블하여, 디스크램블한 데이터를 J-CPU(1)에 전송한다.

다음에 제1 및 제2의 분리 가능한 영역이 따로 분리되어 있는 경우 에 관해서 설명한다.

분리 감시선(16a 및 16b)의 전압이 모두 +5V(영역이 따로 분리되어 있는 상태)인 것을 제1의 검출장치(22) 및 제2의 검출장치(23)가 검출한다. 각각의 검출결과가 제2의 스크램블장치(20)에 전송된다. 제2의 스크램블장치(20)는 EEPROM(8)로의 기입 데이터 및 EEPROM(8)로의 라이트스트로브신호가 지나는 경로를 차단하여, 디스크램블 패턴을 제2의 디스크램블 패턴에 설정한다.

따라서, 외부장치(예컨대 JTAG 디버거)를 JTAG 커넥터(9)에 접속하고, 외부장치에 의해 J-CPU(1)의 내부논리회로를 직접 구동하더라도, EEPROM(8)에 데이터를 기입할 수 없다.

스크램블장치(20)는, EEPROM(8)에서 읽어낸 데이터를 입력하고, 입력한 데이터를 제2스크램블패턴으로 디스크램블하여, 디스크램블한 데이터를 J-CPU(1)에 전송한다.

즉, 제1 및 제2의 분리 가능한 영역이 모두 따로 분리되어 있지 않은 경우는, JTAG 커넥터(9)에 접속한 JTAG 디버거에서 접속선(11)을 통하여 J-CPU(1)에 보내여진 EEPROM(8)의 프로그램은 데이터버스(12a)에서 제2의 스크램블장치(20)로 입력되고, 제1의 스크램블패턴으로 스크램블되며, 데이터버스(12c)에서 EEPROM(8)에 기입되는 EEPROM(8)에서 읽어낸 데이터는, 데이터버스(12c)에서 제2의 스크램블장치(20)에 입력되고, 제1의 디스크램블패턴에 따라서 디스크램블되며, 데이터버스 (12a)에서 스크램블되어 있지 않은 데이터가 J-CPU(1)에 입력된다. 그 때문에, 이 경우에는 무제한의 횟수로 프로그램개조가 가능하다.

제1의 분리 가능한 영역만이 따로 분리된 상태로 프로그램 고쳐쓰기를 실행하면, 제2의 스크램블 패턴에 따라서 스크램블된 데이터가 EEPROM(8)에 기입되기 때문에, EEPROM(8)에서 읽어낸 데이터에는 스크램블장치(20)로 제2의 디스크램블패턴에 따른 디스크램블을 실시할 필요가 있고, 이 때문에 제2의 분리 가능한 영역을 부러뜨려 제거해야한다. 제2의 분리 가능한 영역을 따로 분리하면 제2의 스크램블장치(20)는 EEPROM(8)로의 기입을 금지하기 때문에, 그 다음에는 EEPROM(8)의 데이터를 고쳐쓸 수 없다.

제 4 실시예의 전자장치는, 프로그램의 무제한 횟수의 고쳐쓰기, 1회용 프로그램의 고쳐쓰기, 프로그램 고쳐쓰기 금지의 각 상태를 실현할 수 있다. 이에 따라, 부정한 프로그램 개조를 방지할 수 있음과 동시에, 필요한 경우에는 전자장치의 EEPROM(8)의 데이터를 고쳐쓸 수 있다.

전자장치를 이하의 순서로 제조한다.

(1)분리 가능한 영역을 분리하지 않은 상태에 있어서, 기판에 설치된 EEPROM (8)에 프로그램을 기입한다. 프로그램기입은 JTAG 커넥터(9)에 JTAG 디버거를 접속하고, JTAG 디버거로부터 접속선(11)을 통해 J-CPU(1)의 제어명령과 프로그램을 J-CPU(1)에 보낸다. J-CPU(1)은 제어명령에 따라서 보내여진 프로그램을 버스 (12a)를 통해 스크램블장치(20)에 전송한다. 전송된 프로그램은, 스크램블장치 (20)에 의해 제1의 스크램블 패턴으로 스크램블된다. 스크램블된 프로그램은 버스 (12c)를 통하여 EEPROM(8)에 기입된다. 이 일련의 기입 동작은 JTAG 디버거를 사용하여 J-CPU(1) 의 내부논리회로를 직접 제어할 수 있기 때문에 실현된다.

(2)프로그램기입 완료후 제1의 분리 가능한 영역을 따로 분리한다. 분리 가능한 영역을 따로 분리한 후, 완성한 전자장치를 시장에 출하한다.

(3)혹시 제품을 시장에 출하한 후에 프로그램의 고쳐쓰기가 필요하게 되면, 서비스 스테이션에 있어서 (1)과 동일한 순서로 EEPROM에 데이터를 기입, 그 후 제2의 분리 가능한 영역을 따로 분리한다. 그 후, 전자장치를 시장에 돌려보낸다.

제3자가 JTAG 커넥터(9)에 JTAG 디버거를 접속하여, JTAG 디버거에 의해 J-CPU(1)의 내부논리회로를 직접 제어하고, JTAG 디버거가 송출하는 데이터를 EEPROM (8)에 부정하게 기입하는 경우를 생각할 수 있다. 그러나, 스크램블장치 (20)는 입력된 데이터를 제2의 스크램블 패턴으로 스크램블하고, 스크램블된 데이터를 EEPROM(8)에 기입한다. 또한, EEPROM(8)로부터 읽어내여진 데이터는 스크램블장치 (20)에 의해서 제1의 스크램블 패턴으로 디스크램블된다. 따라서 전자기기는 동작하지 않는다.

제2의 영역을 따로 분리함으로써 스크램블장치(20)가 제2의 스크램블패턴으로 디스크램블하는 것은 비밀인 것이 바람직하다.

만일, 제3자가 이 비밀을 안 경우에도, EEPROM의 데이터의 고쳐쓰기는 1회 밖에 할 수 없다. 제3자가 불충분한 정보에 따라서 개조 프로그램을 작성하고, 1회의 데이터 고쳐쓰기로 전자장치를 정상으로 동작시키는 것은 일반적으로 매우 곤란하다.

만약에 어떠한 이유에 의해서, 시장에 있는 제품의 EEPROM의 프로그램을 고쳐쓸 필요가 있는 경우는, JTAG 디버거를 사용하여 J-CPU(1)의 내부논리회로를 직접 제어하고, 제2의 스크램블 패턴으로 스크램블된 데이터를 EEPROM(8)에 기입할수 있다. 기입한 후, 제2의 영역을 따로 분리함으로써, 전자장치는 정상으로 동작한다.

제2의 분리 가능한 영역을 따로 분리한 후에는, 스크램블장치(20)가 데이터버스(12a 와 12c)와의 접속을 차단하므로, 그 후는 제3자가 부정하게 EEPROM의 프로그램을 개조하는 것이 매우 어렵게 된다.

제 4 실시예에 있어서는, 제2의 반도체장치(21)가, 제1의 검출장치(22)와 제2의 검출장치(23)와 제2의 스크램블장치(20)와 전자장치의 동작상 불가결한 다른 회로를 포함한다. 만약에 반도체장치(21)를 기판(10)에서 제거하고, 스프램블장치 (20)를 바이패스하고, J-CPU(1)과 EEPROM(8) 사이의 데이터버스(12a 및 12c)를 선재로 직접 접속시킨 경우에는, JTAG 디버거를 사용하여 EEPROM의 프로그램을 고쳐쓸 수 있는 가능성이 있지만, 반도체장치(21)가 제거되어 있기 때문에, 전자장치의 동작상 불가결한 다른 회로가 없어, 전자장치는 동작하지 않는다.

EEPROM(8)를 기판으로부터 제거하고, EEPROM(8)의 프로그램을 PROM 라이터 등을 사용하여 고쳐쓰고, 프로그램을 고쳐쓴 EEPROM(8)를 다시 기판에 부착시킨다는 부정한 개조가 행하여질 가능성이 있다. 그러나, 제3자는 스크램블장치(20)의 제1의 스크램블패턴을 모르기 때문에, 제3자는, 제1의 스크램블패턴으로 스크램블된 프로그램을, EEPROM(8)에 기입할 수 없다. 따라서, 상기의 부정한 개조를 하더라도, 전자장치는 동작하지 않는다.

만약에 분리 감시선(16a 또는 16b)이 기판(10)의 표층에 형성되어 있으면, 기판(10)의 분리 가능한 영역이 따로 분리된 후, 분리 감시선(16a 또는 16b)을 덮고 있는 보호층을 깎아냄으로써 분리 감시선(16a 또는 16b)을 노출시킬 수 있다. 노출시킨 분리 감시선(16a 또는 16b)에 선재를 직접 납땜하고, 선재의 타단을 그라운드에 접속한다는 부정한 개조를 행함으로써, 제1의 검출장치(22) 또는 제2의 검출장치(23)는 제1의 영역 또는 제2의 영역이 따로 분리되어 있지 않은 상태를 나타내는 검출신호를 출력한다. 이에 따라, JTAG 디버거로 J-CPU(1)의 내부논리회로 (2)를 직접 제어하여 EEPROM 8의 프로그램의 개조를 하는 것이 가능하게 된다.

제 4 실시예의 전자장치는, 분리 감시선(16a 및 16b)이 기판(10)의 내층에 형성되어 있기 때문에, 상기와 같은 부정한 개조를 할 수 없다. 따라서, 제1의 영역을 따로 분리한 후는 프로그램을 개조하는 것이 곤란하고, 제1의 영역 및 제2의 영역을 따로 분리한 후는 프로그램을 개조할 수 없다.

이에 따라, 프로그램의 개조를 방지할 수 있다.

도 5의 구성을 갖는 다른 실시예를 설명한다.

제1의 영역 및 제2의 영역이 따로 분리되어 있지 않은 경우는, 스크램블장치 (20)는, J-CPU(1)이 출력하는 데이터를 제1의 스크램블패턴에 스크램블하여, 스크램블한 데이터를 EEPROM(8)에 전송한다. 또한, 스크램블장치(20)는, EEPROM(8)으로부터 읽어낸 데이터를 제1의 스크램블 패턴에 디스크램블하여, 디스크램블한 데이터를 J-CPU(1)에 전송한다.

제1의 영역이 따로 분리되어 있고, 또한 제2의 영역이 따로 분리되어 있지 않은 경우는, 스크램블장치(20)는, J-CPU(1)이 출력하는 데이터를 제2의 스크램블패턴에 스크램블하고, 스크램블한 데이터를 EEPROM(8)에 전송한다. 또한, 스크램블장치(20)는, EEPROM(8)으로부터 읽어낸 데이터를 제2의 스크램블패턴에 디스크램블하고, 디스크램블한 데이터를 J-CPU(1)에 전송한다.

제1의 영역 및 제2의 영역이 따로 분리되어 있는 경우는, 스크램블장치(20)는, J-CPU(1)의 라이트스트로브신호가 지나는 경로를 차단한다. 또한, 스크램블장치(20)는, EEPROM(8)로부터 읽어낸 데이터를 제2의 스크램블패턴으로 디스크램블하여, 디스크램블한 데이터를 J-CPU(1)에 전송한다.

본 발명에 의해, 공장에서 전자장치를 제조할 때에는, JTAG 디버거 등의 외부장치를 사용하여 CPU(예컨대 J-CPU)의 내부회로를 직접 제어하고, 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있고, 또한 고장개소의 검출 등을 신속하고 또한 정확하게 할 수 있다. EEPROM로의 데이터의 기입을 완료후, 영역을 따로 분리함으로써, 시장에서 제3자가 전자장치에 JTAG 디버거 등의 외부장치를 접속하고, 부정하게 내부의 EEPROM의 데이터의 고쳐쓰기가 불가능하게 된다.

본 발명에 의하면, 효율적인 전자장치의 제조방법을 실현하고, 또한 제조된 전자장치의 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치의 제조방법을 실현한다고 하는 유리한 효과를 얻을 수 있다.

본 발명에 의해, 시장에서 제3자가 CPU 등의 단자 또는 기판의 접속선 등에 선재를 직접 납땜하고, 해당 선재의 타단을 JTAG 디버거 등의 외부장치의 단자에 접속 등을 행하여 부정하게 내부의 EEPROM의 데이터의 고쳐쓰기가 불가능하게 된다.

본 발명에 의하면, 제조된 전자장치의 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치의 제조방법을 실현한다는 유리한 효과를 얻을 수 있다.

본 발명의 전자장치의 제조방법에 있어서는, 또한 EEPROM에 스크램블된 데이터가 기입되어 있고, 제3자는 스크램블 패턴을 알 수 없기 때문에, 제3자가 EEPROM을 제거하고 PROM 라이터 등을 사용하여 데이터를 고쳐쓸 수가 없다.

본 발명에 의하면, 효율적인 전자장치의 제조방법을 실현시키고, 또한 제조된 전자장치의 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치의 제조방법을 실현한다는 유리한 효과를 얻을 수 있다.

본 발명에 의하면, 또한 기판의 영역을 따로 분리함으로써 EEPROM에 기입되는 데이터의 스크램블 패턴을 변경할 수 있는 전자장치가 실현된다고 하는 유리한 효과를 얻을 수 있다. 더구나, 일단 영역을 따로 분리한 상태에 있어서는, 스크램블장치가 디스크램블하는 스크램블 패턴과, 스크램블하는 스크램블패턴이 다르기 때문에, 제3자가 부정하게 데이터를 기입하는 것이 매우 곤란하다. 또한, 비밀의 제2의 영역을 따로 분리하는 등의 방법에 의해 EEPROM의 데이터를 고쳐쓰는 것이 가능하게 된다.

본 발명에 의하면, 효율적인 전자장치의 제조방법을 실현하고, 또한 제조된 전자장치의 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치의 제조방법을 실현한다는 유리한 효과를 얻을 수 있음과 동시에, 제조된 전자장치의 EEPROM에 기억된 데이터를 후에 고쳐쓰기가 가능한 전자장치의 제조방법을 실현한다는 유리한 효과를 얻을 수 있다.

본 발명에 의하면, IEEE1149규격에 대응한 회로를 이용하여 효율적인 전자장치의 제조방법을 실현하고, 또한 제조된 전자장치의 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치의 제조방법을 실현한다는 유리한 효과를 얻을 수 있다.

본 발명의 전자장치는, 외부장치(예컨대 JTAG 디버거)에 의해서 CPU의 내부논리회로를 직접 제어하여 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있고, 또한 그 후 영역을 따로 분리함으로써 EEPROM의 데이터 고쳐쓰기를 방지할 수 있는 전자장치이다.

본 발명에 의해, 공장에서 전자장치를 제조할 때에는, JTAG 디버거 등의 외부장치를 사용하여 CPU(예컨대 J-CPU)의 내부회로를 직접 제어하고, 효율적으로 EEPROM에 데이터(프로그램 등을 포함한다.)를 기입할 수 있고, 또한 고장개소의 검출 등을 신속하고 또한 정확하게 행할 수 있다. EEPROM로의 데이터의 기입 완료후, 영역을 따로 분리함으로써 시장에서 제3자가 전자장치에 JTAG 디버거 등의 외부장치를 접속하여, 부정하게 내부의 EEPROM의 데이터를 고쳐쓸 수 없게 된다.

본 발명에 의하면, 효율적인 제조가 가능한 전자장치를 실현하고, 또한 EEPROM에 기억된 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치를 실현시킨다는 유리한 효과를 얻을 수 있다.

본 발명에 있어서는, 또한 EEPROM에 스크램블된 데이터가 기입되어 있고, 제3자는 스크램블 패턴을 알 수 없기 때문에, 제3자가 EEPROM을 제거하고, PROM 라이터 등을 사용하여 데이터를 고쳐쓸 수 없다.

본 발명에 의하면, 효율적인 제조가 가능한 전자장치를 실현하고, 또한 EEPROM의 데이터가 시장에서 고쳐쓰여질 우려가 거의 없는 전자장치를 실현한다고 하는 유리한 효과를 얻을 수 있다.

본 발명에 의하면, 또한, 기판의 영역을 따로 분리함으로써 EEPROM에 기입되는 데이터의 스크램블패턴을 변경할 수 있는 전자장치를 실현한다고 하는 유리한 효과를 얻을 수 있다.

또한, 일단 영역을 따로 분리한 상태에 있어서는, 스크램블장치가 디스크램블하는 스크램블 패턴과, 스크램블하는 스크램블 패턴이 다른 전자장치에 있어서는, 제3자가 부정하게 데이터를 기입하는 것이 대단히 곤란하다. 또한, 비밀의 제2의 영역을 따로 분리하는 등의 방법에 의해 EEPROM의 데이터를 고쳐쓰는 것이 가능하게 된다.

본 발명에 의하면, 효율적인 제조가 가능한 전자장치를 실현하고, 또한 EEPROM의 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치를 실현한다고 하는 유리한 효과를 얻을 수 있음과 동시에, EEPROM의 데이터를 후에 고쳐쓸 수 있는 전자장치를 실현한다는 유리한 효과를 얻을 수 있다.

본 발명의 전자장치는, 또한 기판의 영역을 따로 분리함으로써 EEPROM에 기입되는 데이터의 스크램블 패턴을 변경할 수 있고, 또한 각각의 스크램블패턴으로 몇번이라도 EEPROM의 데이터의 고쳐쓰기를 할 수 있는 전자장치를 실현한다.

본 발명은, 시청자의 매월 시청기록 등 몇 번이라도 고쳐쓸 필요가 있는 데이터를, 부정하게 고쳐쓰기 어렵도록 한 전자장치를 실현한다.

제3자는 제1의 스크램블패턴을 모르기 때문에, EEPROM을 기판으로부터 빼내어, PROM 라이터 등을 사용하여 직접 데이터를 EEPROM에 기입할 수가 없다.

또한, 부정하게 데이터를 고쳐쓰여진 것이라고 판단된 경우에는, 기판의 영역을 따로 분리함으로써, 스크램블패턴을 변경할 수 있다.

본 발명에 의하면, EEPROM의 데이터의 고쳐쓰기가 곤란한 전자장치를 실현시킨다는 유리한 효과를 얻을 수 있다.

본 발명에 의하면, 제1의 영역 및 제2의 영역의 분리 상태에 따라서 스크램블장치의 스크램블패턴 및 디스크램블패턴의 모드를 전환할 수 있고, 또한 EEPROM로의 고쳐쓰기가 가능한 회수를 제한하는(1회만 고쳐쓰기가 가능함.) 것이 가능한 전자장치를 실현시킨다는 유리한 효과를 얻을 수 있다.

본 발명에 의하면, IEEE1149규격에 대응한 회로를 이용하여 효율적으로 제조할 수 있는 전자장치를 실현하고, 또한 EEPROM의 데이터가 시장에서 고쳐쓰일 우려가 거의 없는 전자장치를 실현이라는 유리한 효과를 얻을 수 있다.

발명을 어느 정도 상세하게 바람직한 형태에 관해서 설명하였지만, 이 바람직한 형태의 현 개시내용은 구성의 세부에 있어서 변화될 수밖에 없는 것이며, 각 요소의 편성이나 순서의 변화는 청구된 발명의 범위 및 사상을 일탈하지 않고 실현할 수 있는 것이다.

본 발명은, IEEE std 1149. 1-1990 Standard Test Access Port and Boundary-Scan Architecture 규격 등에 대응하는 중앙연산장치에 의하여 제어되는 전자장치에 이용할 수 있고, 특히 기억소자에 격납하고 있는 데이터(중앙연산처리장치의 동작 프로그램, 암호 키, 및 고객식별자(유저 ID코드) 등을 포함.)의 부정개조를 방지하는 것에 적합하다.

Claims (25)

1. 분리 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 상기 영역에 장착된 커넥터를 구비한 기판을 가지며, 또한 상기 영역을 따로 분리한 상태에 있어서 상기 중앙연산처리장치의 내부회로를 직접 제어하여 상기 기억소자에 데이터를 기입할 수 없는 전자장치의 제조방법으로서,

   상기 커넥터에 외부장치를 접속하여 상기 중앙연산처리장치의 내부논리회로를 직접 제어하고, 상기 기억소자에 데이터를 기입하는 기입 단계와,

   상기 기입 단계후에, 상기 영역을 따로 분리한 분리 단계를 갖는 것을 특징으로 하는 전자장치의 제조방법.
2. 제 1 항에 있어서, 상기 중앙연산장치는, 상기 기판에 설치된 상태에 있어서 상기 중앙연산처리장치의 단자가 외부에서 접촉할 수 없도록 밀봉되어 있는 것을 특징으로 하는 전자장치의 제조방법.
3. 제 1 항에 있어서, 상기 기판이 적어도 4층 이상의 다층기판이고, 상기 중앙연산처리장치와 상기 커넥터를 접속하는 적어도 1개의 접속선은 상기 기판의 내층에 형성되어 있는 것을 특징으로 하는 전자장치의 제조방법.
4. 분리 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 커넥터와, 적어도 1개의 상기 커넥터의 단자와 적어도 1개의 상기 중앙연산처리장치의 단자를 접속하는 중계장치와, 상기 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 가지며, 또한 상기 영역을 따로 분리한 상태에 있어서, 상기 검출장치의 출력신호에 따라서 상기 중계장치가 상기 커넥터의 단자와 상기 중앙연산처리장치의 단자를 접속하는 적어도 1개의 접속선을 차단하고 있어, 상기 중앙연산처리장치의 내부회로를 직접 제어하여 상기 기억소자에 데이터를 기입할 수 없는 전자장치의 제조방법으로서,

   상기 커넥터에 외부장치를 접속하여 상기 중앙연산처리장치의 내부논리회로를 직접 제어하고, 상기 기억소자에 데이터를 기입하는 기입 단계와,

   상기 기입 단계후에, 상기 영역을 따로 분리하는 분리단계를 갖는 것을 특징으로 하는 전자장치의 제조방법.
5. 제 4 항에 있어서, 상기 중앙연산장치 및 상기 중계장치는, 상기 기판에 설치된 상태에 있어서 상기 중앙연산처리장치의 단자 및 상기 중계장치의 단자가 외부에서 접촉할 수 없도록 밀봉되어 있는 것을 특징으로 하는 전자장치의 제조방법.
6. 분리 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 커넥터와, 적어도 1개의 상기 커넥터의 단자와 적어도 1개의 상기 중앙연산처리장치의 단자를 접속하는 중계장치와, 스크램블장치와, 상기 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 가지며,

   상기 영역을 따로 분리하고 있지 않은 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 디스크램블하고, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있으며,

   상기 영역을 따로 분리한 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 검출장치의 출력신호에 따라, 상기 스크램블장치가 상기 기억소자에 데이터를 기입할 수 없는 전자장치의 제조방법으로서,

   상기 커넥터에 상기 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입하는 기입 단계와,

   상기 기입 단계후에, 상기 영역을 따로 분리하는 분리단계를 가지는 것을 특징으로 하는 전자장치의 제조방법.
7. 제 6 항에 있어서, 상기 중계장치, 상기 스크램블장치 및 상기 전자장치의 동작상 불가결한 다른 회로는, 1개의 반도체장치에 포함되는 것을 특징으로 하는 전자장치의 제조방법.
8. 제 7 항에 있어서, 상기 중앙연산처리장치와 상기 반도체장치는, 상기 기판에 장착된 상태에 있어서, 상기 중앙연산처리장치의 단자 및 상기 반도체장치의 단자가 외부에서 접촉할 수 없도록 밀봉되어 있는 것을 특징으로 하는 전자장치의 제조방법.
9. 제 6 항에 있어서, 상기 영역을 따로 분리한 상태에 있어서, 상기 스크램블장치가 상기 중앙연산처리장치로부터 상기 기억소자에 전송되는 라이트스트로브신호의 선을 차단하는 것을 특징으로 하는 전자장치의 제조방법.
10. 분리 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 커넥터와, 스크램블장치와, 상기 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 가지며,

    상기 영역을 따로 분리하고 있지 않은 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 제1의 스크램블패턴으로 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에,상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 제1의 스크램블패턴으로 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있으며,

    상기 영역을 따로 분리한 상태에 있어서, 상기 검출장치의 출력신호에 따라서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 제1의 스크램블 패턴으로 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 상기 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 제2의 스크램블 패턴으로 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있는 전자장치의 제조방법으로서,

    상기 커넥터에 상기 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하고 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 제1의 스크램블패턴으로 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입하는 기입 단계와,

    상기 기입 단계후에, 상기 영역을 따로 분리하는 분리단계를 갖는 것을 특징으로 하는 전자장치의 제조방법.
11. 제 10 항에 있어서, 상기 스크램블장치, 상기 검출장치 및 상기 전자장치의 동작상 불가결한 다른 회로는, 1개의 반도체장치에 포함되는 것을 특징으로 하는 전자장치의 제조방법.
12. 제 11 항에 있어서, 상기 반도체장치는, 상기 기판에 실장된 상태에 있어서 상기 반도체장치의 단자가 외부에서 접촉할 수 없도록 밀봉되어 있는 것을 특징으로 하는 전자장치의 제조방법.
13. 제 4 항에 있어서, 상기 기판은 적어도 4층 이상의 다층기판이고, 상기 영역이 따로 분리되어 있는지의 여부를 알 수 있는 검출신호가 지나는 선이, 상기 기판의 내층에 형성되어 있는 것을 특징으로 하는 전자장치의 제조방법.
14. 제 6 항에 있어서, 상기 기판은 적어도 4층 이상의 다층기판이고, 상기 영역이 따로 분리되어 있는지의 여부를 알 수 있는 검출신호가 지나는 선이, 상기 기판의 내층에 형성되어 있는 것을 특징으로 하는 전자장치의 제조방법.
15. 제 10 항에 있어서, 상기 기판은 적어도 4층 이상의 다층기판이고, 상기 영역이 따로 분리되어 있는지의 여부를 알 수 있는 검출신호가 지나는 선이, 상기 기판의 내층에 형성되어 있는 것을 특징으로 하는 전자장치의 제조방법.
16. 제 4 항에 있어서, 상기 기판은 적어도 4층 이상의 다층기판이고, 상기 중앙연산처리장치와 상기 중계장치를 접속하는 적어도 1개의 접속선이, 상기 기판의 내층에 형성되어 있는 것을 특징으로 하는 전자장치의 제조방법.
17. 제 6 항에 있어서, 상기 기판은 적어도 4층 이상의 다층기판이고, 상기 중앙연산처리장치와 상기 중계장치를 접속하는 적어도 1개의 접속선이, 상기 기판의 내층에 형성되어 있는 것을 특징으로 하는 전자장치의 제조방법.
18. 제 10 항에 있어서, 상기 기판은 적어도 4층 이상의 다층기판이며, 상기 중앙연산처리장치와 상기 중계장치를 접속하는 적어도 1개의 접속선이, 상기 기판의 내층에 형성되어 있는 것을 특징으로 하는 전자장치의 제조방법.
19. 제 1 항 내지 제 18 항중 어느 한 항에 있어서, 상기 중앙연산처리장치는 IEEE1149규격에 대응한 소자인 것을 특징으로 하는 전자장치의 제조방법.
20. 분리 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 상기 영역에 커넥터를 구비한 기판을 갖는 전자장치로서,

    상기 영역을 따로 분리하고 있지 않은 상태에 있어서, 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하고, 상기기억소자에 데이터를 기입할 수 있으며,

    상기 영역을 따로 분리한 상태에 있어서, 상기 중앙연산처리장치를 제어하여 상기 기억소자에 데이터를 기입할 수 없도록 한 것을 특징으로 하는 전자장치.
21. 분리 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 커넥터와, 적어도 1개의 상기 커넥터의 단자와 적어도 1개의 상기 중앙연산처리장치의 단자를 접속하는 중계장치와, 상기 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 갖는 전자장치로서,

    상기 영역을 따로 분리하고 있지 않은 상태에 있어서, 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하고, 상기 기억소자에 데이터를 기입할 수 있으며,

    상기 영역을 따로 분리한 상태에 있어서, 상기 검출장치의 출력신호에 따라 상기 중계장치는, 상기 커넥터의 단자와 상기 중앙연산처리장치의 단자와 접속하는 적어도 1개의 접속을 차단하고 있어, 상기 중앙연산처리장치의 내부회로를 직접 제어하여 상기 기억소자에 데이터를 기입할 수 없도록 한 것을 특징으로 하는 전자장치.
22. 분리 가능한 영역을 가지는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 커넥터와, 적어도 1개의 상기 커넥터의 단자와 적어도 1개의 상기 중앙연산처리장치의 단자를 접속하는 중계장치와, 스크램블장치와, 상기 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 갖는 전자장치로서,

    상기 영역을 따로 분리하고 있지 않은 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의하여 디스크램블하고, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있으며,

    상기 영역을 따로 분리한 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의하여 디스크램블하고, 디스크램블한 데이터를 상기 중앙연산장치에 전송할 수 있음과 동시에, 상기 검출장치의 출력신호에 따라 상기 스크램블장치가 상기 기억소자에 데이터를 기입할 수 없도록 한 것을 특징으로 하는 전자장치.
23. 분리 가능한 영역을 갖는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성의 기억소자와, 커넥터와, 스크램블장치와, 상기 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 갖는 전자장치로서,

    상기 영역을 따로 분리하고 있지 않은 상태에 있어서, 상기 기억소자로부터읽어낸 데이터를 상기 스크램블장치에 의해서 제1의 스크램블 패턴에 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 상기 제1의 스크램블 패턴에 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있으며,

    상기 영역을 따로 분리한 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 상기 제1의 스크램블패턴 또는 상기 제1의 스크램블패턴과 다른 스크램블패턴인 제2의 스크램블 패턴에 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 상기 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력 데이터를 상기 제2의 스크램블패턴에 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있는 것을 특징으로 하는 전자장치.
24. 분리 가능한 제1의 영역 및 제2의 영역을 가지는 기판으로서, 중앙연산처리장치와, 전기적 고쳐쓰기가 가능한 불휘발성 기억소자와, 스크램블장치와, 상기 제1의 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치와, 상기 제2의 영역이 따로 분리되어 있는지의 여부를 검출하는 검출장치를 구비한 기판을 갖는 전자장치로서,

    상기 제1의 영역 및 상기 제2의 영역의 어느 쪽의 영역도 따로 분리하고 있지 않은 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 제1의 스크램블 패턴에 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력 데이터를 상기 제1의 스크램블 패턴에 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있으며,

    상기 제1의 영역을 따로 분리하고 또한 상기 제2의 영역을 따로 분리하지 않은 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의해서 상기 제1의 스크램블패턴에 디스크램블하여, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 상기 외부장치를 접속함으로써 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 중앙연산처리장치로부터 상기 스크램블장치에 데이터를 출력하고, 상기 스크램블장치는 상기 중앙연산처리장치의 출력데이터를 상기 제1의 스크램블패턴과 다른 스크램블패턴인 제2의 스크램블패턴에 스크램블하여, 스크램블한 데이터를 상기 기억소자에 기입할 수 있으며,

    상기 제1의 영역 및 상기 제2의 영역을 모두 따로 분리한 상태에 있어서, 상기 기억소자로부터 읽어낸 데이터를 상기 스크램블장치에 의하여, 상기 제2의 스크램블패턴에 디스크램블하고, 디스크램블한 데이터를 상기 중앙연산처리장치에 전송할 수 있음과 동시에, 상기 커넥터에 접속한 상기 외부장치를 통하여 상기 중앙연산처리장치의 내부논리회로를 직접 제어하여 상기 스크램블장치를 통하여 상기 기억소자에 기입할 수 있는 것을 특징으로 하는 전자장치.
25. 제 20 항 내지 제 24 항중 어느 한 항에 있어서, 상기 중앙연산처리장치는 IEEE1149규격에 대응한 소자인 것을 특징으로 하는 전자장치.