KR20030022872A - 보안 처리된 프로그램 가능 논리 장치 - Google Patents

보안 처리된 프로그램 가능 논리 장치 Download PDF

Info

Publication number
KR20030022872A
KR20030022872A KR10-2003-7001064A KR20037001064A KR20030022872A KR 20030022872 A KR20030022872 A KR 20030022872A KR 20037001064 A KR20037001064 A KR 20037001064A KR 20030022872 A KR20030022872 A KR 20030022872A
Authority
KR
South Korea
Prior art keywords
programmable logic
chip
configuration
memory
memory chip
Prior art date
Application number
KR10-2003-7001064A
Other languages
English (en)
Inventor
마손마틴티
쿤나리낸시디
쿠오해리에이치
Original Assignee
아트멜 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24514291&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20030022872(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 아트멜 코포레이숀 filed Critical 아트멜 코포레이숀
Publication of KR20030022872A publication Critical patent/KR20030022872A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17768—Structural details of configuration resources for security
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2105—Dual mode as a secondary aspect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Logic Circuits (AREA)

Abstract

프로그램 가능 논리 칩(21)과 구성 메모리 칩(23)은 멀티 칩 모듈에 내장되어 단일 패키지를 형성한다. 구성 메모리는 보안 비트(24)를 구비하며, 이 보안 비트(24)는 제1 상태에서 패키지의 외부핀(29)을 통해서 메모리 칩 내의 구성 데이터의 되읽기(read-back)를 프로그래밍할 수 있게 하고, 제2 상태에서는 외부핀을 통하여 삭제 명령만을 메모리 칩과 소통할 수 있게 한다. 보안 비트가 제2 상태에 있고 메모리 칩이 되읽기 모드에 있을 때, 메모리 칩과 프로그램 가능 논리 칩 사이의 내부 데이터 전송 접속선(27)은 인에이블되어 구성 데이터가 전력 공급시에 논리 칩 안으로 로딩될 수 있다.

Description

보안 처리된 프로그램 가능 논리 장치{SECURE PROGRAMMABLE LOGIC DEVICE}
프로그램 가능 논리 집적 회로가 고밀도화, 저가화 및 고속화되어 감에 따라, 프로그램 가능 논리 집적 회로는 역사적으로 게이트 어레이 또는 표준 셀 ASIC을 대신 이용한 대량 생산 설계시에 점차적으로 사용되고 있다. 이러한 프로그램 가능 논리 회로로의 변천은 ASIC으로는 동일한 정도까지 발생할 수 없는 설계 절도에 대한 가능성을 발생시킨다. 설계 절도는 "미구성 상태"에서 전력을 공급하여 독립된 구성 메모리로부터 로딩되어야 하는 SRAM 기반 칩과 특별히 관련된다. 보안 관점에서 본 이들 장치의 문제점은 다수의 FPGA와 같은 SRAM 기반 프로그램 가능 논리 회로가 전력 차단시 그들의 프로그램된 구성을 상실한다는 것이다. SRAM 기반 FPGA에 전력이 공급될 때마다, 비트 스트림은 외부 메모리 소스로부터 장치 안으로 로딩되는데, 이 메모리 소스는 일반적으로 EPROM이나 EEPROM과 같은 비휘발성 메모리 칩이거나 때로는 마이크로프로세서이다. 도 1은 종래 기술의 전형적인 보안 처리 되지 않은 시스템을 예시한다. 프로그램 가능 논리(11) 칩 패키지와 구성 메모리(13)(또는 마이크로제어기) 칩 패키지 양자가 양 칩 패키지 사이에 데이터 접속부(17)를 갖는 인쇄 회로 기판(15) 상에 장착되어, 구성 데이터가 전력 공급시 프로그램 가능 논리(11) 안으로 로딩될 수 있다. 외부 메모리 장치(13)는 기판으로부터 용이하게 제거되는 보안 처리 되지 않은 장치이다. 상업적 프로그래머를 이용하여 메모리 장치(13)의 내용은 판독 및 복사될 수 있다. 다른 방법으로서, 데이터 선(17)과 메모리의 외부핀(19)은 보안 처리 되지 않은 링크를 형성하며, 이 보안 처리 되지 않은 링크에서는 탐침을 인쇄 회로 기판 트레이스(17) 또는 장치 핀(19) 상에 배치시키고 논리 분석기를 이용하여 데이터를 포획함으로써 프로그램 가능 장치(11) 안으로 데이터를 전송하면 구성 비트스트림이 판독될 수 있다. 일단 데이터가 포획되면 이 데이터는 손쉽게 복제되어 전체 회로 설계를 훔칠 수 있다.
안티퓨즈(Antifuse), EEPROM 및 플래시 메모리 기반의 장치는 또한 역설계(Reverse Engineering) 또는 복제를 당할 염려가 있다. 설계가 충분히 가치가 있다면, 교활한 크랙커는 이를 추출하기 위한 방법을 해결하기 위해 강렬히 노력할 것이다. 상기 부품을 시험 모드로 되게 하는 외부핀 상의 고전압 인가와 다이 탐침(die probing)은 여기에 이용되는 기술 중 일부이다.
회로 설계에 대한 모든 정당한 저작권과 특허 청구 범위를 무시하거나 일부 국가에서는 약한 지적 재산권법에 의해 보호받지 못하고, 빠른 이득을 얻기 위해 서둘러 새로운 회로 설계를 복사하는 것을 주저하지 않는 비양심적인 시스템 제조업자가 존재하기 때문에 구성 메모리의 내용을 보안처리 하는 방법을 찾는 것이 더욱 바람직할 수 있다.
현재, 보안 방안은 메모리 장치의 보안 비트와 프로그램 가능 논리 회로에 전송되는 직렬 데이터 스트림의 암호화의 조합을 포함한다. 이러한 기술들은 미국 특허 제4,812,675호, 제4,852,044호, 제5,349,249호, 제5,388,157호, 제5,446,864호, 제5,640,347호, 제5,768,372호, 제5,915,017호 및 제5,970,142호에 기술되어 있다. 그러나, 보안 비트는 용이하게 실시되지만, 데이터 스트림의 암호화는 메모리 칩과 목적 프로그램 가능 장치 양자에 복잡성과 비용을 부담시킨다.
본 발명의 목적은 더욱 간단하고 저렴한 방법을 제공하여 정직하지 않은 제조업자로부터 구성 데이터를 지키는 것이다.
본 발명은 현장 프로그램 가능 게이트 어레이(FPGA)와 같은 SRAM 기반의 프로그램 가능 논리 집적 회로에 관한 것으로, 이 논리 집적 회로에서는, 논리 회로의 프로그램된 기능성을 규정하는 구성 코드가 전력 공급시 구성 메모리 또는 마이크로제어기로부터 논리 회로 안으로 로딩된다. 본 발명은 특히 구성 메모리의 내용을 복사로부터 보호하는 방안에 관한 것이다.
도 1은 프로그램 가능 논리 장치와 구성 메모리 장치가 인쇄 회로 기판 상에 장착된 종래 기술의 보안 처리 되지 않은 논리 시스템의 개략적인 평면도.
도 2는 본 발명의 보안 처리된 논리 시스템의 개략적인 평면도.
본 발명의 목적은 구성 메모리용 보안 비트의 사용을, 메모리 칩과 프로그램 가능 논리칩 양자를 단일 패키지로 일체화한 것과 결합함으로써 충족된다. 멀티 칩 모듈의 사용은 메모리로부터 논리칩으로의 데이터 전송을 내부화하여 패키지를 분해하지 않고는 칩이 조사될 수 없다. 보안 비트는 모듈의 외부 핀을 통한 구성 메모리 내용의 판독을 방지한다.
도 2에 있어서, 외부핀(29)을 갖는 멀티 칩 모듈(25)은 단일 패키지 안에 모두가 내장된 SRAM 기반 프로그램 가능 논리 칩(21)과 구성 메모리 칩(23)을 포함한다. 프로그램 가능 논리 칩(21)은 현장 프로그램 가능 게이트 어레이(FPGA), 인 시스템(in-system) 구성 가능 프로그램 가능 논리 장치(PLD), 또는 전력 공급시에 로딩되는 구성을 요구하는 기타 논리 장치일 수 있다. 외부핀(29)은 2개의 칩(21, 23)에 접속되고 내부 데이터 접속선(27)은 전력 공급시 구성이 논리 칩(21) 안으로 로딩되도록 하는 방식으로 구성 메모리 칩(23)을 논리 칩(21)에 접속한다. 멀티 칩 모듈은 단일 패키지 내에 논리 회로, 메모리 및 마이크로제어기를 결합하는 시스템 레벨 집적 회로 장치를 형성할 수 있다.
구성 메모리(23)는 2개의 변형을 갖는다. 그 첫 번째는 보안 비트(24)의 추가이다. 보안 비트(24)가 셋팅된 경우, 통상의 프로그래밍 핀(29)을 통해 장치(23)의 내용을 되읽는 것이 불가능하다. 장치(23)에서 수행될 수 있는 유일한 동작은 장치(23)의 내용을 제거하는 칩 삭제이다. 일단 장치(23)가 삭제되면 제조업자/소비자에 의해 새로운 코드로 다시 프로그램될 수 있으나, 현존하는 코드를 장치(23)로부터 추출하는 것은 불가능하다.
두 번째 변형은 내부 접속선(27)의 추가이다. 이 내부 접속 선(27)에 의해서 데이터는 철저히 패키지(25) 내부에서 프로그램 가능 논리 장치(21)로 로딩될 수 있다. 이것은 논리 분석기 또는 유사한 시험 장비를 사용하여, 데이터를 장치(21)로 로딩할 때 데이터의 포획을 방지한다. 데이터 접속선(27)[보안 비트(24)가 셋팅되고 구성 메모리(23)가 되읽기 모드(read-back mode)에 있을 경우에만 인에이블됨]을 내부화함으로써, 패키지(25) 외부로 메모리 내용을 전혀 노출시키지 않고 구성 메모리(23)로부터 프로그램 가능 논리 장치(21)에 로딩하는 것이 가능하다.
외부 데이터핀(29)에 의해서 장치 프로그래밍과 EEPROM 기반 보안 비트(24)의 셋팅이 가능하다. 보안 비트(24)가 셋팅된 경우(액티브 상태), 이 프로그래밍 접속은 장치 삭제 명령에만 응답할 것이다. 보안 비트(24)가 셋팅된 경우, 이들 외부 프로그래밍/데이터 핀(29)으로부터는 데이터가 판독될 수 없다.
내부 접속선(27)은 데이터가 외부로 관찰되거나 포획됨이 없이 논리 장치(21)로의 일련의 데이터 전송을 가능하게 한다.

Claims (4)

  1. 보안 처리된 프로그램 가능 논리 집적 회로 시스템에 있어서,
    외부핀을 구비한 멀티 칩 모듈과,
    상기 멀티 칩 모듈에 내장되고 상기 외부핀과 통신하는 프로그램 가능 논리 칩과,
    상기 멀티 칩 모듈에 내장되고 상기 멀티 칩 모듈 내부의 데이터 전송 접속부를 통해서 상기 프로그램 가능 논리 칩의 구성을 프로그래밍하기 위한 구성 데이터를 저장하는 구성 메모리 칩을 포함하고,
    상기 구성 메모리 칩은 프로그램 명령과 삭제 명령 및 상기 구성 메모리 칩에 저장될 구성 데이터를 위해서 상기 외부핀과 통신하고,
    상기 구성 메모리 칩은 보안 비트를 구비하며, 상기 보안 비트는 구성 데이터가 상기 멀티 칩 모듈의 상기 외부핀을 통하여 프로그램 및 되읽기(read-back)될 수 있는 제1 상태를 가지며, 상기 보안 비트는 삭제 명령만이 상기 외부 핀을 통하여 소통되고 상기 내부 데이터 전송 접속부가 가동되는 제2 상태를 갖는 것인 보안 처리된 프로그램 가능 논리 집적 회로 시스템.
  2. 제1항에 있어서, 상기 프로그램 가능 논리 칩은 현장 프로그램 가능 게이트 어레이(FPGA)를 포함하는 것인 보안 처리된 프로그램 가능 논리 집적 회로 시스템.
  3. 제2항에 있어서, 상기 프로그램 가능 논리 칩은 그 내부에 프로그램 불가능 논리 블록을 내장하는 것인 보안 처리된 프로그램 가능 논리 집적 회로 시스템.
  4. 제2항에 있어서, 상기 프로그램 가능 논리 칩은 마이크로제어기도 포함하는 것인 보안 처리된 프로그램 가능 논리 집적 회로 시스템.
KR10-2003-7001064A 2000-07-28 2001-06-11 보안 처리된 프로그램 가능 논리 장치 KR20030022872A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/627,351 2000-07-28
US09/627,351 US6331784B1 (en) 2000-07-28 2000-07-28 Secure programmable logic device
PCT/US2001/040935 WO2002011289A1 (en) 2000-07-28 2001-06-11 Secure programmable logic device

Publications (1)

Publication Number Publication Date
KR20030022872A true KR20030022872A (ko) 2003-03-17

Family

ID=24514291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7001064A KR20030022872A (ko) 2000-07-28 2001-06-11 보안 처리된 프로그램 가능 논리 장치

Country Status (10)

Country Link
US (1) US6331784B1 (ko)
EP (1) EP1307966A1 (ko)
JP (1) JP2004505534A (ko)
KR (1) KR20030022872A (ko)
CN (1) CN1444799A (ko)
AU (1) AU2001275528A1 (ko)
CA (1) CA2415177A1 (ko)
NO (1) NO20030439L (ko)
TW (1) TW510080B (ko)
WO (1) WO2002011289A1 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7810152B2 (en) 2002-05-08 2010-10-05 Broadcom Corporation System and method for securely controlling access to device functions
US7681043B1 (en) 2002-05-08 2010-03-16 Broadcom Corporation System and method for configuring device features via programmable memory
US20030056116A1 (en) * 2001-05-18 2003-03-20 Bunker Nelson Waldo Reporter
US6466048B1 (en) * 2001-05-23 2002-10-15 Mosaid Technologies, Inc. Method and apparatus for switchably selecting an integrated circuit operating mode
US7463739B2 (en) * 2001-08-02 2008-12-09 Safenet, Inc. Method and system providing improved security for the transfer of root keys
JP2003058426A (ja) * 2001-08-21 2003-02-28 Sony Corp 集積回路およびその回路構成方法ならびにプログラム
US6525557B1 (en) * 2001-11-02 2003-02-25 Xilinx, Inc. Method for watermarking a register-based programmable logic device core
US7162644B1 (en) 2002-03-29 2007-01-09 Xilinx, Inc. Methods and circuits for protecting proprietary configuration data for programmable logic devices
US20040004239A1 (en) * 2002-07-08 2004-01-08 Madurawe Raminda U. Three dimensional integrated circuits
US20040004251A1 (en) * 2002-07-08 2004-01-08 Madurawe Raminda U. Insulated-gate field-effect thin film transistors
US7129744B2 (en) * 2003-10-23 2006-10-31 Viciciv Technology Programmable interconnect structures
US7312109B2 (en) * 2002-07-08 2007-12-25 Viciciv, Inc. Methods for fabricating fuse programmable three dimensional integrated circuits
US7064018B2 (en) * 2002-07-08 2006-06-20 Viciciv Technology Methods for fabricating three dimensional integrated circuits
US6992503B2 (en) * 2002-07-08 2006-01-31 Viciciv Technology Programmable devices with convertibility to customizable devices
US7112994B2 (en) * 2002-07-08 2006-09-26 Viciciv Technology Three dimensional integrated circuits
US7064579B2 (en) * 2002-07-08 2006-06-20 Viciciv Technology Alterable application specific integrated circuit (ASIC)
US7673273B2 (en) 2002-07-08 2010-03-02 Tier Logic, Inc. MPGA products based on a prototype FPGA
US20040018711A1 (en) * 2002-07-08 2004-01-29 Madurawe Raminda U. Methods for fabricating three dimensional integrated circuits
US7180776B1 (en) 2002-08-30 2007-02-20 Xilinx, Inc. Systems and methods for programming a secured CPLD on-the-fly
US6714041B1 (en) * 2002-08-30 2004-03-30 Xilinx, Inc. Programming on-the-fly (OTF)
US7197647B1 (en) 2002-09-30 2007-03-27 Carnegie Mellon University Method of securing programmable logic configuration data
US7812458B2 (en) * 2007-11-19 2010-10-12 Tier Logic, Inc. Pad invariant FPGA and ASIC devices
US8643162B2 (en) 2007-11-19 2014-02-04 Raminda Udaya Madurawe Pads and pin-outs in three dimensional integrated circuits
US7042756B2 (en) * 2002-10-18 2006-05-09 Viciciv Technology Configurable storage device
US7030651B2 (en) 2003-12-04 2006-04-18 Viciciv Technology Programmable structured arrays
US7176713B2 (en) * 2004-01-05 2007-02-13 Viciciv Technology Integrated circuits with RAM and ROM fabrication options
DE102004001669B4 (de) * 2004-01-12 2008-06-05 Infineon Technologies Ag Konfigurierbares Logikbauelement ohne lokalen Konfigurationsspeicher mit parallelem Konfigurationsbus
KR100564611B1 (ko) * 2004-02-14 2006-03-29 삼성전자주식회사 하드 디스크 드라이브의 완충 구조체
JP4294514B2 (ja) * 2004-03-05 2009-07-15 シャープ株式会社 半導体装置および電子装置
CA2462495A1 (en) * 2004-03-30 2005-09-30 Dspfactory Ltd. Method and system for protecting content in a programmable system
TWI241492B (en) * 2004-05-13 2005-10-11 Sunplus Technology Co Ltd Method and chips being able to expand I/O pins of chip
US7489164B2 (en) * 2004-05-17 2009-02-10 Raminda Udaya Madurawe Multi-port memory devices
JP4191170B2 (ja) 2004-07-23 2008-12-03 Ｎｅｃエレクトロニクス株式会社 プログラム可能なゲートアレイのコピー防止方法及びシステム
US7164611B2 (en) * 2004-10-26 2007-01-16 Micron Technology, Inc. Data retention kill function
CN101194460B (zh) * 2005-04-07 2011-02-09 松下电器产业株式会社 电路构筑装置
US7581117B1 (en) 2005-07-19 2009-08-25 Actel Corporation Method for secure delivery of configuration data for a programmable logic device
US7437584B2 (en) * 2006-02-27 2008-10-14 Atmel Corporation Apparatus and method for reducing power consumption in electronic devices
US7486111B2 (en) * 2006-03-08 2009-02-03 Tier Logic, Inc. Programmable logic devices comprising time multiplexed programmable interconnect
US8301890B2 (en) * 2006-08-10 2012-10-30 Inside Secure Software execution randomization
US7613907B2 (en) * 2006-08-11 2009-11-03 Atmel Corporation Embedded software camouflage against code reverse engineering
US7984301B2 (en) * 2006-08-17 2011-07-19 Inside Contactless S.A. Bi-processor architecture for secure systems
US7554865B2 (en) * 2006-09-21 2009-06-30 Atmel Corporation Randomizing current consumption in memory devices
US7635988B2 (en) * 2007-11-19 2009-12-22 Tier Logic, Inc. Multi-port thin-film memory devices
US7573294B2 (en) * 2007-12-26 2009-08-11 Tier Logic, Inc. Programmable logic based latches and shift registers
US7602213B2 (en) * 2007-12-26 2009-10-13 Tier Logic, Inc. Using programmable latch to implement logic
US7795913B2 (en) * 2007-12-26 2010-09-14 Tier Logic Programmable latch based multiplier
US7573293B2 (en) * 2007-12-26 2009-08-11 Tier Logic, Inc. Programmable logic based latches and shift registers
US8230375B2 (en) 2008-09-14 2012-07-24 Raminda Udaya Madurawe Automated metal pattern generation for integrated circuits
CN101854243B (zh) * 2010-04-30 2012-12-12 株洲南车时代电气股份有限公司 一种电路系统设计加密电路及其加密方法
US8159265B1 (en) 2010-11-16 2012-04-17 Raminda Udaya Madurawe Memory for metal configurable integrated circuits
US8159266B1 (en) 2010-11-16 2012-04-17 Raminda Udaya Madurawe Metal configurable integrated circuits
US8159268B1 (en) 2010-11-16 2012-04-17 Raminda Udaya Madurawe Interconnect structures for metal configurable integrated circuits
US8719957B2 (en) 2011-04-29 2014-05-06 Altera Corporation Systems and methods for detecting and mitigating programmable logic device tampering
CN106201352B (zh) * 2016-07-07 2019-11-29 广东高云半导体科技股份有限公司 非易失性fpga片上数据流文件的保密系统及解密方法
CN106648791B (zh) * 2016-12-29 2019-11-05 成都多沐汽车工程有限公司 数据加载方法及装置
CN111506519B (zh) * 2020-04-22 2021-04-27 上海安路信息科技股份有限公司 为fpga码点分配sram单元的方法及系统
CN113296433A (zh) * 2021-04-28 2021-08-24 成都秦川物联网科技股份有限公司 一种单片机复位方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4852044A (en) 1985-03-04 1989-07-25 Lattice Semiconductor Corporation Programmable data security circuit for programmable logic device
US4812675A (en) 1987-04-15 1989-03-14 Exel Microelectronics Incorporated Security element circuit for programmable logic array
US4972105A (en) 1989-09-22 1990-11-20 The U.S. Government As Represented By The Director, National Security Agency Programmable configurable logic memory
US5251304A (en) * 1990-09-28 1993-10-05 Motorola, Inc. Integrated circuit microcontroller with on-chip memory and external bus interface and programmable mechanism for securing the contents of on-chip memory
GB9121591D0 (en) 1991-10-11 1991-11-27 Pilkington Micro Electronics Data security arrangement for semiconductor programmable logic devices
WO1993010498A1 (en) 1991-11-12 1993-05-27 Microchip Technology Inc. Security for on-chip microcontroller memory
US5465341A (en) * 1992-10-23 1995-11-07 Vlsi Technology, Inc. Verifiable security circuitry for preventing unauthorized access to programmed read only memory
US5349249A (en) 1993-04-07 1994-09-20 Xilinx, Inc. Programmable logic device having security elements located amongst configuration bit location to prevent unauthorized reading
US5450022A (en) 1994-10-07 1995-09-12 Xilinx Inc. Structure and method for configuration of a field programmable gate array
US5640107A (en) 1995-10-24 1997-06-17 Northrop Grumman Corporation Method for in-circuit programming of a field-programmable gate array configuration memory
US5640347A (en) 1995-10-30 1997-06-17 Myson Technology, Inc. EEPROM circuit configuration having security function
US5768372A (en) 1996-03-13 1998-06-16 Altera Corporation Method and apparatus for securing programming data of a programmable logic device
US5970142A (en) 1996-08-26 1999-10-19 Xilinx, Inc. Configuration stream encryption
US5954817A (en) * 1996-12-31 1999-09-21 Motorola, Inc. Apparatus and method for securing electronic information in a wireless communication device
JP4000654B2 (ja) 1997-02-27 2007-10-31 セイコーエプソン株式会社 半導体装置及び電子機器
US6100714A (en) * 1998-01-15 2000-08-08 Ict, Inc. High density PLD structure with flexible logic built-in blocks

Also Published As

Publication number Publication date
WO2002011289A1 (en) 2002-02-07
CA2415177A1 (en) 2002-02-07
AU2001275528A1 (en) 2002-02-13
US6331784B1 (en) 2001-12-18
TW510080B (en) 2002-11-11
NO20030439D0 (no) 2003-01-28
CN1444799A (zh) 2003-09-24
EP1307966A1 (en) 2003-05-07
NO20030439L (no) 2003-01-28
JP2004505534A (ja) 2004-02-19

Similar Documents

Publication Publication Date Title
KR20030022872A (ko) 보안 처리된 프로그램 가능 논리 장치
US20200336146A1 (en) Selectively disabled output
AU617026B2 (en) Secure integrated circuit chip with conductive shield
US7145799B2 (en) Chip protection register unlocking
US20010032318A1 (en) Apparatus and method for protecting configuration data in a programmable device
JP3938308B2 (ja) プログラマブル論理デバイス
US8892837B2 (en) Integrated circuit with tamper-detection and self-erase mechanisms
EP2702526B1 (en) Method and apparatus for securing programming data of a programmable device
EP1324495A1 (en) Programmable logic device with ferrroelectric configuration memories
US20060095975A1 (en) Semiconductor device
JP2002505756A (ja) 不揮発性素子を用いたプログラマブルロジックデバイスにおける構成制御
US20110002186A1 (en) Secure electrically programmable fuse and method of operating the same
US5306961A (en) Low-power integrated circuit with selectable battery modes
US7492036B2 (en) Semiconductor chip and semiconductor device including the same
US6072328A (en) IC devices with a built-in circuit for protecting internal information
KR100468104B1 (ko) 전자장치 및 그 제조방법
JP2003228999A (ja) 半導体記憶装置
JP4467587B2 (ja) プログラマブル論理デバイス
KR100849121B1 (ko) 전기 아이디 회로 및 방법
US8327194B1 (en) Nonvolatile recording of integrated circuit-related data
US6370074B1 (en) Redundant encoding for buried metal fuses
US7299390B1 (en) Apparatus and method for encrypting security sensitive data
US20080155151A1 (en) Programmable Locking Mechanism For Secure Applications In An Integrated Circuit
JP2005072355A (ja) 半導体装置及びｉｄ発生装置
TW200405017A (en) Integrated circuit with embedded identification code

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid