KR20020020907A - 메모리 셀, 로직 영역 및 충전 구조물을 가진 반도체메모리 소자 - Google Patents
메모리 셀, 로직 영역 및 충전 구조물을 가진 반도체메모리 소자 Download PDFInfo
- Publication number
- KR20020020907A KR20020020907A KR1020017015788A KR20017015788A KR20020020907A KR 20020020907 A KR20020020907 A KR 20020020907A KR 1020017015788 A KR1020017015788 A KR 1020017015788A KR 20017015788 A KR20017015788 A KR 20017015788A KR 20020020907 A KR20020020907 A KR 20020020907A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- electrode
- capacitor
- transistor
- contact hole
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 210000000352 storage cell Anatomy 0.000 title 1
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000007704 transition Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 27
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 4
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- JCPXZTIXOGVKRS-UHFFFAOYSA-N [Ru](=O)(=O)=O.[Sr] Chemical compound [Ru](=O)(=O)=O.[Sr] JCPXZTIXOGVKRS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 9
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 1
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 22
- 230000004888 barrier function Effects 0.000 description 10
- 239000010409 thin film Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- -1 ruthenum Chemical compound 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 메모리 셀을 포함하는 DRAM에 관한 것으로, 상기 메모리 셀은 각각 실리콘 기판(3)과 하부 산화물 층(4) 사이의 전이 영역에 적어도 하나의 트랜지스터(6), 및 하부 산화물 층(4)과 상부 산화물 층(5) 사이의 전이 영역에 하나의 커패시터(10)를 포함하고, 상기 커패시터(10)는 하부 산화물 층(4)에서 금속으로 채워진 콘택 홀(12)을 통해 트랜지스터(6)에 접속되며 2개의 전극(11, 13) 사이에 배치된 강유전체(12)를 포함하고, 상기 트랜지스터(6)에 접속되어 하부 산화물 층(4)에 인접한 전극(11)이 비교적 큰 두께를 가지며, 각각의 로직 영역(2)은 하부 및 상부 산화물 층(4, 5)에서 금속으로 채워진 콘택 홀(19)을 통해 상부 산화물 층(15)의 상부면상의 전극에 접속된 적어도 하나의 트랜지스터(15)를 포함한다. 본 발명에 따라 상기 메모리 셀(1)의 커패시터(10)와 로직 영역(2) 내의 콘택 홀(19) 사이에서 충전 구조물(22, 23)에 의해 메모리 셀(1)과 로직 영역(2)의 토포로지 사이의 레벨이 보상된다.
Description
강유전 커패시터 또는 큰 유전 상수를 가진 커패시터를 포함하는 상기 방식의 반도체 메모리 소자는 예컨대 미국 특허 제 5,854,104호 및 유럽 특허 제 0 516 031 A1호에 공지되어 있으며, FRAM 또는 DRAM이라 한다. 커패시터의 강유전체에 대한 재료로는 예컨대 SBT(SBT = SrBi2Ta2O9) 및 SBTN(SBTN = SrBi2(Ta1-xNbx)2O9) 또는 PZT(PZT = Pb(Zr1-xTix)O3)이 있다.
본 발명은 특히 BST(BST = Ba1-xSrxTiO3)로 동작하거나 또는 Ta2O3가 유전체로 동작하는 DRAM에 관한 것이다. 상기 재료는 전극으로서 Pt 등을 필요로 한다. 또한, 높은 집적도로 인해, 측벽을 이용하기 위해서는 두꺼운 하부 전극이 필요하다.
각각의 메모리 셀의 트랜지스터와 접속되는, 커패시터의 두꺼운 전극에 대한 재료로는 통상적으로 백금, 이리듐, 이리듐 디옥사이드, 루테눔, 루테늄 디옥사이드, 팔라듐, 스트론튬-루테눔-트리옥사이드 또는 그 조합물이 사용된다.
상기 전극(이하, 하부 전극이라 함)의 두께는 강유전 커패시터의 필요한 커패시턴스에 따라 수백 나노미터이다. 또한, 두꺼운 전극 상에 디포짓되는 강유전체 또는 높은 유전 상수를 가진 재료가 커패시터 구조물의 전체 두께에 속한다. 또한, 강유전체 또는 높은 유전 상수를 가진 재료 상에 백플레이트 전극이 디포짓된다. 상기 전극은 이하, 상부 전극이라 한다. 특히 수백 나노미터 두께의 커패시터 구조물이 얻어진다.
상기 커패시터 구조물이 반도체 메모리 소자의 셀 필드에 있는 한편, 유사한 두께의 구조물이 반도체 메모리 소자의 로직 영역에는 없기 때문에, 셀 필드와 반도체 메모리 소자의 나머지 부분, 즉 로직 영역 사이에 큰 토포로지 차이가 생긴다. 이러한 토포로지는 반도체 메모리 소자의 제조 시 그 금속층 디포짓을 어렵게 한다. 또한, 중간 산화물(상부 산화물 층)을 통해 셀 필드 외부의 트랜지스터로의 또는 상부 전극으로의 에칭 깊이가 현저히 상이해진다.
본 발명은 메모리 셀, 로직 영역 및 충전 구조물을 가진 랜덤 액세스 방식 비휘발성 또는 휘발성 반도체 메모리 소자로서, 실리콘 기판 상에 배치된 하부 산화물 층 및 상기 하부 산화물 층 상에 배치된 상부 산화물 층을 가진, 상기 메모리 셀 및 상기 로직 영역에서 구별되는 구조물을 포함하고, 각각의 메모리 셀은 실리콘 기판과 하부 산화물 층 사이의 전이 영역에 적어도 하나의 트랜지스터 및 하부 산화물 층과 상부 산화물 층 사이의 전이 영역에 하나의 커패시터를 포함하고, 상기 커패시터는 하부 산화물 층에서 금속으로 채워진 콘택 홀을 통해 트랜지스터와 접속되며 2개의 전극 사이에 배치된 강유전체를 포함하고, 상기 트랜지스터에 접속되어 하부 산화물 층에 인접한 전극이 비교적 큰 두께를 가지고, 각각의 로직 영역은 실리콘 기판과 하부 산화물 층 사이의 전이 영역에 적어도 하나의 트랜지스터를 포함하고, 상기 트랜지스터는 하부 및 상부 산화물 층에서 금속으로 채워진 콘택 홀을 통해 상부 산화물 층의 상부면 상의 전극에 접속되는, 반도체 메모리 소자에 관한 것이다.
도 1은 선행 기술에 따른, 메모리 셀이 로직 영역에 인접한 스택 커패시터를 가진 비휘발성 반도체 메모리 소자 일부의 개략적인 단면도.
도 2은 본 발명에 따른, 메모리 셀이 로직 영역에 인접한 비휘발성 반도체 메모리 소자 일부의 개략적인 단면도.
본 발명의 목적은 셀 필드와 로직 영역 사이에 균일한 토포로지를 가짐으로써 특히 문제없는 금속층 디포짓이 이루어질 수 있는 반도체 메모리 소자를 제공하는 것이다.
상기 목적은 청구항 제 1항의 특징에 의해 달성된다. 본 발명의 바람직한 실시예는 종속항에 제시된다.
본 발명에 따라, 강유전성 커패시터의 외부 영역에 충전 구조물이 제공되며 상기 충전 구조물의 두께는 커패시터 구조물의 두께에 상응함으로써, 메모리 셀과 로직 영역 사이의 토포로지 차이가 보상되거나 고르게 된다.
또한, 본 발명의 바람직한 실시예에 따라 로직 영역에서 거기에 제공된 트랜지스터에 접속된 콘택 홀이 셀 영역 내의 커패시터의 두꺼운 하부 전극과 유사한 방식으로 구성된다. 즉, 로직 영역 내의 상부 산화물 층의 콘택 홀이 두꺼운 커패시터 전극과 동일한 재료 및 동일한 두께로 채워진다.
이로 인해, 하부 두꺼운 커패시터 전극으로서 두꺼운 커패시터 전극과 동일한 재료로 이루어진 로직 영역 내의 충전 구조물, 및 로직 영역 내의 콘택 홀의 콘택이 하나의 제조 단계에서 형성될 수 있다는 면에서 제조 장점이 얻어진다. 또한, 로직 영역에서 콘택 비어(via)의 사용에 의해 중간 산화물(상부 산화물 층)에서 에칭 깊이가 보상된다.
따라서, 전체적으로 메모리 셀과 로직 영역 사이의 토포로지 차이가 보상된다. 강유전체와 커패시터의 상부 전극의 두께에서만 두께 차이가 생긴다. 특성상, 상기 두께 차이는 200±100nm이다.
달리 표현하면, 선행 기술에 대한 본 발명의 특이점은 레벨 보상을 위한 충전 구조물 및 로직 영역에서의 콘택 비어에 하부 두꺼운 커패시터 전극의 재료를 사용하는 것이다.
이하, 본 발명의 실시예를 첨부한 도면을 참고로 구체적으로 설명한다.
도 1에 도시된 비휘발성 반도체 메모리 소자는 다수의 메모리 셀 및 다수의 로직 영역을 포함한다. 상기 다수의 메모리 셀 및 다수의 로직 영역 중 하나의 메모리 셀(1) 및 하나의 로직 영역(2)만이 도시된다. 반도체 메모리 소자는 공지된 방식으로 다층으로 구성되며, 기본 층으로서 실리콘 기판(3), 상기 실리콘 기판(3) 위에 산화물 층(4), 상기 산화물 층(4) 위에 상부 산화물 층(5)을 포함한다. 하부산화물 층(4)으로는 예컨대 BPSG- 또는 TEOS-박막이 있는 한편, 상부 산화물 층(5)으로는 예컨대 TEOS-박막 또는 낮은 유전 상수를 가진 재료(예컨대, HPCVD-산화물) 또는 그들의 조합물로 이루어진 박막이 있다. 상기 층들의 수직 방향 두께는 통상적으로 수천 옹스트롬이다.
하부 산화물 층(4)과 상부 산화물 층(5) 사이에는 통상적으로 도시되지 않은 배리어 층이 제공된다. 상기 배리어 층은 예컨대 TiO2박막으로 이루어진다.
높은 유전 상수의 재료를 가진 FeRAM 또는 DRAM에서는 구별되어야 하는 2개의 배리어가 사용된다. 제 1 배리어는 하부 전극(11)과 플러그(12) 사이에 배치된다. 이 배리어는 층(12)의 어닐링 동안 플러그(12)(대개 폴리실리콘으로 이루어짐)의 산화를 방지해야 한다. 상기 배리어에 대한 재료는 TiN, TaN, TiSiN, TiAlN, TaSiN, IrO2이다. 제 2 배리어는 커패시터 위의 H2-배리어이다. 상기 배리어는 금속층 디포짓(예컨대 W-디포짓) 동안 H2의 침투를 방지함으로써, 층(12)의 손상을 방지한다. 상기 층은 상부 전극(13) 위에 놓인다. 상기 층은 커패시터 외부의 영역에서 층(4) 위에 놓일 수도 있다. 통상적인 재료는 Si3N4또는 Al2O3이다. TiO2는 더 이상 적합하지 않은데, 그 이유는 그것이 에칭되기 어려우며 상기 배리어 층이 콘택 홀(14) 및 (19)내에 에칭되어야 하기 때문이다.
메모리 셀(1)은 게이트(7), 소오스(8) 및 드레인(9)을 가진 트랜지스터(6), 바람직하게는 MOSFET-트랜지스터를 포함한다. 소오스(8) 및 드레인(9)은 실리콘기판(3)에서 하부 산화물 층(4)에 인접하게 형성되는 한편, 게이트(7)는 하부 산화물 층(4)에 형성된다.
메모리 셀(1)은 또한 강유전성 커패시터(10)를 포함한다. 상기 커패시터(10)는 하부 두꺼운 전극(11)으로 이루어진다. 상기 전극(11)은 비어(via) 홀(12)을 통해 트랜지스터(6)의 드레인(9)에 접속된다. 상기 비어 홀은 하부 산화물 층(4)을 관통하는 콘택 홀이며, 양호한 도전성 물질로 채워진다. 커패시터(10)의 하부 전극(11)에 대한 재료로는 예컨대 백금 또는 이리듐 및 상기 다른 재료들이 사용되며, 비어 홀(12)의 재료로는 폴리실리콘 또는 텅스텐이 바람직하다. 커패시터(10)의 하부 두꺼운 전극(11)은 강유전체 또는 높은 유전 상수를 가진 재료(12)로 코팅되며, 상기 재료는 하부 전극(11)의 두꺼운 바디를 사방에서 둘러싸며 상기 전극의 하단부에서 측면으로 하부 산화물층(4)의 상부면 상에 일정한 길이로 연장된다. 커패시터(10)는 또한 전극(13)을 포함한다. 상기 전극(13)은 비교적 얇은 층으로서 유전체(12)를 커버하며 하부 전극(11) 보다 현저히 더 얇다. 커패시터(10)의 상부 전극(13)의 콘택팅을 위해, 상부 산화물 층(5)에 콘택 홀(14)이 형성된다.
로직 영역(2)에는 부가의 트랜지스터(15)가 배치되는데, 상기 트랜지스터는 마찬가지로 바람직하게는 MOSFET로 형성되며 소오스(16), 게이트(17) 및 드레인(18)을 포함한다. 트랜지스터(15)의 게이트, 소오스 및 드레인의 배치는 트랜지스터(6)에서와 동일하다. 즉, 소오스(16) 및 드레인(18)은 실리콘 기판(3)내에 배치되는 한편, 게이트(17)는 하부 산화물 층(4)에 배치된다. 트랜지스터(15)의 드레인(18)의 콘택팅을 위해 콘택 홀(19)이 제공된다. 상기 콘택 홀(19)은 하부 산화물 층(4) 및 상부 산화물 층(5)을 완전히 관통하며 상부 산화물 층(5)의 상부면 내로 이른다.
도 1에 나타나는 바와 같이, 메모리 셀(1)과 로직 영역(2) 사이에서 심한 레벨 차이 또는 토포로지 차이가 나타나며, 이러한 차이는 전술한 단점을 야기한다. 즉, 상기 부품들의 금속층 디포짓이 매우 어려워지고, 중간 산화물 또는 상부 산화물 층(5)을 통해 셀 필드(1)의 외부의 트랜지스터 또는 상부 전극으로의 에칭 깊이가 매우 상이해진다.
상기 단점은 도 2에 따른 반도체 메모리 소자의 구성에 의해 극복된다. 도 2는 도 1과 같은 비휘발성 반도체 메모리 소자의 단면도이다. 도 2에서, 도 1의 구성 부분에 상응하는 구성 부분은 도 1에서와 동일한 도면 부호를 갖는다. 하기에서는 도 1과 도 2의 장치의 차이점만을 설명한다.
도 2에 따르면, 콘택 홀(19)내에 구조물이 제공된다. 상기 구조물은 그 조성 면에서 커패시터(10)의 하부 전극(11)과 비어 홀(12)의 구조물에 상응한다. 즉, 상부 산화물 층(5)의 영역에서 콘택 홀(19)내에 재료 충전부(20)가 배치된다. 상기 재료 충전부(20)는 커패시터(10)의 하부 전극(11)과 동일한 두께를 가지며, 콘택 홀(11)의 하부 영역에서는 하부 산화물 층(4)의 내부에 부가의 충전부(21)가 제공된다. 상기 충전부(21)는 비어 홀(12)의 재료 충전부에 상응한다. 커패시터(10)의 하부 두꺼운 전극(11)과 재료 충전부(20) 사이에는 상기 소자와 동일한 재료 및 동일한 두께로 충전 구조물(22)이 제공된다. 상기 충전 구조물(22)은 하부 산화물 층(4)상에서 배리어 층에 이어진다. 상기 방식의 부가 충전 구조물(23)은 커패시터(10)의 다른 측면, 도 2에서 좌측에 제공되며 도면 부호 23으로 표시된다.
도 1과 도 2의 비교에서 나타나는 바와 같이, 도 2의 장치는 보상된 토포로지를 갖는다. 즉, 메모리 셀(1)과 로직 영역(2) 사이에는, 커패시터(10)의 하부 두꺼운 전극(11)이 유전체(12) 및 상부 전극(13)으로 코팅됨으로써 주어지는 레벨 차이를 제외하면, 레벨 차이가 나타나지 않는다. 이러한 보상된 토포로지로 인해, 필요한 평탄화가 금속층에 대한 화학적-기계적 폴리싱에 의해 문제 없이 수행될 수 있고 중간 산화물 또는 상부 산화물 층(5)을 통해 셀 필드(1) 외부의 트랜지스터 또는 상부 전극으로의 에칭 깊이가 매우 균일해질 수 있다.
본 발명이 바람직한 실시예를 참고로 설명되었지만, 그것에 국한되는 것은 아니고 다양한 방식으로 변형 가능하다.
다른 가능성은 소위 오프셋 구조인데, 이 구조에서는 커패시터 및 트랜지스터가 상부로부터 상부 전극 위의 금속층을 통해 접속된다.
Claims (10)
- 메모리 셀, 로직 영역 및 충전 구조물을 가진 랜덤 액세스 방식 반도체 메모리 소자로서, 실리콘 기판(3)상에 배치된 하부 산화물 층(4) 및 상기 하부 산화물 층(4)상에 배치된 상부 산화물 층(5)을 가진, 상기 메모리 셀(1) 및 상기 로직 영역(2)에서 구별되는 구조물을 포함하고, 각각의 메모리 셀(1)은 실리콘 기판(3)과 하부 산화물 층(4) 사이의 전이 영역에 적어도 하나의 트랜지스터(6), 및 하부 산화물 층(4)과 상부 산화물 층(5) 사이의 전이 영역에 하나의 커패시터(10)를 포함하고, 상기 커패시터(10)는 하부 산화물 층(4)에서 도전 재료로 채워진 콘택 홀(12)을 통해 트랜지스터(6)에 접속되며 2개의 전극(11, 13) 사이에 배치된 강유전체(12)를 포함하고, 상기 트랜지스터(6)에 접속되어 하부 산화물 층(4)에 인접한 전극(11)이 비교적 큰 두께를 가지며, 각각의 로직 영역(2)은 실리콘 기판(3)과 하부 산화물 층(4) 사이의 전이 영역에 적어도 하나의 트랜지스터(15)를 포함하고, 상기 트랜지스터는 하부 및 상부 산화물 층(4, 5)에서 도전 재료로 채워진 콘택 홀(19)을 통해 상부 산화물 층(15)의 상부면 상의 전극에 접속되는, 반도체 메모리 소자에 있어서,상기 메모리 셀(1)의 커패시터(10)와 로직 영역(2) 내의 콘택 홀(19) 사이에서 충전 구조물(22, 23)에 의해 메모리 셀(1)과 로직 영역(2)의 토포로지 사이의 레벨이 보상되는 것을 특징으로 하는 반도체 메모리 소자.
- 제 1항에 있어서,오프-셋 구조로서 상기 커패시터(10) 및 상기 트랜지스터(6)가 상부로부터 상부 전극 위의 금속층을 통해 접속되는 것을 특징으로 하는 반도체 메모리 소자.
- 제 1항 또는 제 2항에 있어서,상기 충전 구조물(22, 23)이 두꺼운 커패시터 전극(11)의 두께에 상응하는 두께를 가진 재료 섬(island)을 포함하는 것을 특징으로 하는 반도체 메모리 소자.
- 제 2항 또는 제 3항에 있어서,상기 충전 구조물 섬(22, 23)이 두꺼운 커패시터 전극(11)과 동일한 재료로 이루어지는 것을 특징으로 하는 반도체 메모리 소자.
- 제 1항, 제 2항, 제 3항 또는 제 4항에 있어서,상기 로직 영역(2)의 트랜지스터(15)를 상부 산화물 층(5)의 상부면 상의 관련 전극에 접속하기 위한 로직 영역(2)내의 콘택 홀(19)이 적어도 상부 산화물 층(5)의 영역에서 두꺼운 커패시터 전극(11)의 재료로 상기 전극과 동일한 두께로 형성되는 것을 특징으로 하는 반도체 메모리 소자.
- 제 1항 내지 제 5항 중 어느 한 항에 있어서,상기 콘택 홀(12, 19)이 하부 산화물 층(4)에서도 두꺼운 커패시터 전극(11)과 동일한 재료로 이루어지는 것을 특징으로 하는 반도체 메모리 소자.
- 제 1항 내지 제 6항 중 어느 한 항에 있어서,상기 얇은 커패시터 전극(13)이 두꺼운 커패시터 전극(11)과 동일한 재료로 이루어지는 것을 특징으로 하는 반도체 메모리 소자.
- 제 1항 내지 제 7항 중 어느 한 항에 있어서,상기 두꺼운 커패시터 전극(13)이 백금, 이리듐, 이리듐 디옥사이드, 루테늄, 루테늄 디옥사이드, 팔라듐, 스트론튬-루테늄-트리옥사이드 또는 그 조합물로 이루어지는 것을 특징으로 하는 반도체 메모리 소자.
- 제 1항 내지 제 8항 중 어느 한 항에 있어서,상기 콘택 홀(19)내에 재료 충전부(20)가 배치되고, 상기 충전부(20)는 커패시터(10)의 하부 전극(11)과 동일한 두께를 갖는 것을 특징으로 하는 반도체 메모리 소자.
- 제 1항 내지 제 9항 중 어느 한 항에 있어서,상기 콘택 홀(11)의 하부 영역에서 하부 산화물 층(4)의 내부에 충전부(21)가 제공되며, 상기 충전부(21)는 비어 홀(12)의 재료 충전부에 상응하는 것을 특징으로 하는 반도체 메모리 소자.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19926106A DE19926106C1 (de) | 1999-06-08 | 1999-06-08 | Halbleiterspeicherbauelement mit Speicherzellen, Logikbereichen und Füllstrukturen |
| DE19926106.7 | 1999-06-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020020907A true KR20020020907A (ko) | 2002-03-16 |
| KR100442317B1 KR100442317B1 (ko) | 2004-07-30 |
Family
ID=7910557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-7015788A KR100442317B1 (ko) | 1999-06-08 | 2000-06-06 | 메모리 셀, 로직 영역 및 충전 구조물을 가진 반도체메모리 소자 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6670662B1 (ko) |
| EP (1) | EP1183728B1 (ko) |
| JP (1) | JP3802808B2 (ko) |
| KR (1) | KR100442317B1 (ko) |
| CN (1) | CN1199261C (ko) |
| DE (2) | DE19926106C1 (ko) |
| TW (1) | TW495970B (ko) |
| WO (1) | WO2000079587A1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001099160A2 (en) * | 2000-06-20 | 2001-12-27 | Infineon Technologies North America Corp. | Reduction of topography between support regions and array regions of memory devices |
| JP4492940B2 (ja) * | 2004-05-31 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7271058B2 (en) * | 2005-01-20 | 2007-09-18 | Infineon Technologies Ag | Storage capacitor and method of manufacturing a storage capacitor |
| US7189613B2 (en) * | 2005-02-23 | 2007-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for metal-insulator-metal capacitor based memory device |
| CN110416190A (zh) * | 2019-07-08 | 2019-11-05 | 南通沃特光电科技有限公司 | 一种半导体叠层封装结构 |
| CN110459483A (zh) * | 2019-07-10 | 2019-11-15 | 南通沃特光电科技有限公司 | 一种电容组件的制造方法和半导体叠层封装方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0516031A1 (en) * | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Stacked ferroelectric memory cell and method |
| JPH0846149A (ja) | 1994-07-27 | 1996-02-16 | Matsushita Electron Corp | 半導体記憶装置とその製造方法 |
| JPH08162618A (ja) | 1994-12-08 | 1996-06-21 | Sony Corp | Ｄｒａｍ搭載半導体装置の製造方法 |
| KR100375428B1 (ko) * | 1995-11-20 | 2003-05-17 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체기억장치 및 그 제조방법 |
| US6004839A (en) * | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
| JP2953369B2 (ja) * | 1996-01-17 | 1999-09-27 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
| JP3388089B2 (ja) * | 1996-04-25 | 2003-03-17 | シャープ株式会社 | 不揮発性半導体メモリ素子の製造方法 |
| WO1999062116A1 (fr) * | 1998-05-25 | 1999-12-02 | Hitachi, Ltd. | Dispositif a semi-conducteurs et procede de fabrication |
| KR100268424B1 (ko) | 1998-08-07 | 2000-10-16 | 윤종용 | 반도체 장치의 배선 형성 방법 |
-
1999
- 1999-06-08 DE DE19926106A patent/DE19926106C1/de not_active Expired - Fee Related
-
2000
- 2000-06-06 JP JP2001505056A patent/JP3802808B2/ja not_active Expired - Fee Related
- 2000-06-06 EP EP00945613A patent/EP1183728B1/de not_active Expired - Lifetime
- 2000-06-06 US US09/980,386 patent/US6670662B1/en not_active Expired - Lifetime
- 2000-06-06 WO PCT/DE2000/001868 patent/WO2000079587A1/de active IP Right Grant
- 2000-06-06 CN CNB008085935A patent/CN1199261C/zh not_active Expired - Fee Related
- 2000-06-06 DE DE50015110T patent/DE50015110D1/de not_active Expired - Fee Related
- 2000-06-06 KR KR10-2001-7015788A patent/KR100442317B1/ko not_active IP Right Cessation
- 2000-06-09 TW TW089111167A patent/TW495970B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100442317B1 (ko) | 2004-07-30 |
| DE19926106C1 (de) | 2001-02-01 |
| EP1183728B1 (de) | 2008-04-16 |
| CN1367936A (zh) | 2002-09-04 |
| CN1199261C (zh) | 2005-04-27 |
| US6670662B1 (en) | 2003-12-30 |
| EP1183728A1 (de) | 2002-03-06 |
| JP2003502865A (ja) | 2003-01-21 |
| TW495970B (en) | 2002-07-21 |
| DE50015110D1 (de) | 2008-05-29 |
| WO2000079587A1 (de) | 2000-12-28 |
| JP3802808B2 (ja) | 2006-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6043529A (en) | Semiconductor configuration with a protected barrier for a stacked cell | |
| US6215646B1 (en) | Dielectric capacitor and method of manufacturing same, and dielectric memory using same | |
| US6737694B2 (en) | Ferroelectric memory device and method of forming the same | |
| KR100442892B1 (ko) | 스택 셀을 위한 보호 베리어를 갖는 반도체 장치 | |
| US6686620B2 (en) | FRAM and method of fabricating the same | |
| US20080108203A1 (en) | Multi-Layer Electrode and Method of Forming the Same | |
| US7732851B2 (en) | Method for fabricating a three-dimensional capacitor | |
| US6927437B2 (en) | Ferroelectric memory device | |
| US7029983B2 (en) | Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed | |
| KR19990005449A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| KR100491580B1 (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| US6555454B2 (en) | Semiconductor memory device incorporating therein ruthenium electrode and method for the manufacture thereof | |
| US20090321803A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6844581B2 (en) | Storage capacitor and associated contact-making structure and a method for fabricating the storage capacitor and the contact-making structure | |
| KR100442317B1 (ko) | 메모리 셀, 로직 영역 및 충전 구조물을 가진 반도체메모리 소자 | |
| US6309923B1 (en) | Method of forming the capacitor in DRAM | |
| US7015564B2 (en) | Capacitive element and semiconductor memory device | |
| US6783996B2 (en) | Capacitor of semiconductor device and fabrication method thereof | |
| KR100195262B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| KR100448237B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR20030028044A (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| KR100717767B1 (ko) | 강유전체 메모리의 캐패시터 제조방법 | |
| KR100234393B1 (ko) | 반도체 장치의 강유전체 커패시터 및 그 제조방법 | |
| KR100866709B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100772530B1 (ko) | 반도체 소자의 오목형 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080625 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |