KR20020020474A - 양자점 배열 방법 및 이에 의해 제조된 반도체 소자 - Google Patents

양자점 배열 방법 및 이에 의해 제조된 반도체 소자 Download PDF

Info

Publication number
KR20020020474A
KR20020020474A KR1020000053649A KR20000053649A KR20020020474A KR 20020020474 A KR20020020474 A KR 20020020474A KR 1020000053649 A KR1020000053649 A KR 1020000053649A KR 20000053649 A KR20000053649 A KR 20000053649A KR 20020020474 A KR20020020474 A KR 20020020474A
Authority
KR
South Korea
Prior art keywords
layer
quantum dot
superlattice
quantum dots
strain
Prior art date
Application number
KR1020000053649A
Other languages
English (en)
Other versions
KR100377498B1 (ko
Inventor
박용주
김은규
김광무
Original Assignee
박호군
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박호군, 한국과학기술연구원 filed Critical 박호군
Priority to KR10-2000-0053649A priority Critical patent/KR100377498B1/ko
Priority to US09/947,375 priority patent/US6696313B2/en
Publication of KR20020020474A publication Critical patent/KR20020020474A/ko
Application granted granted Critical
Publication of KR100377498B1 publication Critical patent/KR100377498B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
    • H01S5/3412—Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 자발 형성 양자점(quantum dots)이 가지는 위치의 불규칙성을 극복할 수 있도록 양자점의 위치를 제어하여 1차원 혹은 2차원적으로 배열할 수 있는 방법 및 이에 의해 제조된 반도체 소자에 관한 것이다.
본 발명에 따르면, 격자 상수가 다른 두 반도체 물질을 교번하여 적층시킴으로써 내부 변형력 분포를 조절할 수 있는 초격자층을 제조한 후, 초격자층 위에 자발 형성 양자점을 성장시키는 기술이 개시된다. 이로써, 초격자층에 의한 변형력이 양자점 성장에 영향을 미치게 되어, 양자점이 규칙적으로 배열될 수 있다.

Description

양자점 배열 방법 및 이에 의해 제조된 반도체 소자{METHOD OF ALIGNING QUANTUM DOTS AND AN SEMICONDUCTOR DEVICE FABRICATED THEREBY}
본 발명은 양자점 구조를 갖는 반도체 소자의 제조 방법에 관한 것으로서, 특히 양자점 성장 위치를 효과적으로 제어할 수 있는 양자점 배열 방법 및 이에 의해 제조된 반도체 소자에 관한 것이다.
일반적으로, 양자점은 캐리어(carrier)의 자유도가 0차원인 양자 구조로서, 발광 다이오드(light emitting diode: LED), 레이저 다이오드(laser diode: LD), 수광 소자 등의 광전 소자(opto-electronic device)나 단일 전자 트랜지스터 등의 전자 소자에 응용할 때, 문턱 전류(threshold current)가 낮아지고, 광 이득(optical gain)이 높아지며, 온도에 덜 민감해지는 특성을 제공할 수 있어서, 양자점 응용 소자는 차세대 소자로서 각광받고 있다.
이러한 양자점을 형성하는 방법 중, 별도의 리소그래피없이 자연적 현상을 이용하여 양자점 구조를 갖는 반도체 기판을 제조하는 기술로서, 격자 불일치층의응력 이완 과정을 이용하는 스트란스키-크라스타노브(Stranski-Krastanow: S-K) 성장 기술이 많이 연구되고 있다. 그러나, 이러한 격자 불일치를 이용한 양자점은 자발 형성이라는 특징으로 인해 전, 후 패터닝(patterning) 공정이 필요없다는 장점이 있지만, 크기가 일정하지 않은 양자점 구조들이 기판 표면에 불규칙적으로 배열되기 때문에 양자점의 크기나 위치를 제어하는 데에 어려움이 있었다.
S-K 성장 기술 이외에도, 현재까지 알려진 양자점 배열 기술로서, 릿지(ridge)와 테트라헤드랄 피트(tetrahedral pits)를 갖는 패터닝된 기판 상에 성장하는 방법, 비시널(vicinal) 기판 위에 형성된 다중 원자층(multiatomic step)을 갖는 버퍼(buffer)층 위에 성장하는 방법, 및 패터닝된 산화막에 형성되는 갈륨비소(GaAs) <100> 메사(mesa)면 위에 성장하는 방법 등이 있다 [① D.S.L. Mui, D. Leonard, L.A. Clodren, and P.M. Petroff, Appl. Phys, Lett. 66, 1620 (1995), ② Y. Sugiyama, Y. Sakuma, S. Muto, and N. Yokoyama, Appl. Phys. Lett. 67, 256 (1995), ③ M. Kitamura, M. Nishioka, J. Oshinowo, and Y. Arakawa, Appl. Phys. Lett. 66, 3663 (1995), ④ R. Tsui, R. Zhang, K. Shiralagi, and H. Goronkin, Appl. Phys. Lett. 71(22), 3254 (1997) 참조]. 그러나, 이와 같은 방법들은 기판을 패터닝하는 과정에서 건식 에칭에 의한 손상이 일어날 수 있고, 미스오리엔테이션(misorientation)의 각도에 따른 3차원 구조의 위치와 폭에 제한이 가해진다. 그리고, 산화막이 패턴닝된 기판에서 갈륨 비소 <100> 메사면을 사용하는 방법은 양자점의 위치 조절에 한계가 있을 뿐만 아니라 복잡한 전, 후 패터닝 공정을 필요로 하게 되는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 복잡한 전, 후 패터닝 공정을 필요로 하지 않으면서 양자점의 성장 배열을 효과적으로 제어할 수 있는 방법 및 이에 의해 제조된 반도체 소자를 제공하는 것을 그 목적으로 한다.
본 발명의 일 특징에 따르면, 양자점 구조 반도체 소자의 제조 방법에 있어서, 기판을 준비하는 단계, 상기 기판 위에, 격자 상수가 서로 다른 적어도 두 종류의 반도체 물질을 소정 주기 교번적으로 적층하여 초격자 변형층을 성장시키는 단계, 및 상기 초격자 변형층 위에, 상기 소정 주기 교번적으로 적층하여 유도된 상기 초격자 변형층의 내부 변형을 따라 정렬되는 양자점들을 포함하는 양자점 활성층을 형성하는 단계를 포함하되, 상기 소정 주기는 상기 내부 변형을 고려하여 설정되는 양자점 구조 반도체 소자의 제조 방법이 제공된다.
상기 적어도 두 종류의 반도체 물질은 In, Ga, Al 중의 적어도 어느 하나를 포함하는 화합물로부터 선택될 수 있으며, 그 조합은 InxGa1-xAs/GaAs계, InxGa1-xAs/AlyGa1-yAs계, InxGa1-xP/InP계 또는 AlyGa1-yP/InP계로부터 선택되는 것이 바람직하다 [여기서, x 및 y는 0 내지 1임]. 또한, 상기 양자점 활성층은 InxGa1-xAs계로 이루어지는 것이 바람직하다 [여기서, x는 0 내지 1임].
상기 소정 주기는, 상기 내부 변형으로 인해, 상기 초격자 변형층의 두께가 상기 초격자 변형층의 격자 이완이 발생되는 임계 두께 이상이 되도록 설정될 수 있다. 또한, 상기 소정 주기는, 상기 내부 변형으로 인해, 상기 양자점 활성층에분포되는 양자점들이 1차원 혹은 2차원적으로 정렬되도록 설정될 수 있다.
그리고, 상기 양자점 활성층 성장 단계는, 상기 양자점들의 분포가 평면적으로 1차원 혹은 2차원으로 정렬되도록, 격자 상수가 서로 다른 제1 물질 및 제2 물질을 적어도 1회 교번하여 성장시키는 단계를 포함하는 것이 바람직하다.
또, 상기 양자점 활성층 형성 단계 이전에, 상기 초격자 변형층 위에, 추후의 공정에서 상기 반도체 소자의 상부에 장착될 디바이스를 구조적으로 보호해 주는 완충층을 적층하는 단계를 더 포함할 수 있다.
본 발명의 제2 특징에 따르면, 양자점 구조 반도체 소자에 있어서, 기판, 상기 기판 위에 형성되어 있고, 격자 상수가 서로 다른 적어도 두 종류의 반도체 물질이 소정 주기 교번적으로 적층되어 있는 초격자 변형층, 및 상기 초격자 변형층 위에 형성되어 있으며, 상기 소정 주기 교번적으로 적층되어 유도된 상기 초격자 변형층의 내부 변형에 따라 정렬되어 있는 양자점들을 포함하는 양자점 활성층을 포함하되, 상기 소정 주기는 상기 내부 변형을 고려하여 설정되어 있는 양자점 구조 반도체 소자가 제공된다.
도 1은 본 발명의 바람직한 일 실시예에 따른 양자점 배열 방법에 의해 제조된 양자점 구조 반도체 소자의 단면도.
도 2는 도 1의 초격자층(4)의 주기에 따른 임계 두께 및 변형층(4')의 두께를 나타낸 그래프.
도 3은 도 1의 초격자층(4)의 주기를 10으로 하였을 때 성장시킨 자발 형성 양자점(5)의 임의 분포 모습을 원자력 현미경(Atomic Force Microscopy: AFM)으로 측정한 영상을 도시한 도면.
도 4는 도 1의 초격자층(4)의 주기를 15로 하였을 때 성장시킨 자발 형성 양자점(5)의 분포 모습을 도시한 도면.
도 5는 도 1의 초격자층(4)의 주기를 20으로 하였을 때 성장시킨 자발 형성 양자점(5)의 분포 모습을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판
2 : 인듐 비소(InAs)
3 : 갈륨 비소(GaAs)
4 : 초격자층
4' : 변형층(strained layer)
5 : 양자점
6 : 제1 완충층
7 : 제2 완충층
8, 8' : 내부 변형력 분포
다음으로, 첨부 도면을 참조하여, 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 양자점 배열 방법에 의해 제조된 양자점 구조 반도체 소자의 단면도이다.
도시한 바와 같이, 본 발명에 따른 양자점 구조 반도체 소자는 기판(1), 제1및 제2 완충층(6, 7) 및 초격자층(4)을 포함할 수 있다. 반도체 소자의 상부에는 본 발명의 양자점 배열 방법에 따라 양자점(5)이 형성되어 있다. 이러한 양자점 구조 반도체 소자의 제조 방법은 다음과 같다.
먼저, 반도체 박막의 결정 성장이 <100> 방향인 갈륨 비소 기판(1) 상에, 분자선 에피택시(molecular beam epitaxy) 방법으로 갈륨 비소를 공급함으로써 제1 완충층(6)을 0.5 ㎛ 성장시킨다. 이러한 제1 완충층(6)은 갈륨 비소 기판(1) 표면에 원치않는 불순물이 함입되는 것을 방지해주며, 또한 갈륨 비소 기판(1)의 표면이 평탄하지 않은 경우에 발생하는 악영향들을 제거해주는 역할을 한다.
이어서, 제1 완충층(6) 위에, 격자 상수가 다른 두 가지 물질, 예를 들어 1 ML(monolayer)의 인듐 비소(2)와 4 ML의 갈륨 비소(3)를 교번하여 소정 주기 [인듐 비소 1회 적층과 갈륨 비소 1회 적층을 합하여 1 주기라 함] 적층하여 초격자층(4)을 형성한다. 본 발명의 바람직한 실시예에서, 소정 주기는 다양하게 변화될 수 있으며, 이러한 주기의 변화에 따라 초격자층(4)의 내부 변형 에너지 분포가 변화될 수 있다. 이를 보다 구체적으로 살펴보면, 1 ML의 인듐 비소(2)와 4 ML의 갈륨 비소(3)는 3차원적으로 성장되지 않고 2차원적으로 성장된다. 그러나, 인듐 비소(2)와 갈륨 비소(3)는 격자 상수가 서로 다르기 때문에, 인듐 비소(2)와 갈륨 비소(3)의 적층 주기가 증가함에 따라, 초격자층(4)의 내부 변형(internal strain)도 점진적으로 증가하게 되고, 이러한 내부 변형에 따른 변형 에너지의 분포(8, 8')는 초격자층(4)의 상부에 형성되는 자발 형성 양자점(5)의 배열에 큰 영향을 주게 된다. 즉, 격자 상수가 다른 두 반도체 물질을 교번시켜 성장함으로써 이루어지는 초격자층(4)의 적층 주기를 변화시키면, 내부의 변형 에너지 분포(8, 8')를 미세하게 조절할 수 있게 되므로, 반도체 소자의 상부에 형성되는 양자점(5)의 분포를 재현성있게 제어할 수 있게 된다. 이러한 초격자층(4)을 이루는 두 종류의 반도체 물질은 서로 격자 상수가 다른 물질들이라면 어떠한 것을 사용해도 좋다. 예를 들어, In, Ga, Al 등을 조합한 이종 화합물 (예를 들어, InAs, AlAs, AlP, GaP 등), 삼종 화합물(InGaAs, AlGaAs, InAlAs, InGaP, AlGaP, InAlP 등), 혹은 사종 화합물 (InGaAlAs, InGaAlP 등) 등의 다양한 화합물 중에서 소자 응용 측면을 고려하여 적절히 조합하되, 초격자층(4)의 내부 변형을 원하는 정도까지 유도할 수 있도록 초격자층(4)의 구조, 즉 조성, 두께, 주기 등과 같은 변수를 고려하여 선택할 수 있다. 보다 구체적으로 예를 들면, 초격자층(4)의 구성 물질로서 InxGa1-xAs/GaAs, InxGa1-xAs/AlyGa1-yAs, InxGa1-xP/InP 또는 AlyGa1-yP/InP계를 사용할 수 있다 [여기서, x와 y는 각각 인듐(In)과 알루미늄(Al)의 조성이며 0 내지 1의 값을 가짐].
이어서, 초격자층(4) 위에 약 20 ML의 갈륨 비소로 이루어진 제2 완충층(7)을 성장시킨다. 이러한 제2 완충층(7)은 추후의 공정에서 이 반도체 소자의 상부에 장착될 디바이스를 구조적으로 보호해 주는 기능을 한다. 제2 완충층(7)의 재료는 디바이스의 종류에 따라 다양한 재료를 사용할 수 있으나, 초격자층(4)의 내부 변형 에너지 분포(8, 8')를 반영할 수 있는 재료를 사용해야 한다.
그 후, 제2 완충층(7) 위에 약 2 ML의 두께의 인듐 비소를 공급하면, 공급된인듐 비소의 대부분이 변형 에너지 분포(8, 8')를 따라 이동(migration)하여 특정한 방향을 따라 뭉치면서 양자점(5)을 형성하게 된다. 인듐 비소는 갈륨 비소와 7% 가량의 격자 불일치가 있어서, 갈륨 비소층 위에 인듐 비소 양자점을 형성시킬 수 있으며, 인듐 비소의 양자점 형성을 위한 임계 두께(critical thickness)는 약 1.7 ML로 알려져 있다. 따라서, 인듐 비소와 갈륨 비소의 격자 불일치로 인해 생기는 변형 에너지 분포를 초격자층(4) 내의 인듐 비소층과 갈륨 비소층의 주기 조절에 의해 제어함으로써 인듐 비소 양자점의 배열 위치를 제어할 수 있다.
이로써, 본 발명에 따르면, 자발 형성 양자점(5)의 소자 응용시 가장 큰 문제가 되는 위치 제어 기술을 1회의 에피 공정을 통해 달성할 수 있다. 여기서, 에피 공정이란, 기판 상에 연속된 일련의 에피 성장 과정으로 이루어지는 에피 공정으로서, 마스크, 패터닝, 에칭 및 후성장 등과 같은 복잡한 공정이 포함되는 않는 에피 성장만으로써 이루어지는 공정을 의미한다.
한편, 양자점(5)은 여러층을 쌓아 올릴 수도 있는데, 이 경우, 약 5-50 ML의 갈륨 비소층과 약 2 ML의 인듐 비소층을 번갈아 가면서 성장하면 정렬된 양자점(5)의 적층 구조를 달성할 수 있다. 이러한 양자점(5)을 형성하기 위한 재료로는, 제2 완충층(7)과 격자 상수가 서로 다른 물질이라면 어떠한 재료를 사용해도 좋다. 일 예로서, 제2 완충층(7)으로서 갈륨 비소층을 사용하는 경우, 양자점(5) 형성 재료로는 InxGa1-xAs계를 사용할 수 있다 [여기서, x는 각각 인듐(In)과 갈륨(Ga)의 조성이며 0 내지 1의 값을 가짐].
도 2는 도 1의 초격자층(4)의 주기에 따른 임계 두께 (격자 이완이 발생하는 두께) 및 변형층(4')의 두께를 나타낸 그래프로서, 헐(Hull) 등의 모델과 매츄(Mattew)의 모델을 이용하여 계산한 그래프이다 [① R. Hull, J. C. Bean, F. Cerdeira, A. T. Fiory, and J. M. Gibson, Appl. Phys. Lett., 48, 56 (1986), ② J. W. Mattew, A. E. Blakeslee, J. Cryst. Growth 29, 273 (1975) 참조]. 이 때, 변형층(4')의 두께는, 본 실시예에서와 같이 제2 완충층(7)이 형성되어 있는 경우에는 초격자층(4)의 두께와 제2 완충층(7)의 두께를 포함하는 두께를 나타내지만, 제2 완충층(7)이 생략되는 경우에는 초격자층(4)의 두께만을 나타낼 수도 있다.
도 2로부터 알 수 있는 바와 같이, 초격자층(4)의 주기가 11을 넘게 되면 초격자층(4) 내의 변형 크기가 과도해져서 격자 이완이 서서히 발생하기 시작하여 격자 부정합 전위(misfit dislocation)가 나타나게 된다. 이러한 부정합 전위는 계산에 의해 예상할 수도 있고, 실험적으로는 투과 전자 현미경 관찰, X-선 회절 실험, AFM에 의한 표면 관찰 실험 등을 통해 확인할 수 있다. 본 실시예에서는, 시료의 표면에 릿지(ridge) 형태의 표면 형상이 관찰되기 시작할 때를 임계 두께를 넘어서는 시점이라고 설정하였다.
임계 두께를 넘어서는 시점, 즉 격자 이완이 발생하는 초격자층(4)의 주기는 초격자층 형성시의 두 물질의 박막 두께 및 조성에 따라 달라질 수 있다. 또한, 본 실시예에서 변형층(4')의 두께는 d(㎚) = 1.435n + 5.65로서 초격자층(4)의 주기(n)로 표현될 수 있다. 즉, 초격자층(4)의 주기를 조절함으로써 변형의 크기를 조절할 수 있다. 그러므로, 초격자층(4)의 주기를 조절하면, 초격자층(4)의 내부변형 분포(8, 8')가 미세하게 조절되므로, 자발 형성 양자점(5)이 규칙적으로 배열될 수 있음을 알 수 있다.
도 3은 도 1의 초격자층(4)의 주기를 10으로 하였을 때 (즉, 임계 두께 이하로 하였을 때) 성장시킨 자발 형성 양자점(5)의 임의 분포 모습을 원자력 현미경으로 측정한 영상을 도시한 도면이다. 초격자층(4)의 주기가 11 이하에서는 격자 이완이 발생하지 않으므로 자발 형성 양자점(5)의 위치 제어에 영향을 주지 못한다. 그러므로, 자발 형성 양자점(5)의 분포에는 규칙성이 전혀 없음을 확인할 수 있다.
도 4는 도 1의 초격자층(4)의 주기를 15로 하였을 때 성장시킨 자발 형성 양자점(5)의 분포 모습을 도시한 도면이다. 도 3과는 달리, 초격자층(4)의 주기가 격자 이완을 일으키기에 충분한 정도이므로, 양자점(5)의 분포 모습이 격자 이완 방향과 같은 <110> 방향(9)으로 정렬되었다. 양자점(5)이 <110> 방향(9)으로 정렬되는 이유는 갈륨 비소 기판(1)의 <110> 방향(9)이 벽개면으로서 내부 변형력에 의해 가장 큰 변화를 겪는 방향이기 때문이다. 이로써, 인듐 비소(2)/갈륨 비소(3)의 초격자층(4)의 내부 변형력 분포(8, 8')가 <110> 방향(9)을 따라 주기적으로 분포하며, 이러한 내부 변형력 분포(8, 8') 상태하에서 양자점(5) 형성을 위해 성장시킨 인듐 비소는 대부분 변형력 분포(8, 8')를 따라 이동(migration)하면서 특정한 방향을 따라 주기적으로 뭉치면서 규칙적인 배열을 형성하게 된다.
도 5는 도 1의 초격자층(4)의 주기를 20으로 하였을 때 성장시킨 자발 형성 양자점(5)의 분포 모습을 도시한 도면이다. 도 4의 경우에 비해 과도한 변형을 함유하고 있는 초격자층(4) 위에 성장된 자발 형성 양자점(5)의 분포는 <110>방향(9)뿐만 아니라방향(10)으로도 배열됨을 알 수 있다. <110> 방향(9)과방향(10)은 서로 직각을 이루고 있으므로, 초격자층(4)의 주기를 약 20으로 하면 도 5에 도시한 바와 같이 2차원적 양자점(5)의 배열화를 도모할 수 있다.
상기한 바와 같이, 본 발명에 따르면, 초격자층(4)을 구성하는 두 가지 물질의 조성비 및 두께에 따라 결정될 수 있는 주기를 통해서 내부 변형력 분포(8, 8')를 조절하여, 그 위에 성장되는 양자점(5)의 배열 위치를 규칙적으로 분포시킬 수 있으므로, 복잡한 공정없이 자발 형성 양자점(5)의 위치를 제어할 수 있다.
이에 따라, 복잡한 패터닝 공정 등의 전, 후 공정을 필요로 하지 않으며 특수 기판을 사용하지 않고도 1회의 에피 성장 과정을 통해 규칙적인 양자점 배열을 달성할 수 있다는 점에서 대단히 유용한 기술이며, 양자점(5)의 위치 제어가 가능해짐에 따라, 양자점을 광소자 및 전자 소자에 용이하게 응용할 수 있게 해준다.
이상, 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상에 기초한 다양한 수정례 및 변형례도 본 발명의 범주에 속할 수 있다. 예를 들어, 기판(1), 제1 완충층(6), 제2 완충층(8), 양자점(5)의 구성 물질로서 갈륨 비소를 사용하는 경우에 대해 설명하였으나, 갈륨 비소 이외의 물질, 예를 들어 InP 등의 재료를 사용할 수도 있다.

Claims (9)

  1. 양자점 구조 반도체 소자의 제조 방법에 있어서,
    기판을 준비하는 단계,
    상기 기판 위에, 격자 상수가 서로 다른 적어도 두 종류의 반도체 물질을 소정 주기 교번적으로 적층하여 초격자 변형층을 성장시키는 단계, 및
    상기 초격자 변형층 위에, 상기 소정 주기 교번적으로 적층하여 유도된 상기 초격자 변형층의 내부 변형을 따라 정렬되는 양자점들을 포함하는 양자점 활성층을 형성하는 단계
    를 포함하되,
    상기 소정 주기는 상기 내부 변형을 고려하여 설정되는 양자점 구조 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 상기 적어도 두 종류의 반도체 물질은 In, Ga, Al 중의 적어도 어느 하나를 포함하는 화합물로부터 선택되는 양자점 구조 반도체 소자의 제조 방법.
  3. 제2항에 있어서, 상기 적어도 두 종류의 반도체 물질의 조합은 InxGa1-xAs/GaAs계, InxGa1-xAs/AlyGa1-yAs계, InxGa1-xP/InP계 또는 AlyGa1-yP/InP계로부터 선택되며, 상기 x 및 y는 0 내지 1인 양자점 구조 반도체 소자의 제조 방법.
  4. 제1항에 있어서, 상기 양자점 활성층은 InxGa1-xAs계로 이루어지며, 상기 x는 0 내지 1인 양자점 구조 반도체 소자의 제조 방법.
  5. 제1항에 있어서, 상기 소정 주기는,
    상기 내부 변형으로 인해, 상기 초격자 변형층의 두께가 상기 초격자 변형층의 격자 이완이 발생되는 임계 두께 이상이 되도록 설정되는 양자점 구조 반도체 소자의 제조 방법.
  6. 제1항에 있어서, 상기 소정 주기는,
    상기 내부 변형으로 인해, 상기 양자점 활성층에 분포되는 양자점들이 1차원 혹은 2차원적으로 정렬되도록 설정되는 양자점 구조 반도체 소자의 제조 방법.
  7. 제1항에 있어서, 상기 양자점 활성층 성장 단계는,
    상기 양자점들의 분포가 평면적으로 1차원 혹은 2차원으로 정렬되도록, 격자 상수가 서로 다른 제1 물질 및 제2 물질을 적어도 1회 교번하여 성장시키는 단계를 포함하는 양자점 구조 반도체 소자의 제조 방법.
  8. 제1항에 있어서, 상기 양자점 활성층 형성 단계 이전에,
    상기 초격자 변형층 위에, 추후의 공정에서 상기 반도체 소자의 상부에 장착될 디바이스를 구조적으로 보호해 주는 완충층을 적층하는 단계를 더 포함하는 양자점 구조 반도체 소자의 제조 방법.
  9. 양자점 구조 반도체 소자에 있어서,
    기판,
    상기 기판 위에 형성되어 있고, 격자 상수가 서로 다른 적어도 두 종류의 반도체 물질이 소정 주기 교번적으로 적층되어 있는 초격자 변형층, 및
    상기 초격자 변형층 위에 형성되어 있으며, 상기 소정 주기 교번적으로 적층되어 유도된 상기 초격자 변형층의 내부 변형에 따라 정렬되어 있는 양자점들을 포함하는 양자점 활성층
    을 포함하되,
    상기 소정 주기는 상기 내부 변형을 고려하여 설정되어 있는 양자점 구조 반도체 소자.
KR10-2000-0053649A 2000-09-09 2000-09-09 양자점 구조 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자 KR100377498B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0053649A KR100377498B1 (ko) 2000-09-09 2000-09-09 양자점 구조 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
US09/947,375 US6696313B2 (en) 2000-09-09 2001-09-07 Method for aligning quantum dots and semiconductor device fabricated by using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0053649A KR100377498B1 (ko) 2000-09-09 2000-09-09 양자점 구조 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자

Publications (2)

Publication Number Publication Date
KR20020020474A true KR20020020474A (ko) 2002-03-15
KR100377498B1 KR100377498B1 (ko) 2003-03-26

Family

ID=19688378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0053649A KR100377498B1 (ko) 2000-09-09 2000-09-09 양자점 구조 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자

Country Status (2)

Country Link
US (1) US6696313B2 (ko)
KR (1) KR100377498B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819337B1 (ko) * 2006-06-14 2008-04-02 재단법인서울대학교산학협력재단 양자점을 이용한 백색광 ｌｅｄ 구조 및 그 제조 방법
US8097304B2 (en) 2006-02-08 2012-01-17 Samsung Electronics Co., Ltd. Method of forming nano-particle array by convective assembly, and convective assembly apparatus for the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG117438A1 (en) * 2003-04-05 2005-12-29 Univ Singapore Improved buffer for semiconductor structures
DE10347292A1 (de) * 2003-10-02 2005-05-12 Univ Berlin Humboldt Halbleitervorrichtung zum Emittieren von Licht
CN100399509C (zh) * 2005-07-07 2008-07-02 中国科学院半导体研究所 以原位垂直超晶格为模板定位生长量子线或点的方法
CN100511734C (zh) * 2005-08-31 2009-07-08 中国科学院半导体研究所 1.02-1.08微米波段InGaAs/GaAs量子点外延结构及其制造方法
CN100369281C (zh) * 2005-08-31 2008-02-13 中国科学院半导体研究所 一种亚分子单层量子点激光器材料的外延生长方法
US8927852B2 (en) * 2008-08-21 2015-01-06 Seagate Technology Llc Photovoltaic device with an up-converting quantum dot layer and absorber
US8029924B2 (en) * 2008-08-21 2011-10-04 Seagate Technology Llc Thin film template for fabrication of two-dimensional quantum dot structures
CN101887936A (zh) * 2010-05-25 2010-11-17 华中科技大学 一种铟砷量子点有源区结构及发光器件
US8331142B2 (en) * 2010-12-16 2012-12-11 Technische Universitat Berlin Memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264825A (ja) * 1995-03-17 1996-10-11 Daido Steel Co Ltd 半導体光素子
KR0178490B1 (ko) * 1995-12-20 1999-04-15 양승택 표면 발광 레이저
JP2947199B2 (ja) * 1997-01-30 1999-09-13 日本電気株式会社 半導体量子ドット素子および該半導体量子ドット素子の製造方法
KR100219836B1 (ko) * 1997-02-21 1999-10-01 박호군 고밀도 양자점 어레이 형성방법
US6541788B2 (en) * 1998-10-27 2003-04-01 The Regents Of The University Of California Mid infrared and near infrared light upconverter using self-assembled quantum dots
US6507042B1 (en) * 1998-12-25 2003-01-14 Fujitsu Limited Semiconductor device and method of manufacturing the same
KR100331687B1 (ko) * 1999-12-07 2002-04-09 오길록 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법
KR100319300B1 (ko) * 2000-03-23 2002-01-04 윤종용 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097304B2 (en) 2006-02-08 2012-01-17 Samsung Electronics Co., Ltd. Method of forming nano-particle array by convective assembly, and convective assembly apparatus for the same
KR100819337B1 (ko) * 2006-06-14 2008-04-02 재단법인서울대학교산학협력재단 양자점을 이용한 백색광 ｌｅｄ 구조 및 그 제조 방법

Also Published As

Publication number Publication date
US6696313B2 (en) 2004-02-24
KR100377498B1 (ko) 2003-03-26
US20020031900A1 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
US7015498B2 (en) Quantum optical semiconductor device
US6507042B1 (en) Semiconductor device and method of manufacturing the same
US5032893A (en) Method for reducing or eliminating interface defects in mismatched semiconductor eiplayers
US20090045394A1 (en) Semiconductor device and a method of manufacture thereof
US7683392B2 (en) Semiconductor device with anisotropy-relaxed quantum dots
Gossard Growth of microstructures by molecular beam epitaxy
KR100377498B1 (ko) 양자점 구조 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
US20080206966A1 (en) Quantum dots nucleation layer of lattice mismatched epitaxy
US4841531A (en) Semiconductor laser device
JPH0332082A (ja) 半導体装置及び半導体レーザ装置
Asahi Self‐Organized Quantum Wires and Dots in III–V semiconductors
JP2000196193A (ja) 半導体装置及びその製造方法
US7618905B1 (en) Heterostructure self-assembled quantum dot
KR100251602B1 (ko) 반도체 구조체 및 그 제조 방법(Reverse side etching for producing layers with strain variation)
JPH09148556A (ja) 半導体装置，及びその製造方法
US20230137608A1 (en) Semiconductor Structures
JP2001237413A (ja) 量子ドットの作製方法
JP3278035B2 (ja) 電流狭窄構造を持った量子箱構造及びその作成法
JP2780333B2 (ja) 半導体積層構造及びこれを有する半導体素子
KR100430813B1 (ko) 반도체 양자점 특성 조절을 위한 2단계 성장중지 방법
JP2659872B2 (ja) 歪量子井戸半導体レーザ素子および歪量子井戸構造の作製方法
Grundmann et al. Heterostructures
Hulicius et al. Quantum Dots
Grundmann et al. Heterostructures
TW202345390A (zh) 具有缺陷阻隔區的半導體元件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080229

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee