KR20020016589A - 열처리 장치에 있어서의 설정 온도 궤적의 결정방법 - Google Patents

열처리 장치에 있어서의 설정 온도 궤적의 결정방법 Download PDF

Info

Publication number
KR20020016589A
KR20020016589A KR1020010051377A KR20010051377A KR20020016589A KR 20020016589 A KR20020016589 A KR 20020016589A KR 1020010051377 A KR1020010051377 A KR 1020010051377A KR 20010051377 A KR20010051377 A KR 20010051377A KR 20020016589 A KR20020016589 A KR 20020016589A
Authority
KR
South Korea
Prior art keywords
heat treatment
set temperature
treatment process
trajectory
film
Prior art date
Application number
KR1020010051377A
Other languages
English (en)
Other versions
KR100713288B1 (ko
Inventor
사카모토고이치
왕웬링
스즈키후지오
야스하라모유루
스즈키게이스케
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR20020016589A publication Critical patent/KR20020016589A/ko
Application granted granted Critical
Publication of KR100713288B1 publication Critical patent/KR100713288B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

본 발명은 피처리체에 제 1 열처리 및 제 2 열처리를 수행하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법에 관한 것이다.
이 방법은 제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계, 상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계, 및 상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계를 포함한다. 또한, 본 발명은, 상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계, 상기 제 2 시험 피처리체에 수행된 상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 결과를 측정하는 단계, 및 상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의 제 2 설정 온도 궤적을 결정하는 단계를 포함한다.

Description

열처리 장치에 있어서의 설정 온도 궤적의 결정방법{METHOD OF DETERMINING SET TEMPERATURE TRAJECTORY FOR HEAT TREATMENT SYSTEM}
본 발명은 피처리체에 막을 형성하는 등의 열처리를 하기 위한 열처리 장치에 있어서의 설정 온도 궤적의 결정방법에 관한 것이다. 특히, 정확한 막을 형성하는 데 알맞은 열처리 장치에 있어서의 설정 온도 궤적의 결정방법에 관한 것이다.
반도체 장치 등을 제조하는 프로세스에 있어서, 웨이퍼를 열처리하여 그 표면에 특정한 막을 형성하는 공정은 빠뜨릴 수 없다. 이러한 열처리 공정에서 비교적 고온 예컨대 750 ℃에서 900 ℃ 정도의 열처리 장치내에서 이루어지는 것에는, 예컨대, 화학기상증착 프로세스(CVD 프로세스) 및 산화·확산 프로세스 등이 있다.
일반적으로, 열처리 장치는 복수의 웨이퍼를 선반형상으로 배열하여 유지하는 웨이퍼 보트라 불리우는 유지구와, 이 유지구를 수납하여 둘러싸는 통형상의 반응관과, 이 반응관의 측면을 둘러싸는 환체상에서 그 축방향으로 분할된 복수의 히터를 갖고, 또한 반응관에 반응 가스를 도입하는 가스도입관과, 상기 반응관으로부터 배기 가스를 제거하기 위한 배기관을 구비하고 있다.
히터에는 소정의 파워가 공급되고, 성막을 위한 웨이퍼 온도를 유지하도록제어가 이루어지고 있다. 여기서, 실제로는, 막형성 프로세스 동안에 웨이퍼 온도 그 자체를 측정하는 것은 불가능하다. 프로세스 온도를 제어하는데 그 대체(代替)가 되는 부위의 측정 온도를 이용하는 것이 일반적이다.
이러한 히터 출력의 제어는 정밀도를 확보하여 웨이퍼 상에 성막 등의 열처리를 하기 위한 필수 조건이다. 이하에서는, 열처리의 대표적 예로서, 성막 공정을 예로 들어 설명한다.
성막 공정에서는, 웨이퍼 온도가 설정과 조금이라도 다른 지점에서, 막두께, 막질이 변화한다. 예를 들면, 어떤 성막 공정에서는, 그 온도의 1 ℃의 차이는 형성막 두께의 0.1 nm의 차이가 된다. 따라서, 어떤 막의 두께가 전체로 수 nm에서 수십 nm 정도의 경우로서는, 수백 ℃에 대하여 적어도 수 ℃ 이내의 제어가 필요하다.
반응 가스의 농도가 가스도입측에서 배기측으로 일정한 흐름이 주어지고 있는 점에서 반응관내에서 균일하게는 되지 않고, 이 때문에, 반응관의 어느 쪽의 부위에 있어서도 동일한 온도제어를 하면 반응관내에서의 각 웨이퍼상의 막두께가 오히려 편차가 지기 때문이다. 또한, 열처리하는 복수의 웨이퍼의 배열 방향으로 분할된 복수의 히터 각각의 제어는, 그 설정 온도를 포함해서 다르게 하는 것이 보통이다.
이와 같이, 반응관내의 웨이퍼에 똑같고 또한 고정밀도의 막두께 형성을 위해서는 복수의 히터에 해당하는 반응관내의 설정 온도를 최적화(수정을 몇 번 반복하여 허용범위내의 막두께를 얻을 수 있도록 하는 것)하는 것이 필요하다.
설정 온도를 최적화하기 위해서는, 예컨대, 반응관내에 복수의 시험웨이퍼가 재치되어 있는 설정 온도로 막형성을 행하고, 그 성막 두께를 측정기로 측정하여, 원하는 막두께로부터의 오차에 의해 복수의 히터에 해당하는 반응관내의 설정 온도를 시프트하는 방법을 쓸 수 있다. 시프트된 설정 온도에 의해 다시 시험 웨이퍼 (test wafer)를 사용하여 마찬가지로 행하고, 원하는 막두께에서의 오차가 허용범위내로 수용될 때까지 되풀이한다. 이렇게 하여 수속(收束)한 설정 온도가 복수의 히터에 해당하는 반응관내의 최적화된 설정 온도이다.
그런데, 반도체 제조 프로세스에 있어서는 이종의 막을 적층하여 형성하는 일이 이루어진다. 이러한 경우, 각각의 막형성 프로세스에 관해서 복수의 히터에 해당하는 반응관내의 최적화된 설정 온도를 구하면 좋다.
즉, 예컨대, 제 1 막을 형성하여 그 위에 제 2 막을 형성하는 경우를 가정하면, 우선, 제 1 막형성에 관해서, 상기의 수법으로 복수의 히터에 해당하는 반응관내의 최적화된 설정 온도를 구한다. 다음에, 그 최적화된 설정 온도로 제 1 막이 형성된 웨이퍼를 사용하고, 제 2 막형성에 관해서, 상기의 수법으로 복수의 히터에 해당하는 반응관내의 최적화된 설정 온도를 구한다. 이와 같이 형성하는 막마다 독립하여 설정 온도의 최적화를 행할 수 있다.
그렇지만, 반도체 제조 프로세스에 있어서는 제 1 막과 제 2 막이 연속적으로 형성되어야하는 경우가 있다. 연속적으로 제 1 막과 제 2 막을 형성할 때, 열처리 장치에 웨이퍼를 로드하여 제 1 막을 성장시킨 후, 열처리 장치로부터 웨이퍼를 일단 언로드시키는 일없이 제 1 막상에 제 2 막을 형성한다.
이러한 경우는, 제 1 및 제 2 막이 형성된 웨이퍼에 관해서만 성막 결과의 데이터를 측정기로 측정할 수가 없다. 따라서, 상기에 서술한 형성하는 막마다의 독립적인 설정 온도의 최적화 수법을 쓸 수 없다.
또한, 이 경우에 있어서, 제 1 막과 제 2 막과의 성막 결과의 측정 데이터에는 2가지의 경우가 생각될 수 있다. 즉, 하나의 경우는 예컨대, 제 1 막과 제 2 막이 모두 질화물막인 경우, 개개의 막두께를 구별하여 측정할 수 없고, 그것들의 2개의 막을 합한 막두께만 측정할 수 있는 경우이다. 다른 하나의 경우는 예컨대 제 1 막은 산화물막이고, 제 2 막은 질화물막인 경우, 어느 쪽의 막도 구별하여 막두께를 측정할 수 있는 경우이다.
전자로는, 성막 결과를 제 1막이나 제 2막의 어느 한 막에 막형성을 위한 설정 온도의 최적화에 쓸 수 있지만, 이것에 의해서는, 제 1 막과 제 2 막의 합계 막두께에 있어서는 관리할 수가 있게 되지만 개개의 막에 있어서는 막두께 관리가 이루어지지 않게 된다. 또한, 성막 결과를 제 1 및 제 2 막형성의 온도 설정에 적당히 분배하여 설정 온도의 최적화를 하는 것도 생각되지만, 실제로는, 그 분배가 적절한지는 불분명하고, 결과적으로 개개의 막에 관해서 막두께 관리를 한 것은 아니게 된다.
후자로는, 최적화하는 순서를 적절히 행하여야 한다. 예를 들면, 제 1 및 제 2 막의 형성에 계속해서 제 2 막에 관해서 설정 온도의 최적화를 이루고, 그 후 제 1 막에 관해서 설정 온도의 최적화를 하면, 제 1 막에 관해서의 설정 온도의 최적화가 제 2 막에 관해서의 설정 온도의 최적화의 결과에 영향을 미치게 할 우려가있다. 그에 따라서는, 다시 제 2 막에 관해서 설정 온도의 최적화를 이룰 필요가 있다. 이 경우에, 효율적인 설정 온도의 최적화가 어렵다.
이상으로서는, 열처리로서 성막 공정을 예로 들어 설명하였지만, 이것은 이러한 열처리 장치에서 행하는 열처리 일반에 관하여 말할 수가 있다.
본 발명은 상기와 같은 문제를 고려하여 이루어진 것으로, 반응관내에 연속적으로 다수의 열처리 공정을 하는 데 각각의 설정 온도 조건의 최적화를 결정할 수 있는 피처리체에 성막하는 등의 열처리를 하기 위한 열처리 장치에 있어서의 설정 온도 궤적의 결정방법을 제공하는 것을 목적으로 한다.
도 1A 및 1B는 본 발명의 하나의 실시형태를 설명하기 위한 구성도,
도 2는 연속적으로 형성되는 2개의 막 각각에 관하여, 복수의 히터에 해당하는 반응관내의 설정 온도의 최적화를 하는 순서를 나타내는 플로우차트,
도 3은 도 2에 있어서의 스텝(121)을 상술하는 플로우차트,
도 4는 도 2에 있어서의 스텝(122)을 상술하는 플로우차트,
도 5A 내지 5C는 제 1 막을 성막하는 제 1 설정 온도의 최적화조작을 설명하기 위한 웨이퍼의 온도를 나타내는 제어 다이어그램,
도 6A 및 6B는 제 2 막을 성막하는 제 2 설정 온도의 최적화조작을 설명하기 위한 웨이퍼의 온도를 나타내는 제어다이어그램,
도 7A 내지 7C는 제 1 막을 성막하는 제 1 동적인 설정 온도의 최적화조작을 설명하기 위한 웨이퍼의 온도를 나타내는 제어다이어그램,
도 8A 및 8B는 제 2 막을 성막하는 제 2 동적인 설정 온도의 최적화조작을 설명하기 위한 웨이퍼의 온도를 나타내는 제어다이어그램,
도 9A 내지 9C는 웨이퍼내의 막두께가 막형성 중에 있어서의 온도 감소에 의해 균일화하는 것을 나타내기 위한 설명도,
도 10A 내지 10C는 웨이퍼 보트내의 웨이퍼 상에 있어서의 막두께의 분포의 일 예를 나타내는 도면,
도 11은 연속적으로 형성되는 2개의 막 각각에 관하여, 복수의 히터에 해당하는 반응관내의 설정 온도의 최적화를 하는 순서를 나타내는 플로우차트이며, 도 2 내지 도 4에 나타낸 것과는 다른 플로우차트,
도 12는 도 11에 있어서의 스텝(221)을 상술하는 플로우차트,
도 13은 도 11에 있어서의 스텝(222)을 상술하는 플로우차트,
도 14는 도 1(A)에 나타내는 열처리 장치로 연속적으로 제 1 및 제 2막을 형성하는 경우를 나타내는 플로우차트,
도 15는 본 발명의 실시예로서의 게이트-산화물-막 형성 공정의 구성 요소를 비교예와 대비하여 나타내는 표이다.
<도면의 주요부분에 대한 부호의 설명>
11 : 반응관 12 : 내관
13 : 웨이퍼 보트 14 : 웨이퍼
15 : 보온통 16 : 매니폴드
17 : 베이스플레이트 18 : 덮개체
19 : 보트 엘리베이터 20 : 가스공급관
21 : 배기관 22, 23, 24, 25, 26 : 히터
27, 28, 29, 30, 31 : 외부열전쌍
32, 33, 34, 35, 36 : 내부열전쌍
37 : 상태추정부 38 : 제어부
39 : 최적화부
상기의 과제를 해결하기 위해서, 본 발명에 관한 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법은, 제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계, 상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계, 상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계, 상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계, 상기 제 2 시험 피처리체에 수행된 상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 결과를 측정하는 단계, 및 상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의 제 2 설정 온도 궤적을 결정하는 단계를 포함하는 것을 특징으로 한다.
상기 특징에 따르면, 임의의 제 2 설정 온도 궤적은 제 1 열처리 공정 및 제 2 열처리 공정의 측정된 결과에 기초하여 수정된다. 제 1 열처리에 있어서의 제 1 설정 온도 궤적은 이 시점 전에 이미 수정된 것이고, 결과적으로 제 2 열처리 공정에 있어서의 제 2 설정 온도 궤적은 최적화가 이루어지게 된다.
바람직하게는, 제 1 설정 온도 궤적은 고정되고, 제 2 설정 온도 궤적은 고정된다.
이 경우, 막의 두께 차와 같은 열처리 공정의 결과에 있어서 열처리 장치에 의해 동시에 처리되는 피처리체들 사이의 차이는 감소된다. 피처리체 상에 형성된 막의 평균 두께는 처리온도에 따라 좌우된다.
또한, 제 1 설정 온도 궤적은 가변될 수 있고, 제 2 설정 온도 궤적은 가변될 수 있다.
이 경우, 막의 두께 차와 같은 열처리 공정의 결과에 있어서 각 피처리체의 부품들 사이의 차이는 감소될 수 있을 뿐만아니라, 막의 두께 차와 같은 열처리 공정의 결과에 있어서 열처리 장치에 의해 동시에 처리되는 피처리체들 사이의 차이 또한, 감소된다. 적절한 온도 구배는 피처리체내의 열적 조건의 비율을 이용함으로써, 열처리 공정 중에 설정 온도를 변화시킴으로써, 처리될 피처리체의 주변 부분과 중앙 부분사이에서 발생한다. 그러므로, 처리될 피처리체의 주변부와 중앙부사이에 소스 가스의 농도와 같은 성막 조건의 차이는 상쇄될 수 있다.
또한, 바람직하게는 열처리 시스템은 상기 열처리 장치가 각각 가열될 수 있는 복수의 영역으로 분할되고, 제 1 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며, 상기 영역에서의 상기 제 1 설정 온도 궤적이 서로 상이하고, 제 2 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며, 상기 영역에서의 상기 제 2 설정 온도 궤적이 서로 상이하다.
그러므로, 이 방법은 상이한 열처리 조건이 처리될 피처리체의 선반형식 (tier-like) 배열 방향으로 설정될 필요가 있는 경우에 더욱 효과적이다.
또한, 바람직하게는 제 1 열처리 공정이 열산화물을 이용하여 게이트 - 산화물-막 형성 공정이고, 상기 제 2 열처리 공정이 게이트-산화물-막을 질소화하기 위한 질소화 공정이다.
또한, 본 발명은 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법에 관한 것이고, 이 방법은, 제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계, 상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계, 상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계, 상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계, 상기 제 1 열처리 공정및 상기 제 2 시험 피처리체에 수행된 상기 제 2 열처리 공정의 결과를 측정하는 단계, 상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의 제 2 설정 온도 궤적을 결정하는 단계, 상기 제 3 열처리 공정을 임시의 제 3 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되고, 상기 제 2 열처리 공정이 상기 결정된 제 2 설정 온도 궤적을 이용하여 수행되어진 제 3 시험 피처리체에 수행하는 단계, 상기 제 3 시험 피처리체에 수행된 상기 제 1 열처리 공정, 상기 제 2 열처리 공정 및 상기 제 3 열처리 공정의 결과를 측정하는 단계, 및 상기 제 1 열처리 공정, 상기 제 2 열처리 공정 및 상기 제 3 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 3 설정 열처리 궤적을 수정함으로써, 상기 제 3 열처리 공정에서의 제 3 설정 온도 궤적을 결정하는 단계를 포함한다.
이 경우, 제 1 열처리 공정의 결과에 기초하여, 제 1 열처리 공정에 있어서 반응관내의 설정 온도 조건은 최적화될 수 있고, 이 설정 온도 조건을 이용하여 제 1 및 제 2 열처리 공정의 결과에 기초하여, 제 2 열처리 공정에 있어서 반응관내의 설정 온도 조건은 최적화될 수 있다. 그러면, 이 설정 온도 조건을 이용하여 제 1, 제 2 및 제 3 열처리 공정의 결과에 기초하여, 제 3 열처리 공정에 있어서 반응관내의 설정 온도 조건은 최적화될 수 있다. 그러므로, 제 1, 제 2 및 제 3 열처리 공정에서의 설정 온도 조건은 관리될 수 있다. 4 이상의 열처리 공정에 대한 설정 온도 조건은 유사한 형태로 최적화될 수 있다.
바람직하게는 상기 제 1 설정 온도 궤적이 고정되고, 상기 제 2 설정 온도 궤적이 고정되며, 상기 제 3 설정 온도 궤적이 고정된다.
또한, 제 1 설정 온도 궤적이 가변적이고, 상기 제 2 설정 온도 궤적이 가변적이고, 상기 제 3 설정 온도 궤적이 가변적이다.
또한, 바람직하게는 상기 열처리 장치가 각각 가열될 수 있는 복수의 영역으로 분할되고, 제 1 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며, 상기 영역에서의 상기 제 1 설정 온도 궤적이 서로 상이하고, 제 2 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며, 상기 영역에서의 상기 제 2 설정 온도 궤적이 서로 상이하고, 제 3 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며, 상기 영역에서의 상기 제 3 설정 온도 궤적이 서로 상이하다.
또한 본 발명은 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법에 관한 방법이며, 이 방법은, 제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계, 상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계, 상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계, 상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계, 상기 제 2 시험 피처리체에 수행된 상기 제 2 열처리 공정의 결과를 측정하는 단계, 및 상기 제 2 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의 제 2 설정 온도 궤적을 결정하는 단계를 포함한다.
이 경우, 연속 열처리 공정의 각각의 결과에 관련하는 반응관내의 설정 온도는 최적화될 수 있다. 이 경우, 최적 설정 온도는 제 1 열처리 공정 즉, 최선 열처리 공정에서 결정되고, 그 다음, 최적 설정 온도는 제 2 열처리 공정 즉, 이어지는 열처리 공정에서 결정된다. 그러므로, 제 1 열처리 공정에서의 최적 설정 온도의 조정은 불필요로 하게 되고, 그러므로 반응관 내부의 최적 설정 온도는 효과적으로 결정될 수 있다.
또한, 본 발명은 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 방법에 관한 것이다. 이 방법은 제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계, 상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계, 상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계, 상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계, 상기 제 2 시험 피처리체에 수행된 상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 결과를 측정하는 단계, 상기 제 1 열처리 공정 및 상기 제 2 열처리공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의 제 2 설정 온도 궤적을 결정하는 단계, 상기 제 1 열처리 공정을 상기 결정된 제 1 설정 온도 궤적을 이용하여 상기 피처리에 수행하는 단계, 및 상기 제 2 열처리 공정을 상기 결정된 제 2 설정 온도 궤적을 이용하여 상기 제 1 열처리 공정이 수행된 상기 피처리에 수행하는 단계를 포함한다.
또한, 본 발명은 피처리체에 제 1 열처리, 제 2 열처리 및 제 3 열처리를 연속적으로 수행하는 방법에 관한 것이고, 이 방법은 제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계, 상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계, 상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계, 상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계, 상기 제 2 시험 피처리체에 수행된 상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 결과를 측정하는 단계, 상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의 제 2 설정 온도 궤적을 결정하는 단계, 상기 제 3 열처리 공정을 임시의 제 3 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되고, 제 2 열처리 공정이 상기 결정된 제 2 설정 온도 궤적을 이용하여 수행되어진 제 3 시험 피처리체에 수행하는 단계, 상기 제 2 시험 피처리체에 수행된 상기 제 1 열처리 공정, 상기 제 2 열처리 공정 및 상기 제 3 열처리 공정의 결과를 측정하는 단계, 상기 제 1 열처리 공정, 상기 제 2 열처리 공정 및 상기 제 3 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 3 설정 열처리 궤적을 수정함으로써, 상기 제 3 열처리 공정에서의 제 3 설정 온도 궤적을 결정하는 단계, 상기 제 1 열처리 공정을 상기 결정된 제 1 설정 온도 궤적을 이용하여 상기 피처리에 수행하는 단계, 상기 제 2 열처리 공정을 상기 결정된 제 2 설정 온도 궤적을 이용하여 상기 제 1 열처리 공정이 수행된 상기 피처리에 수행하는 단계, 및 상기 제 3 열처리 공정을 상기 결정된 제 3 설정 온도 궤적을 이용하여 상기 제 1 열처리 공정이 수행되고, 상기 제 2 열처리 공정이 수행된 상기 피처리체에 수행하는 단계를 포함한다.
또한, 본 발명은 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 방법에 관한 것이고, 제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계, 상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계, 상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계, 상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계, 상기 제 2 시험 피처리체에 수행된 상기 제 2 열처리 공정의 결과를 측정하는 단계, 상기 제 2 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의 제 2 설정 온도 궤적을 결정하는 단계, 상기 제 1 열처리 공정을 상기 결정된 제 1 설정 온도 궤적을 이용하여 상기 피처리에 수행하는 단계, 및 상기 제 2 열처리 공정을 상기 결정된 제 2 설정 온도 궤적을 이용하여 상기 제 1 열처리 공정이 수행된 상기 피처리에 수행하는 단계를 포함한다.
[발명의 실시의 형태]
이하, 본 발명의 실시형태를 도면을 참조하면서 설명한다.
도 1A 및 1B는 본 발명의 하나의 실시형태를 설명하기 위한 구성도이다. 도 1A에 나타낸 바와 같이, 이 실시형태는 반응관(11), 반응관(11)에 결합된 주변장치, 상태추정부(37), 제어부(38) 및 오프라인 최적화부(39)를 갖는 열처리 장치이다. 반응관(11) 및 그 주변장치는 정면단면도로 도시하고, 상태추정부(37), 제어부(38), 및 최적화부(39)는 블록도로 나타내었다.
반응관(11)은 상단이 막혀 있다. 반응관(11)의 하단은 베이스플레이트(17)의 아래면과 매니폴드(16)의 상단 사이에 기밀하게 접합되어 있다. 내관(12)은 상단이 개구되어 있고, 하단이 매니폴드(16)의 안쪽으로 지지되어 있다.
반응관(11)에서는, 다수 매 예를 들어, 150 매의 웨이퍼(14), 즉 피처리체가 각각 수평의 상태로 상하방향에 간격을 두고 유지구인 웨이퍼 보트(13)에 선반형상 (tier-like)으로 재치되어 배열된다. 이 웨이퍼 보트(13)는 덮개체(18) 위에 보온통(단열체)(15)을 통해 유지되어 있다. 덮개체(18)는 웨이퍼 보트(13)를 반응관(11)내에 반입, 반출하기 위한 보트 엘리베이터(19) 위에 탑재되어 있다. 상한위치에 있을 때에는 매니폴드(16)의 하단개구부, 즉 반응관(11)과 매니폴드(16)로 구성되는 처리용기의 하단개구부를 폐쇄한다.
반응관(11)의 주위에는 예컨대 저항가열체로 이루어지는 히터(22∼26)가 고리체 형상으로 설치되어 있고, 히터(22∼26)는 도시와 같이 그 축방향[웨이퍼(14)의 배열방향]으로 분할되어 있다. 이들 히터(22∼26)는 제어부(38)에 의해 각각 독립으로 발열량이 제어될 수 있다.
매니폴드(16)에는, 내관(12)내에 가스를 공급하기 위한 가스공급관(20)이 설치되어 있다. 또한, 매니폴드(16)에는, 내관(12)과 반응관(11)의 간극으로부터 배기하도록 배기관(21)이 접속되어 있다. 통상, 복수의 가스공급관(20)은 내관(12)내에 다수의 가스를 공급하기 위해서, 매니폴드(16)에 연결된다. 그러나, 간략하게 하기 위해 가스공급관(20) 하나만 표시하고 있다. 배기관(21)의 도중에는 압력조정부(도시하지 않음)가 설치되어, 이에 따라 반응관(11)내의 압력이 조정된다.
히터(22∼26)의 안쪽면에는, 외부열전쌍(27∼31)이 각각 설치되어 그 부위의 온도를 검출한다. 또한, 내관(12)의 내면에는 내부열전쌍(32∼36)이 각각 외부열전쌍(27∼31)에 해당하도록 설치되어, 그 부위의 온도를 검출한다.
외부히터(27∼31), 및 내부열전쌍(32∼36)에 의해 검출된 온도는 상태추정부 (37)에 유도된다. 또한, 상태추정부(37)에는, 제어부(38)에 의해 각 히터(22∼26)를 제어하는 제어량도 유도되고 있다. 상태추정부(37)는 이들 온도 및 제어량으로부터 반응관(11)으로 열처리되어 있는 웨이퍼(14)의 상태(이 경우는 온도)를 추정하는 것이다. 이러한 추정을 하는 것은, 실제로 웨이퍼(14)에 열처리를 실시하고 있는 사이의 그 온도를 직접 측정하는 것이 대단히 곤란하고, 또한, 웨이퍼(14)의 온도는 거기에 형성되는 막의 성장에 직접 관여하는 파라미터이며 따라서 이것을 제어하는 것이 원래 필요하기 때문이다.
이 추정을 위해서는, 히터(27∼31)로의 제어량, 외부열전쌍(27∼31)의 검출온도, 및 내부열전쌍(32∼36)의 검출온도를 기초로 웨이퍼(14)의 온도를 추정하는 모델을 미리 구해 놓고, 이 모델을 상태추정부(37)에 유지시켜 놓는다. 이에 따라, 상태추정부(37)는 히터(27∼31)에의 제어량, 외부열전쌍(27∼31)의 검출온도, 및 내부열전쌍(32∼36)의 검출온도의 입력에 의해 웨이퍼(14)의 온도를 추정할 수가 있다.
또, 추정되는 웨이퍼(14)의 온도는 상기 모델의 설정 방법에 의해 웨이퍼 보트(13)에 재치되는 웨이퍼(14)중 임의의 위치에 재치되는 복수의 것에 관해서, 추정대상으로 할 수 있다. 이하의 설명으로서는, 추정대상의 수(위치)를 5로 하고, 그 위치를 웨이퍼 보트(13)의 각각 상부, 중상부, 중부, 중하부, 하부의 것으로 한다.
또한, 추정되는 웨이퍼(14)의 온도는 상기 모델의 설정 방법에 의해, 웨이퍼(14)내의 특정한 2개소 이상의 위치에 관해서 그 대상으로 할 수도 있다. 이러한 2개소를 고르면, 피처리체내를 전해지는 열의 전도속도를 이용하여 웨이퍼 (14)의 외주부와 중심부에서 적절한 온도 구배가 생기게 하는 경우에 유용하게 된다.
추정된 웨이퍼(14)의 온도는 제어부(38)에 유도된다. 제어부(38)에서는 설정 온도와 비교하여, 적절한 제어량을 산출하고, 산출된 제어량을 각 히터 (22∼26), 및 상태추정부(37)에 부여한다.
이 설정 온도는 통상의 반도체 제조에 있어서는 최적화된 것을 쓴다. 최적화한, 상기에서도 서술한 바와 같이, 수정을 몇 번 행하여 허용범위내의 열처리 결과, 예컨대 소정의 막두께의 막을 얻을 수 있도록 하는 것을 말한다. 본 발명에서는 이 최적의 설정 온도(설정 온도 궤적)를 구하는 수법에 특징이 있다. 이 때문에, 통상의 반도체 제조에 앞서서, 도 1A에 나타내는 장치에 시험을 위한 웨이퍼를 얹어 놓아 막형성 프로세스를 실제로 동작시켜, 그 시험 웨이퍼의 성막 결과를 얻는다. 성막 결과는 도 1B에 도시한 바와 같이, 오프라인의 최적화부(39)에 입력되고, 이에 따라 최적화부(39)는 수정설정 온도를 출력한다. 이 수정설정 온도를 도 1A에 나타내는 장치에 적용하여 다시 마찬가지로 하여 성막 결과를 얻는다. 또, 최적화부(39)에는, PC에 소정의 프로그램을 짜넣은 것을 쓸 수 있다.
또, 도 1A에 나타내는 장치의 실제는 이외에 제어해야 할 것으로서 가스공급관(20)으로부터의 가스유량, 반응관(11)내의 압력 등이 있고, 이들 제어도 이루어진다. 이들 부분은 본 발명으로서의 동작에 직접은 관여하지 않기 때문에 도시를 생략한다.
덧붙여서 말하면, 상기의 설정 온도, 가스유량 및 반응관(11)내의 압력은 열처리인 성막 공정의 성막해야 할 막의 종류 및 막두께에 따라 각각 다르고, 특정한 성막 각각에 있어서의 설정 온도, 가스유량, 반응관(11)내의 압력 등에 관해서의처리순서를 레시피라 부르고 있다. 본 발명의 설명에서는 가스유량, 반응관(11)내의 압력 등은 직접 관계하지 않고, 설정 온도에 관해서의 처리순서가 관계한다.
도 1에 나타낸 실시형태에 있어서의 장치에 있어서의 설정 온도의 결정방법에 관해서 도 2 내지 도 4를 참조하여 설명한다. 도 2 내지 도 4는 연속적으로 형성되는 2 가지 막 각각에 관하여, 복수의 히터에 해당하는 반응관내의 설정 온도의 최적화를 하는 순서를 나타내는 플로우차트이다. 이 2 가지 막은 적층되고 연속적으로 형성된다. 이 예에서는 적층된 막의 두께를 각각 측정할 수는 없고, 막두께의 합계를 측정할 수 있을 뿐인 경우로 한다. 질화층에 또 하나의 질화층을 적층하는 경우가 이것에 해당한다.
이러한 2 층막의 두께 허용범위는 특정값에 대해 예정된 두께 범위내에, 예를 들면, 4 nm ±0.5% 이내에 부과되어 있는 것으로 하고, 하층인 제 1 막의 두께는 특정값에 대하여 예정된 두께범위내에 예컨대, 1.5 nm ±1.0% 이내에 부과되고 있는 것으로 한다.
이러한 사양이 부과될 때에는, 도 2에 나타낸 바와 같이, 우선 하층인 제 1 막을 형성하기 위한 설정 온도를 최적화하고(스텝121), 다음에 상층의 막인 제 2 막을 형성하기 위한 설정 온도를 최적화한다(스텝122).
제 1 막을 형성하는 설정 온도의 최적화를 위해서는, 도 3에 나타낸 바와 같이, 우선, 도 1A에 나타낸 장치내의 복수의 웨이퍼(시험웨이퍼)에 제 1 막을 성막한다(스텝131). 복수의 웨이퍼에는 상기에서 서술한 웨이퍼 보트(13)의 각각 상부, 중상부, 중부, 중하부, 하부의 것(합계 5장)이 포함된다. 또한, 통상은 제 1막의 형성에 계속해서(즉 장치로부터 웨이퍼를 일단 언로드하는 일없이) 제 2 막을 형성하지만, 여기서는, 제 1 막의 성막만으로 멈추고, 장치로부터 시험 웨이퍼를 언로드한다. 또, 여기서의 제 1 막의 성막설정 온도는 극히 표준적인 것(예컨대, 제어해야 할 상기 5개의 웨이퍼에 대하여 동일한 온도)을 쓴다.
언로드된 시험 웨이퍼는 일립소미터(ellipsometer) 등의 막두께 측정기를 사용하여 제 1 막의 두께가 측정된다(스텝132). 이 성막 결과를 도 1(b)에 나타낸 최적화부(39)에 입력하여(스텝133), 이에 대하여 최적화부(39)는 수정된 제 1 설정 온도를 산출하여 출력한다(스텝134).
이 산출을 위해서는, 온도 등의 파라미터의 값에 대하여 성장하는 막두께의 물리적 모델을 미리 최적화부(39)에 짜넣고, 이것을 사용하여 성막 결과와 현재의 제 1 설정 온도에서 적절하다고 생각되는 수정된 제 1 설정 온도를 도출하는 수법을 채용할 수 있다.
도 1A에 도시된 열처리 장치에서 수정된 제 1 설정 온도를 적용하여 다시 별도의 시험 웨이퍼를 사용하여 막을 성막한다(스텝135). 그리고, 제 1 막의 성막만 하고 정지하여 그 시험 웨이퍼를 장치로부터 언로드한다. 언로드된 시험 웨이퍼는 상기와 같이, 일립소미터 등의 막두께 측정기를 사용하여 제 1 막의 두께가 측정된다(스텝136).
이 측정된 두께는 예정된 두께 범위, 예컨대, 1.5 nm ±1.0% 와 비교된다(스텝137). 측정된 두께가 이 예정된 두께 범위이면 제 1 막을 형성하기 위한 제 1 설정 온도의 최적화는 종료한다. 막을 형성하기 위해 사용된 수정된 제 1 설정 온도(수정된 설정 온도 궤적)가 최적화된 제 1 설정 온도(설정 온도 궤적)이다.
측정된 두께가 예정된 두께 범위내에 수용되지 않는 경우는, 스텝133에 되돌아가 그 막형성 결과(측정된 두께)를 최적화부(39)에 입력하여 다시 하고, 최적화부(39)는 다른 수정된 제 1 설정 온도를 추정한다. 이렇게 하여, 최종적으로, 예정된 두께 범위내에 수습되는 두께를 가지는 제 1 막을 형성하기 위한 최적한 제 1 설정 온도(수정된 제 1 설정 온도)를 얻을 수 있다.
이와 같이, 두개의 막중 제 1 막의 공정만을 뽑아 내어 성막·측정하고, 제 1 막에 부과되는 허용범위를 만족할 수 있는 최적한 제 1 설정 온도를 결정할 수가 있다.
다음에, 상층의 막인 제 2 막을 형성하기 위한 제 2 설정 온도를 최적화한다. 이것을 위해서는 도 4에 나타낸 바와 같이, 우선, 장치내의 복수의 시험 웨이퍼에 상기한 바와 같이 최적화된 설정 온도로 제 1 막을 성막하고, 이어서(즉, 언로드하지 않고) 제 2 막을 성막한다(스텝141). 복수의 시험 웨이퍼에는, 상기에서 서술한 웨이퍼 보트(13)의 각각 상부, 중상부, 중부, 중하부, 하부의 것이 포함된다. 제 2 막형성 공정은 모든 5개의 시험 웨이퍼에 표준온도를 사용한다. 이렇게 하여 제 1, 제 2 막이 적층적으로 형성되면 열처리 장치로부터 시험웨이퍼를 언로드한다.
언로드된 시험웨이퍼는 일립소미터 등의 막두께 측정기를 사용하여 제 1 및 제 2 막의 합계두께가 측정된다(스텝142). 이 경우에, 제 1 막 및 제 2 막을 개별로 막두께 측정은 할 수 없다. 이 성막 결과의 데이터를 도 1B에 나타낸 최적화부(39)에 입력한다(스텝143). 이에 대하여 최적화부(39)는 수정된 제 2 설정 온도를 산출하여 출력한다(스텝144).
이 산출을 위해서는, 온도를 포함하는 파라미터의 값에 대하여 성장하는 막두께의 물리적 모델을 미리 최적화부(39)에 짜넣어 두고, 이에 따라 성막 결과의 데이터와 현재의 제 2 설정 온도에서 적절하다고 생각되는 수정된 제 2 설정 온도를 도출하는 수법을 채용할 수 있다. 이것은 제 1 설정 온도의 최적화와 마찬가지이다.
수정된 제 2 설정 온도(설정 온도 궤적)를 제 2 막형성에 적용하여 다시 별도의 시험웨이퍼를 사용하여 도 1A에 도시된 열처리 장치에 의해서 제 1 및 제 2 막을 연속적으로 성막한다(스텝145). 이렇게 하여 제 1, 제 2 막이 적층적으로 형성되면 열처리 장치로부터 시험 웨이퍼를 언로드한다.
시험웨이퍼는 상기와 같이, 일립소미터 등의 막두께 측정기를 사용하여 제 1, 제 2의 막의 2 층막의 두께가 측정된다(스텝146).
이 측정된 두께는 예정된 두께 범위, 예컨대, 4 nm ±0.5% 범위와 비교된다(스텝147). 측정된 두께가 이 예정된 두께범위내이면, 제 2 막을 형성하기 위한 제 2 설정 온도의 최적화는 종료한다. 여기서 제 2 막형성에 사용된 수정된 제 2 설정 온도(수정된 설정 온도 궤적)가 최적화된 제 2 설정 온도(설정 온도 궤적)이다.
이 측정된 두께가 예정된 두께범위내에 수용되지 않는 경우는, 스텝(143)에 되돌아가 그 성막 결과(측정된 두께)를 최적화부(39)에 입력하여 다시 행한다. 이렇게 하여, 최종적으로 예정된 두께범위내에 수용되는 제 2 막을 형성하기 위한 최적화된 제 2 설정 온도(수정된 설정 온도)를 얻을 수 있다.
그러므로, 이 실시예는 설정값 주위에 예정된 범위내인 두께(열처리 합성 결과)를 갖는 2 층막을 성막하고, 설정값 주위에 예정된 범위내인 두께(제 1 열처리 결과)를 갖는 제 1 막을 성막하는 데 적절한 최적의 제 1 설정 온도 및 최적의 제 2 설정 온도를 결정할 수 있다. 결과적으로 제 2 막의 막두께(제 2 열처리 결과)에 관해서도 관리될 수 있다.
또한, 이 최적의 제 1 설정 온도와 최적의 제 2 설정 온도를 도 1A에 나타내는 열처리 장치에 적용하면, 이러한 사양(막질)의 막을 형성하는 반도체 제조가 가능하게 된다.
또, 연속적으로 3가지 이상의 막을 적층 형성하는 경우이며, 이들 적층막에 있어서는 각각의 막두께를 측정할 수 없는 경우도, 마찬가지로 하여 각각의 설정 온도를 최적화할 수 있다.
3 개의 막, 즉 제 1, 2, 3막을 웨이퍼에 형성할 때, 우선 제 1 막의 형성 공정이 수행되어, 제 1 설정 온도가 최적화된다. 다음에, 최적화된 제 1의 설정 온도를 적용하여 제 1 및 제 2 막의 형성 공정이 연속적으로 수행되어, 제 2 설정 온도가 최적화된다. 마지막으로, 최적화된 제 1 및 제 2 설정 온도를 적용하여 제 1, 제 2 및 제 3 막의 형성 공정이 연속적으로 수행되고, 제 3 설정 온도가 최적화된다. 4개 이상의 막의 설정 온도의 최적화에 관해서도 이와 같다.
다음에, 이상에서 설명한 제 1 설정 온도, 및 제 2 설정 온도의 최적화에 이용하는 도 1A에 나타낸 장치에서의 시험 웨이퍼의 제어된 온도 변화에 관해서 도5A 내지 도 6B를 참조하여 설명한다.
도 5A 내지 5C는 제 1 막을 성막하는 제 1 설정 온도의 최적화 결정을 설명하기 위한 웨이퍼의 온도를 나타내는 제어 다이어그램이다. 도 5A는 웨이퍼에 제 1, 제 2 막을 형성하기 위한 명목적인 온도 변화 곡선을 나타내고 있다. 도 5A를 참조하면, 우선, 웨이퍼를 800 ℃로 승온하고, 웨이퍼는 제 1 온도 안정화 공정으로서 수분 정도 800 ℃로 유지되고, 제 1 막 성막 공정이 제 1 막을 성막하기 위해 수행되며, 그 다음, 제 1 어닐링 공정이 제 1 막을 어닐링하기 위해 수행된다. 웨이퍼는 제 1 온도 안정화 공정, 제 1 막 성막 공정 및 제 1 어닐링 공정 중에 800 ℃로 고정 제어 온도로 유지된다.
다음에, 웨이퍼의 온도는 760 ℃로 하강하고, 웨이퍼는 제 2 온도안정화 공정으로 760 ℃로 유지하고, 제 2 막 성막 공정은 제 2 막을 성막하기 위해 수행되고, 제 2 어닐링 공정은 제 2 막을 어닐링하기 위해 수행된다. 웨이퍼는 제 2 온도 안정화 공정, 제 2 막 성막 공정 및 제 2 어닐링 공정을 하는 동안에 제어온도가 760 ℃로 유지된다. 웨이퍼의 온도는 제 2 어닐링 공정을 끝내면 하강하여, 웨이퍼를 열처리 장치로부터 언로드할 수 있는 상태로 한다.
제 1 및 제 2 막의 성막 공정에서의 온도가 명목적인 온도 제어 다이어그램에 따라 제어될 때, 제 1 막을 성막하는 최적의 제 1 설정 온도(명목적으로 800 ℃)는 아래와 같은 순서에 의해 결정된다.
온도상승 공정, 제 1 온도 안정화 공정, 제 1 막 성막 공정, 제 1 어닐링 공정 및 제 1 온도 하강 공정을 나타내는 도 5B를 참조하면, 제 1 막은 제 1 설정 온도(제 1 설정 온도 궤적)로서 명목적인 온도를 사용하여 성막된다. 최적화부(39)는 성막 결과의 데이터에 기초하여 수정된 제 1 설정 온도를 계산하고, 다른 제 1 막은 수정된 제 1 설정 온도를 사용하여 제 1 막 성막 공정에 의해 성막된다. 제 1 막 성막 및 제 1 설정 온도 수정은 요구된 사양에 맞는 두께의 제 1 막이 형성될 때까지 되풀이된다. 도 5C는 이렇게 해서 결정된 최적의 제 1 설정 온도를 나타낸다. 도 5C에 나타낸 바와 같이, 웨이퍼 보트(13)의 상부, 중상부, 중부, 중하부 및 하부 영역의 최적의 제 1 설정 온도는 각각, 810 ℃, 805 ℃, 802 ℃, 800 ℃ 및 798 ℃이다. 또, 도 5C에 있어서는, 웨이퍼 보트의 상부, 중상부, 중부, 중하부 및 하부영역의 제 1 설정 온도의 차이에 관해서 설명을 위해 과장하여 도시하였다. 이러한 과장된 도시는 다른 도면에서도 같다.
이와 같이, 2개의 막중 제 1 막 성막 공정에 의해 제 1 막만 성막하고, 성막된 제 1 막의 두께를 측정하여 제 1 막에 부과되는 사양을 만족할 수 있는 최적의 제 1 설정 온도를 결정할 수가 있다.
도 6A 및 6B는 제 2 막을 성막하는 제 2 설정 온도의 최적화 결정을 설명하기 위한 웨이퍼의 온도를 나타내는 제어다이어그램이다. 이 제 2 막을 성막하는 제 2 설정 온도(여기서는 명목 760 ℃로 일정)의 최적화를, 이 온도 제어 다이어그램으로 설명하면 아래와 같이 된다.
도 6A에 관하여, 명목적인 온도를 사용하여 제 2 막을 성막하는 제 2 막 성막 공정은 최적의 제 1 설정 온도를 사용하여 제 1 막 성막 공정에 따라 수행한다. 최적화부(39)는 성막 결과의 데이터를 기초하여 수정된 제 2 설정 온도를 계산하고, 제 2 막은 수정된 제 2 설정 온도를 사용하여 제 2 막 성막 공정에 의해 성막된다. 제 2 막 성막 및 제 2 설정 온도 수정은 요구된 사항들이 수용되는 제 2 막 두께까지 되풀이된다. 도 6B는 이렇게 해서 결정된 최적의 제 2 설정 온도를 나타낸다. 도 6B에 나타낸 바와 같이, 웨이퍼 보트(13)의 상부, 중상부, 중부, 중하부 및 하부 영역의 최적의 제 2 설정 온도는 각각, 755 ℃, 758 ℃, 759 ℃, 760 ℃ 및 762 ℃이다.
그러므로, 이 실시예는 설정값 주위에 예정된 범위내인 두께(열처리 합성 결과)를 갖는 2 층막을 성막하고, 설정값 주위에 예정된 범위내인 두께(제 1 열처리 결과)를 갖는 제 1 막을 성막하는 데 적절한 최적의 제 1 설정 온도 및 최적의 제 2 설정 온도를 결정할 수 있다. 결과적으로 제 2 막의 막두께(제 2 열처리 결과)에 관해서도 관리될 수 있다.
도 1A에 나타낸 열처리 장치의 최적의 제 1 설정 온도, 및 최적의 제 2 설정 온도를 결정하는 데 사용할 수 있는 시험 웨이퍼의 제어된 온도 변화의 다른 형태에 대해서는 도 7A 내지 도 8B를 참조하여 설명한다.
도 7A 내지 7C는 제 1 막을 성막하는 제 1 동적인 설정 온도의 최적화 결정을 설명하기 위한 웨이퍼의 온도를 나타내는 제어다이어그램이다. 도 7A는 웨이퍼(피처리체)에 제 1, 제 2 막을 형성하기 위한 명목적인 온도변화를 나타내고 있다. 도 7A에 관하여, 웨이퍼가 가열되고, 웨이퍼는 제 1 온도 안정화 공정으로 몇 분 정도 온도가 유지되고, 제 1 막 성막 공정은 제 1 막을 성막하고, 그 다음에 제 1 어닐링 공정은 제 1 막을 어닐링한다.
제 1 막 성막 공정에서는, 온도를 다소 하강시킨다. 이와 같이 제 1 막 성막 공정을 위한 제 1 설정 온도는 고정된 온도가 아니라 시간적으로 변화하는 동적인 설정 온도이다. 여기서, 최적의 제 1 동적인 설정 온도를 결정하는 처리가 설명된다. 제 1 설정 온도를 다소 강하시키면서 제 1 막을 성장시키는 목적은 웨이퍼의 중심부의 온도를 높게 하고, 이것보다 온도가 낮은 바깥둘레부를 만들어내기 위해서이다.
이러한 온도 변화는 각 웨이퍼상의 즉, 웨이퍼들 사이(intra-wafer)의 형성막 두께의 편차를 작게 하는 것 이외에, 웨이퍼들 내에, 즉 웨이퍼내(inter-wafer)의 형성막 두께의 편차도 작게 할 수가 있다. 설정 온도를 제 1 막형성중에 변화시킴으로써, 웨이퍼중을 전해지는 열의 속도를 이용하여 웨이퍼의 바깥둘레부와 중심부로 적절한 온도기울기가 생기게되기 때문이다.
예를 들면, 웨이퍼의 바깥둘레부와 중심부에서는, 성막 가스의 농도 등 성막 조건이 다른 것을 적절한 온도기울기에 의해 상쇄하고자 하는 것이다.
예를 들면, 상기 설정 온도가 제 1 막 성막 공정 동안에 감소하지 않은 경우는, 웨이퍼내에서의 형성막두께는 예컨대, 도 9A에 나타낸 바와 같이 된다. 도 9A에 나타난 바와 같이, 통상, 웨이퍼의 중심부에 형성되는 막두께는 바깥둘레부보다 얇아지며, 이것은 성막 가스농도의 차이가 주된 원인이다. 성막 가스가 웨이퍼의 바깥둘레부에서 중심부에 흘러 그 동안에 성막에 소비되고, 웨이퍼의 바깥둘레부에서 중심부로 감에 따라서 서서히 성막 가스의 농도가 희박하게 되기 때문이다. 따라서, 막의 바깥둘레부보다 중심부에서 다소 예컨대 1 nm의 수분의 1 정도 막두께가 얇아진다. 다음 설명에서, 도 9A에 도시된 두께 차이를 가지는 막을 형성하는 열처리 장치의 특성을 컵(cup)특성이라고 한다.]
따라서, 웨이퍼의 온도를 도 9B에 나타낸 바와 같이, 바깥둘레부보다 중심부가 다소 예컨대, 수 ℃ 높아지도록 제어한다. 이를 위해서는, 제 1 막 성막 공정중의 온도는 다소 하강된다. 그 다음에, 열은 따뜻해진 웨이퍼의 중심부에서 바깥둘레부를 향하여 전도하고, 웨이퍼의 중심부에서 바깥둘레부에 향하여 온도가 하강하는 온도기울기가 만들어진다. 이 결과적으로, 도 9C에 나타낸 바와 같이, 웨이퍼내에서 균일성이 높은 막두께를 얻을 수 있다.
도 7A의 설명으로 되돌아가, 다음에, 온도를 제 2 막 성막을 위하여 제 1 어닐링 공정후에 하강시킨다. 마찬가지로, 제 2 안정화 공정, 제 2 막 성막 공정 및 제 2 어닐링 공정을 행한다. 제 2 막 성막 공정에서는, 제 2 설정 온도를 다소 강하시키면서 제 2 막을 성장시키고 있다. 여기서, 제 2 동적인 설정 온도를 최적화하는 것을 의도한다. 제 2 어닐링 공정을 끝낸 후, 온도는 하강하고, 웨이퍼를 열처리 장치로부터 언로드할 수 있는 상태로 한다.
이러한 명목적인 온도제어 다이어그램을 갖는 제 1 및 제 2 막의 성막 공정에서의, 제 1 막 성막 공정의 제 1 동적인 설정 온도의 최적화를 이 온도 제어 다이어그램으로 설명하면 아래와 같이 된다.
도 7B는 가열(온도상승) 공정, 제 1 안정화 공정, 제 1 막 성막 공정, 제 1 어닐링 공정 및 제 1 온도하강 공정을 설명하기 위하여 웨이퍼의 온도를 나타내는 제어 다이어그램이다. 제 1 막은 제 1 동적인 설정 온도로서 명목적인 온도를 사용하여 성막한다. 최적화부(39)는 성막 결과의 데이터에 기초하여 수정된 제 1 동적인 설정 온도를 계산하고, 그 다음 다른 제 1 막은 수정된 동적인 설정 온도를 사용하여 성막된다. 제 1 막 성막 및 제 1 동적 설정 온도 수정의 단계들은 요구된 사양에 맞는 두께의 제 1 막이 형성될 때까지 반복된다. 도 7C에 도시한 바와 같이, 웨이퍼 보트(13)의 상부 영역에 유지된 웨이퍼에서의 제 1 동적 설정 온도는 온도 제어 다이어그램(171)에 따라 제어되고, 웨이퍼 보트(13)의 하부 영역에 유지된 웨이퍼에서의 제 1 동적 설정 온도는 온도 제어 다이어그램(172)에 따라 제어된다. 동일한 순서에 의해 결정될 수 있는 웨이퍼 보트(13)의 중상부, 중간부, 및 중하부 영역에 유지된 웨이퍼에서의 제 1 동적 설정 온도는 도 7C에서 생략된다.
이와 같이, 허용가능한 웨이퍼내((inter-wafer)에서의 막두께 편차(차이) 및 허용가능한 웨이퍼들 사이(intra-wafer)의 막두께 편차(차이) 범위에 요구된 막질의 사양에 맞는 제 1 막은 연속하여 형성되는 2개의 막중 제 1 공정만을 성막·측정하여 결정될 수 있다.
도 8A 및 8B는 제 2 막을 성막하는 제 2 동적인 설정 온도의 최적화조작을 설명하기 위한 웨이퍼의 온도를 나타내는 제어다이어그램이다. 이 제 2 막을 성막하는 제 2 동적인 설정 온도의 최적화는 이하의 순서에 의해 결정된다.
도 8A를 참조하면, 명목적인 제 2 동적 설정 온도를 이용하여 제 2 막을 형성하는 제 2 막 성막 공정은 최적의 제 1 동적 설정 온도를 사용하는 제 1 막 성막 공정에 이어 수행된다. 최적화부(39)는 성막 데이터의 결과에 기초하여 수정된 제 2 동적 설정 온도를 계산하고, 제 2 막은 이 수정된 제 2 동적 설정 온도를 이용하여 제 2 성막 공정에 의해 성막된다. 제 2 성막 및 제 2 동적 온도 수정의 단계들은 요구된 사양에 맞는 두께의 제 2 막이 형성될 때까지 반복된다. 도 8B에 도시한 바와 같이, 웨이퍼 보트(13)의 상부 영역에 유지된 웨이퍼에서의 제 2 동적 설정 온도는 온도 제어 다이어그램(181)에 따라 제어되고, 웨이퍼 보트(13)의 하부 영역에 유지된 웨이퍼에서의 제 2 동적 설정 온도는 온도 제어 다이어그램(182)에 따라 제어된다. 동일한 순서에 의해 결정될 수 있는 웨이퍼 보트(13)의 중상부, 중간부, 및 중하부 영역에 유지된 웨이퍼에서의 제 2 동적 설정 온도는 도 8B에서 생략된다.
그러므로, 설정값 주위에 예정된 범위내인 두께(열처리의 복합 결과)를 갖는 2 층막을 성막하고, 설정값 주위에 예정된 범위내인 두께(제 1 열처리 결과)를 갖는 제 1 막 즉, 하부막을 성막하며, 허용가능한 웨이퍼내(inter-wafer)의 두께의 편차(차이) 범위 및 허용가능한 웨이퍼들 사이(intra-wafer)의 두께의 편차(차이) 범위를 지정하는 요구된 질의 사양에 맞추는데 적절한 최적의 제 1 동적 설정 온도 및 최적의 제 2 동적 설정 온도를 결정할 수 있다. 결과적으로 제 2 막의 두께(제 2 열처리 결과)도 관리될 수 있다.
또한, 최적의 동적 설정 온도의 이용은 도 10A에 나타낸 바와 같은 두께를 갖는 막이 웨이퍼 보트(13)(도 1에 도시)의 상부 영역에 유지된 웨이퍼에 형성될 때, 막의 균일성을 개량하고, 설정 온도가 동적으로 변화하지 않는 경우에 도 10B에 도시한 바와 같은 두께를 갖는 막은 웨이퍼 보트(13)의 중간부 영역에 유지된 웨이퍼에 형성되며, 도 10C에 도시한 바와 같은 두께를 갖는 막은 웨이퍼 보트(13)의 하부 영역에 유지된 웨이퍼에 형성된다.
이 막은 반응관내에서의 성막 조건들 사이의 차이가 복합적인 경우에 상술한 막 분포가 생긴다. 이 막은 가스가 반응관의 상부를 통해 반응관 내로 공급될 때 상술한 막 분포를 갖고, 가스는 성막을 위해 반응관내에서 점차적으로 분해되어, 9A에 도시한 바와 같은 컵 특성을 발생시키는 1 이상의 요소가 발생된다.
이 때에는, 웨이퍼의 바깥둘레부보다 중심부에서 막두께가 두껍게 되는 요인이 된다. 이러한 요인은 이후, 캡(cap) 특성이라고 칭한다. 이러한 부가요인은 웨이퍼 보트 하부 영역에 유지된 웨이퍼 상에 형성된 막의 주변부와 중앙부사이의 두께 차이에 거의 영향을 미치지 않는다. 이러한 부수적인 요인이 도 1 A에 도시한 열처리 시스템의 본래의 컵 특성에 중첩될 때, 이 캡 특성은 웨이퍼 보트의 상부 영역에서 우수하고, 열처리 장치는 캡 특성을 나타낸다(도 10A) 웨이퍼 보트의 중간 영역에서는, 캡 특성과 컵특성이 서로 상쇄되어 막은 거의 평탄한 두께를 갖는 다(도 10B). 웨이퍼 보트 하부 영역에서는, 컵특성이 우수하여 중첩하여 열처리 장치는 컵 특성을 나타낸다(도 10C).
도 10A∼ 도 10C에 나타낸 막두께의 분포를 보고 알 수 있는 바와 같이, 웨이퍼 상에 성막시, 이들 막두께를 균일하게 하기 위해서는, 웨이퍼 보트의 상부 영역에 유지된 웨이퍼에 대해서는, 다소 승온하는 동적 설정 온도가 사용되고, 웨이퍼 보트의 중간 영역에 유지된 웨이퍼에 대해서는 일정(정적) 설정 온도가 사용되며, 웨이퍼 보트의 하부 영역에 유지된 웨이퍼에 대해서는, 다소 하강하는 동적 설정 온도가 사용된다.
상술한 바와 같이, 설정값 주위에 예정된 범위내인 두께(열처리의 복합 결과)를 갖는 2 층막을 성막하고, 설정값 주위에 예정된 범위내인 두께(제 1 열처리 결과)를 갖는 제 1 막 즉, 하부막을 성막하며, 허용가능한 웨이퍼내(inter-wafer)의 두께의 편차(차이) 범위 및 허용가능한 웨이퍼들 사이(intra-wafer)의 두께의 편차(차이) 범위를 지정하는 요구된 질의 사양에 맞추는데 적절한 최적의 제 1 동적 설정 온도 및 최적의 제 2 동적 설정 온도를 결정할 수 있다. 결과적으로 제 2 막의 두께(제 2 열처리 결과)도 관리될 수 있다.
다음에, 도 1에 나타낸 실시형태에 있어서의 열처리 장치에 있어서의 설정 온도의 결정 방법으로서 도 2 내지 도 4에 의해 설명한 것으로는 다른 방법에 관해서 도 11 내지 도 13을 참조하여 설명한다. 도 11 내지 도 13은, 연속적으로 형성되는 2 가지 막 각각에 관하여, 복수의 히터에 해당하는 반응관내의 설정 온도를 최적화하는 순서를 나타내는 플로우차트이다. 이 2 가지 막은 2 층 막으로 연속적으로 형성되고, 2 가지 막의 각각의 두께는 각각 측정할 수가 있다. 예컨대, 2 가지 막중 한 막은 산화물막이고, 다른 막은 산화물 막상에 형성된 질화물 막이다.
제 1 즉, 하부 막의 막두께가 1. 5 nm ± 1. 0%와 같이 특정 값에 대해 소정의 두께 범위일 필요가 있고, 제 2 즉, 상부 막의 막두께가 2, 5 nm ± 1. 0%와 같이 특정 값에 대해 소정의 두께 범위일 필요가 있다고 가정한다.
이러한 요건에 맞추기 위해, 제 1 즉, 하부 막을 성막하기 위한 최적의 설정 온도는 11에 나타낸 바와 같이, 스텝(221)에서 결정되고, 제 2 즉, 상부 막을 성막하기 위한 최적의 설정 온도는 스텝(222)에서 결정된다.
도 12를 참조하면, ,제 1 막을 형성하는 최적의 설정 온도를 결정하기 위해, 우선, 복수의 시험 웨이퍼상에는 스텝(231)에서 도 1A에 나타낸 열처리 장치내에서 제 1 및 제 2 막의 성막 공정이 연속하여 수행된다. 복수의 웨이퍼에는, 웨이퍼 보트(13)의 상부 영역, 중상부영역, 중부 영역, 중하부 영역, 하부 영역에 각각 유지된 5 개의 웨이퍼를 각각 포함된다. 시험웨이퍼는 제 1 및 제 2 막의 성막 공정의 종료후, 열처리 장치로부터 언로드된다. 제 1 및 제 2 막의 성막 공정은 5개의 시험 웨이퍼에 대하여 표준 설정 온도를 사용한다.
언로드된 시험웨이퍼의 각각에 형성된 제 1 막의 두께는 스텝(232)에서 일립소미터 등의 막두께측정기를 사용하여 측정된다. 이 성막 결과 데이터를 도 1B에 나타낸 최적화부(39)에 입력하고(스텝233), 이에 대하여 최적화부(39)는 수정된 설정 온도를 산출하여 출력한다(스텝234).
이 산출을 위해서는, 온도 등의 파라미터의 값에 대하여 성장하는 막두께의 물리적 모델을 미리 최적화부(39)에 넣어두고 이것을 사용하여 성막결과와 현재의 설정 온도에서 적절하다고 생각되는 새로운 설정 온도를 도출하는 수법을 채용할 수 있다. 이것은, 도 3에 있어서의 설명과 동일하다.
수정설정 온도를 얻었으면, 이것을 적용하여 다시 별도의 시험웨이퍼를 사용하여 장치로 제 1 막 및 제 2 막을 성막한다(스텝235). 성막이 종료하면 그 시험웨이퍼를 장치로부터 언로드한다. 언로드된 시험웨이퍼는, 상기와 같이, 일립소미터 등의 막두께측정기를 사용하여 제 1 막의 두께가 측정된다(스텝236).
측정된 막 두께는, 1. 5 nm ± 1. 0%와 같이 소정의 막 두께 범위와 비교된다(스텝237). 측정된 두께가 이 소정의 막 두께 내인 경우, 제 1의 막을 형성하기 위한 최적의 제 1 설정 온도 결정이 종료한다. 그러므로, 성막에 사용된 제 1 설정 온도(수정된 설정 온도 궤적)가 최적의 제 1 설정 온도(설정 온도 궤적)이다.
측정된 막 두께가 소정의 두께 범위내가 아닌 경우, 절차는 스텝(233)으로 복귀한다. 그 다음, 성막의 결과(측정된 두께)가 최적화부(39)에 입력하고, 최적화부(39)는 다른 수정된 설정 온도를 계산한다. 그러므로, 요구된 막질에 맞는 막질을 갖는 제 1 막을 성막하기에 적합한 최적의 제 1 설정 온도가 최종적으로 얻어진다.
요구된 사양에 맞는 제 1 막을 성막하기에 적합한 최적의 제 1 설정 온도는 제 1 막 및 제 2 막 모두를 성막하고 성막된 제 1 막의 두께를 측정함으로써 결정될 수 있다.
다음에, 상부의 막인 제 2 막을 형성하기 위한 최적의 설정 온도가 결정된다. 도 13에 나타낸 바와 같이, 우선, 제 1 막은 상기 결정된 바와 같이, 최적의 제 1 설정 온도를 이용하여 열처리 장치내에 유지된 복수의 시험웨이퍼에 성막되고, 제 1 성막 공정에 이어 제 2 성막 공정이 제 1 막 상에 제 2 막을 형성하기 위해 수행된다(스텝241). 복수의 시험 웨이퍼는, 웨이퍼 보트(13)의 상부 영역, 중상부영역, 중부 영역, 중하부 영역, 하부 영역에 각각 유지된 5 개의 웨이퍼를 각각 포함된다. 제 2 막 성막 공정은 5개의 시험 웨이퍼에 대하여 표준 설정 온도를 사용한다. 제 1 및 제 2 막의 성막 공정의 종료후, 시험 웨이퍼는 열처리 장치로부터 언로드된다.
언로드된 시험웨이퍼의 각각에 형성된 제 2 막의 두께는 스텝(242)에서 일립소미터 등의 막두께측정기를 사용하여 측정된다. 이 성막 결과 데이터를 도 1B에 나타낸 최적화부(39)에 입력하고(스텝243), 이에 대하여 최적화부(39)는 수정된 설정 온도를 산출하여 출력한다(스텝244).
이 산출을 위해서는, 온도 등의 파라미터의 값에 대하여 성장하는 막두께의 물리적 모델을 미리 최적화부(39)에 넣어두고 이것을 사용하여 성막결과와 현재의 설정 온도에서 적절하다고 생각되는 새로운 설정 온도를 도출하는 수법을 채용할 수 있다. 이것은, 도 3에 있어서의 설명과 동일하다.
수정된 설정 온도를 얻었으면, 이것을 적용하여 다시 별도의 시험웨이퍼를 사용하여 도 1A에 도시한 열처리 장치에 의해 제 1 막 및 제 2 막을 성막한다 (스텝245). 성막이 종료하면 그 시험웨이퍼를 장치로부터 언로드한다.
언로드된 시험웨이퍼의 각각에 성막된 제 2 막의 두께는 일립소미터 등의 막두께측정기를 사용하여 제 2 막의 두께가 측정된다(스텝246).
측정된 막 두께는, 2. 5 nm ± 1. 0%와 같이 소정의 막 두께 범위와 비교된다(스텝247). 측정된 두께가 이 소정의 막 두께 내인 경우, 제 2 막을 형성하기 위한 최적의 제 2 설정 온도 결정이 종료한다. 그러므로, 성막에 사용된 제 2 설정 온도(수정된 설정 온도 궤적)가 최적의 제 2 설정 온도(설정 온도 궤적)이다.
측정된 막 두께가 소정의 두께 범위내가 아닌 경우, 절차는 스텝(243)으로 복귀한다. 그 다음, 성막의 결과(측정된 두께)가 최적화부(39)에 입력하고, 최적화부(39)는 다른 수정된 설정 온도를 계산한다. 그러므로, 요구된 막질에 맞는 막질을 갖는 제 2 막을 성막하기에 적합한 최적의 제 2 설정 온도가 최종적으로 얻어진다.
그러므로, 이 실시예는 설정 값 주변의 소정의 웨이퍼내의 두께 편차 범위 이내의 막두께(제 1 열처리 결과)를 갖는 제 1 막을 성막하고, 설정 값 주변의 소정의 웨이퍼내의 두께 편차 범위 이내의 막두께(제 2 열처리 결과)를 갖는 제 2 막을 성막하는 데 적합한 최적의 제 1 설정 온도 및 최적의 제 2 설정 온도의 결정을 달성할 수 있다.
이 경우에 있어서, 먼저 형성되는 제 1 막의 성막 공정에 대한 최적의 제 1 설정 온도가 우선 결정되고, 그 다음에, 나중에 형성되는 제 2의 성막 공정에 대한 최적의 설정 온도가 결정된다. 그러므로, 제 1 막의 성막 공정에 대한 최적의 제 1 설정 온도는 아무런 재조정이 필요 없고, 그래서 복수의 히터의 출력에 해당하는 반응관내의 최적의 설정 온도가 효과적으로 결정될 수 있다.
제 1, 제 2 설정 온도는, 각각 해당하는 막형성을 하는 동안 시간에 따라 변화하는 동적 설정 온도라고 할 수가 있다. 제 1, 제 2 설정 온도는, 각 다른 영역에서 변화의 다른 모드로 해당 막의 성막중에 변화할 수도 있다.
덧붙여서 말하면, 도 1A에 나타내는 열처리 장치는 결정된 설정 온도를 이용하여 필요한 두께 조건에 맞춰 성막할 수 있다. 도 14에 나타낸 바와 같이, 도 1A에 나타내는 열처리 장치는 최적의 제 1 설정 온도를 이용하여 제 1 막을 형성하고(스텝251), 제 1 막의 성막에 이어서 최적의 제 2 설정 온도로 제 2 막을 형성한다(스텝252). 도 14는, 도 1A에 나타내는 열처리 장치에 의해 연속적으로막을 형성하는 경우를 나타내는 플로우차트이다.
도 5A 내지 도 6B를 참조하여 이미 설명한 최적의 설정 온도의 결정의 한 예는 구체적인 반도체 제조 프로세스에 따라서 설명한다. 여기서 설명하는 반도체제조 프로세스는, 게이트-산화물-막의 형성이다.
일반적으로 게이트-산화물-막의 형성은, 일반적으로, 반도체 기판상에 열산화에 의해 산화물막을 형성하는 공정을 의미한다. 다결정 실리콘막의 게이트 전극은 산화물막(절연막)상에 형성된다. 예를 들어, 다결정 실리콘에는, 전극으로서 도전성을 증가시키기 위해서 예컨대 B(붕소)가 주입된다. 근년, 반도체 디바이스의 고집적, 미세화에 따라 게이트-산화물-막의 두께는 점진적으로 얇아진다. 그러므로, 후의 프로세스에 있어서의 열처리에서, 형성된 게이트-산화물-막에 게이트 전극층내에 주입된 붕소(B)가 확산 혹은 반도체 기판까지 투과하여 나가는 현상이 생긴다. 이러한 현상이 생기면 디바이스로서 필요한 특성이 유지될 수가 없다.
이러한 B가 통과하여 나가는 것을 방지하기 위해서는, 형성된 산화물막을 변형(개질: modify)하여 산질화물막화하는 수법이 유효한 것이 알려지고 있다. 여기서는, 이와 같은 변형(개질)을 포함해서 연속적으로 열처리를 하는 공정을 예로 든다.
제 1 열처리 공정은 수증기에 의한 습식 열산화 공정이며, 제 2 열처리 공정은 NO 분위기하에서 수행되는 열산화물막의 변형(개질)(산질화물막 공정)이다. 따라서, 최적화의 대상은, 열산화 공정에서의 웨이퍼 보트의 각 영역에서의 설정 온도, 및, 개질 공정에 있어서의 웨이퍼 보트의 각 영역에서의 설정 온도이다. 또,웨이퍼 보트는 4 개의 영역으로 나누어진다.
우선, 비교예로서, 열산화물막 형성 공정과 개질 공정을 연속적으로 수행되도록 하고, 형성막 두께의 목표치를 1.5 nm으로 한 경우를 설명한다. 가스압력, 가스유량, 처리시간 등을 포함하고, 온도를 배제하는 공정의 처리 조건을 고정시킨다. 웨이퍼 보트의 상부, 중하부, 중하부, 하부의 4영역에 대하여 적절한 설정 온도는 공정 연속으로 형성된 막두께의 측정 및 설정 온도의 수정을 반복함으로써 결정된다.
4개의 영역에서 결정된 설정 온도는, 각각, 855 ℃, 855 ℃, 840 ℃, 830 ℃이다. 이 설정 온도를 이용하여 웨이퍼 보트 상에 유지된 웨이퍼 상에 형성된 게이트-산화물-막의 평균 두께는 1.559 nm 이고, 웨이퍼내의 막두께 편차의 범위는 ±0.65% 이다. 막중의 질소 농도는 원자 당 0.91 내지 1.26 % [atoms %]이다(0.91 %가 웨이퍼 보트상부의 웨이퍼, 1.26 %이 웨이퍼 보트하부의 웨이퍼). 또, 이 측정은, 막중의 피크농도를 SIMS(secondary ion-mass spectrography)를 사용하여 측정된 것이다.
이와 같이, 비교예에서는, 열산화물막 형성 공정과 개질 공정을 연속적으로 하는 공정에서, 웨이퍼 보트내의 웨이퍼에 관해서 막두께의 균일성을 얻을 수 있지만, 막중의 질소농도는 편차가 큰(약 ±16%) 것이 되어 각 웨이퍼에 관해서 균질한 산질화물막의 형성을 할 수 없다.
다음에, 도 5A 내지 도 6B를 사용하여 설명한 최적화를 적용한 결과를 서술한다. 우선, 열산화 공정이 최적화된다. 열산화 공정에 의한 형성막두께의 목표치를 1.65 nm으로 하고, 가스압력, 가스유량, 처리시간 등을 포함하고, 온도를 제외한 프로세스 조건은 고정되고, 형성된 막두께를 측정하여, 이미 서술한 바와 같이 최적화하여 웨이퍼 보트의 상부, 중상부, 중하부, 하부의 4 영역에 관해서 적절한 설정 온도를 구한다.
4 영역에서의 결정된 설정 온도는, 각각, 805 ℃, 801 ℃, 799 ℃, 796 ℃이다. 웨이퍼 보트내에 유지된 웨이퍼 상에 형성된 열산화물막의 평균막두께 1.667 nm이고, 웨이퍼내의 막두께 편차의 범위는 ± 0.47 %이다. 온도 이외의 처리 조건은, H2의 유량이 0.4[slm], O2의 유량이 0.4[slm], N2의 유량이 30[slm]이고, 산화시간이 40초, 처리 압력은 대기압으로 하였다.
소정의 설정 온도를 사용하여 열산화물 처리는 산화물막 변형(개질: modify) 공정으로 연속하여 이어지는데, 가스압력, 가스유량, 처리시간 등을 포함하고, 온도를 제외한 이 변형 공정의 처리 조건은 고정된다. 변형된 막의 두께가 측정되고, 웨이퍼보트의 4 개의 영역 즉, 상부, 중상부, 중하부, 하부의 영역에서의 적절한 설정온도는 이미 설명된 절차에 의해 결정된다. 변형된 막의 바람직한 두께는 산화물막 변형 공정이 1.8 nm으로 하였고, 이 값은, 1.65 nm 두께의 산화물막에 대하여 충분히 효과적으로 변형할 수 있다는 가정하에서 결정된다. 산화물막 변형 공정에 있어서, 변형(개질)을 위해 사용된 NO 가스내에 함유된 질소는 산화물막내로 확산되고, NO 가스내에 함유된 산소는 산화물막의 두께를 증가시킨다. 덧붙여서 말하면, 온도 이외의 처리 조건은, NO의 유량이 1 [slm]이고, 처리시간이 3분, 압력이 1[kPa]로 하였다. 산화물막 변형(개질) 공정에 사용된 웨이퍼 보트 4 영역, 즉 상부, 중상부, 중하부, 하부 영역에서의 설정온도는 각각, 848 ℃, 850 ℃, 851 ℃, 852 ℃이다. 웨이퍼 보트내에 유지된 웨이퍼 상에 형성된 열산화물막의 평균 막두께 1.762 nm이고, 웨이퍼내의 막두께 편차의 범위는 ± 0.64 %이다. 개질된 산화물막의 질소 농도는 원자 당 1.05 내지 1.15 [atoms%]의 범위내에 있다 (1.05 % 이 웨이퍼 보트상부에 유지된 웨이퍼상에 형성된 막에서의 원자수이고, 1.15 % 이 웨이퍼 보트하부에 유지된 웨이퍼상에 형성된 막에서의 원자수이다). 이 막의 피크 질소 농도는 SIMS를 사용하여 측정하였다.
이 실시예는 열산화물막 형성 공정과 변형(개질) 공정을 연속적으로 수행하고, 웨이퍼 보트내에 유지된 웨이퍼상에 균일한 막두께를 형성할 수 있다. 막의 질소 함량의 산란 범위는 비교예에 의해 형성된 막의 질소 함량의 산란 범위 보다 좁은 약 ± 4. 5 % 이다. 즉, 동종(homogeneous) 산화 질화물막이 웨이퍼 상에 형성될 수 있다.
이 예는 산화물막 변형(개질) 공정의 측정 결과로서 변형된 막의 측정된 두께를 사용한다. 이 변형된 막의 두께는 열산화물 성막 공정(제 1 공정) 및 산화물 막 변형(개질) 공정(제 2 공정) 모두에 좌우되고, 제 2 공정의 결과만이 제 2 공정의 최적화시에 측정되지 않는다. 즉, 제 1 공정 및 제 2 공정 모두의 결과인 변형된 막의 두께는 제 2 공정의 최적화시에 측정된다. 결과적으로 제 2 공정도 적절히 관리될 수 있는 데, 이것이 본 발명의 특징이다. 도 15는 이상의 실시예를 비교예와 대비하여 나타낸 것이다. 도 15는 본 발명의 실시예로서 게이트-산화물-막 성막 공정의 요소와 비교예로서의 게이트-산화물 막 성막의 요소를 비교하여 나타내는 표이다.
이상 상술한 바와 같이, 본 발명에 의하면, 우선, 연속적으로 이루어지는 제 1 및 제 2 열처리 공정중 제 1 열처리 공정만을 선택하여 처리를 하고, 제 1 열처리가 된 피처리체의 열처리 결과를 측정함으로써 이 제 1 열처리 결과에 관해서 반응관내의 설정 온도의 최적화를 하고, 다음에, 그 최적화된 설정 온도를 적용하여, 제 1 및 제 2 열처리를 연속하여 행하고, 그 제 1 및 제 2 열처리가 된 피처리체의 합계의 열처리 결과를 측정함으로써, 제 2 열처리에 관해서 반응관내의 설정 온도를 최적화하기 때문에, 연속적으로 이루어지는 열처리의 결과 각각 관한 반응관내의 설정 온도의 최적화가 가능하게 된다.
또한, 우선, 연속적으로 이루어지는 제 1 및 제 2 열처리를 하여, 제 1 및 제 2 열처리가 이루어진 피처리체의 제 1 열처리 결과를 측정함으로써 이 제 1 열처리에 관해서 반응관내의 설정 온도의 최적화를 행하고, 다음에, 그 최적화된 설정 온도를 적용하여, 제 1 및 제 2 열처리를 연속하여 행하고, 그 제 1 및 제 2 열처리가 이루어진 피처리체의 제 2 열처리 결과를 측정함으로써, 제 2 열처리에 관해서 반응관내의 설정 온도의 최적화를 행하기 때문에, 연속적으로 이루어지는 열처리 각각에 관한 반응관내의 설정 온도의 최적화가 가능하게 된다. 이 경우에 있어서, 먼저 이루어지는 제 1 열처리에 관해서 설정 온도의 최적화가 우선 이루어지고, 다음에, 나중에 이루어지는 제 2에 열처리에 관해서 설정 온도의 최적화가 이루어지고 있기 때문에, 다시 제 1 열처리에 관해서 설정 온도의 최적화를 해야할 일이 생기지 않고, 효율적으로 반응관내의 설정 온도의 최적화가 이루어진다.

Claims (20)

  1. 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법에 있어서,
    제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계,
    상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계,
    상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계,
    상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계,
    상기 제 2 시험 피처리체에 수행된 상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 결과를 측정하는 단계, 및
    상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의 제 2 설정 온도 궤적을 결정하는 단계
    를 포함하는 것을 특징으로 하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법.
  2. 제 1 항에 있어서, 상기 제 1 설정 온도 궤적이 고정되고, 상기 제 2 설정 온도 궤적이 고정되는 것을 특징으로 하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법.
  3. 제 1 항에 있어서, 상기 제 1 설정 온도 궤적이 가변적이고, 상기 제 2 설정 온도 궤적이 가변적인 것을 특징으로 하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법.
  4. 제 1 항에 있어서, 상기 열처리 장치가 각각 가열될 수 있는 복수의 영역으로 분할되고,
    제 1 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며,
    상기 영역에서의 상기 제 1 설정 온도 궤적이 서로 상이하고,
    제 2 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며,
    상기 영역에서의 상기 제 2 설정 온도 궤적이 서로 상이한 것을 특징으로 하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법.
  5. 제 1 항에 있어서, 상기 제 1 열처리 공정이 열산화물을 이용하여 게이트-산화물-막 형성 공정이고,
    상기 제 2 열처리 공정이 게이트-산화물-막을 질소화하기 위한 질소화 공정인 것을 특징으로 하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법.
  6. 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법에 있어서,
    제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계,
    상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계,
    상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계,
    상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계,
    상기 제 1 열처리 공정 및 상기 제 2 시험 피처리체에 수행된 상기 제 2 열처리 공정의 결과를 측정하는 단계,
    상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의제 2 설정 온도 궤적을 결정하는 단계,
    상기 제 3 열처리 공정을 임시의 제 3 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되고, 상기 제 2 열처리 공정이 상기 결정된 제 2 설정 온도 궤적을 이용하여 수행되어진 제 3 시험 피처리체에 수행하는 단계,
    상기 제 3 시험 피처리체에 수행된 상기 제 1 열처리 공정, 상기 제 2 열처리 공정 및 상기 제 3 열처리 공정의 결과를 측정하는 단계, 및
    상기 제 1 열처리 공정, 상기 제 2 열처리 공정 및 상기 제 3 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 3 설정 열처리 궤적을 수정함으로써, 상기 제 3 열처리 공정에서의 제 3 설정 온도 궤적을 결정하는 단계
    를 포함하는 것을 특징으로 하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법.
  7. 제 6 항에 있어서, 상기 제 1 설정 온도 궤적이 고정되고, 상기 제 2 설정 온도 궤적이 고정되며, 상기 제 3 설정 온도 궤적이 고정되는 것을 특징으로 하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법.
  8. 제 6 항에 있어서, 상기 제 1 설정 온도 궤적이 가변적이고, 상기 제 2 설정 온도 궤적이 가변적이고, 상기 제 3 설정 온도 궤적이 가변적인 것을 특징으로 하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법.
  9. 제 6 항에 있어서, 상기 열처리 장치가 각각 가열될 수 있는 복수의 영역으로 분할되고,
    제 1 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며,
    상기 영역에서의 상기 제 1 설정 온도 궤적이 서로 상이하고,
    제 2 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며,
    상기 영역에서의 상기 제 2 설정 온도 궤적이 서로 상이하고,
    제 3 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며,
    상기 영역에서의 상기 제 3 설정 온도 궤적이 서로 상이한 것을 특징으로 하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법.
  10. 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법에 있어서,
    제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계,
    상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계,
    상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계,
    상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계,
    상기 제 2 시험 피처리체에 수행된 상기 제 2 열처리 공정의 결과를 측정하는 단계, 및
    상기 제 2 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의 제 2 설정 온도 궤적을 결정하는 단계를 포함하는 것을 특징으로 하는 열처리 장치에 있어서의 설정 온도 궤적을 결정하는 방법.
  11. 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 방법에 있어서,
    제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계,
    상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계,
    상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계,
    상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계,
    상기 제 2 시험 피처리체에 수행된 상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 결과를 측정하는 단계,
    상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의 제 2 설정 온도 궤적을 결정하는 단계,
    상기 제 1 열처리 공정을 상기 결정된 제 1 설정 온도 궤적을 이용하여 상기 피처리에 수행하는 단계, 및
    상기 제 2 열처리 공정을 상기 결정된 제 2 설정 온도 궤적을 이용하여 상기 제 1 열처리 공정이 수행된 상기 피처리에 수행하는 단계
    를 포함하는 것을 특징으로 하는 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 방법.
  12. 제 11 항에 있어서, 상기 제 1 설정 온도 궤적이 고정되고, 상기 제 2 설정 온도 궤적이 고정되는 것을 특징으로 하는 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 방법.
  13. 제 11 항에 있어서, 상기 제 1 설정 온도 궤적이 가변적이고, 상기 제 2 설정 온도 궤적이 가변적인 것을 특징으로 하는 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 방법.
  14. 제 11 항에 있어서, 상기 열처리 장치가 각각 가열될 수 있는 복수의 영역으로 분할되고,
    제 1 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며,
    상기 영역에서의 상기 제 1 설정 온도 궤적이 서로 상이하고,
    제 2 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며,
    상기 영역에서의 상기 제 2 설정 온도 궤적이 서로 상이한 것을 특징으로 하는 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 방법.
  15. 제 11 항에 있어서, 상기 제 1 열처리 공정이 열산화물을 이용하여 게이트-산화물-막 형성 공정이고,
    상기 제 2 열처리 공정이 게이트-산화물-막을 질소화하기 위한 질소화 공정인 것을 특징으로 하는 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 방법.
  16. 피처리체에 제 1 열처리, 제 2 열처리 및 제 3 열처리를 연속적으로 수행하는 방법에 있어서,
    제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계,
    상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계,
    상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계,
    상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계,
    상기 제 2 시험 피처리체에 수행된 상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 결과를 측정하는 단계,
    상기 제 1 열처리 공정 및 상기 제 2 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의 제 2 설정 온도 궤적을 결정하는 단계,
    상기 제 3 열처리 공정을 임시의 제 3 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되고, 제 2 열처리 공정이 상기 결정된 제 2 설정 온도 궤적을 이용하여 수행되어진 제 3 시험 피처리체에 수행하는 단계,
    상기 제 2 시험 피처리체에 수행된 상기 제 1 열처리 공정, 상기 제 2 열처리 공정 및 상기 제 3 열처리 공정의 결과를 측정하는 단계,
    상기 제 1 열처리 공정, 상기 제 2 열처리 공정 및 상기 제 3 열처리 공정의측정 결과에 기초하여 상기 임시의 제 3 설정 열처리 궤적을 수정함으로써, 상기 제 3 열처리 공정에서의 제 3 설정 온도 궤적을 결정하는 단계,
    상기 제 1 열처리 공정을 상기 결정된 제 1 설정 온도 궤적을 이용하여 상기 피처리에 수행하는 단계,
    상기 제 2 열처리 공정을 상기 결정된 제 2 설정 온도 궤적을 이용하여 상기 제 1 열처리 공정이 수행된 상기 피처리에 수행하는 단계, 및
    상기 제 3 열처리 공정을 상기 결정된 제 3 설정 온도 궤적을 이용하여 상기 제 1 열처리 공정이 수행되고, 상기 제 2 열처리 공정이 수행된 상기 피처리체에 수행하는 단계
    를 포함하는 것을 특징으로 하는 피처리체에 제 1 열처리, 제 2 열처리 및 제 3 열처리를 연속적으로 수행하는 방법.
  17. 제 16 항에 있어서, 상기 제 1 설정 온도 궤적이 고정되고, 상기 제 2 설정 온도 궤적이 고정되며, 상기 제 3 설정 온도 궤적이 고정되는 것을 특징으로 하는 피처리체에 제 1 열처리, 제 2 열처리 및 제 3 열처리를 연속적으로 수행하는 방법.
  18. 제 16 항에 있어서, 상기 제 1 설정 온도 궤적이 가변적이고, 상기 제 2 설정 온도 궤적이 가변적이며, 상기 제 3 설정 온도 궤적이 가변적인 것을 특징으로 하는 피처리체에 제 1 열처리, 제 2 열처리 및 제 3 열처리를 연속적으로 수행하는방법.
  19. 제 16 항에 있어서, 상기 열처리 장치가 각각 가열될 수 있는 복수의 영역으로 분할되고,
    제 1 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며,
    상기 영역에서의 상기 제 1 설정 온도 궤적이 서로 상이하고,
    제 2 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며,
    상기 영역에서의 상기 제 2 설정 온도 궤적이 서로 상이하고,
    제 3 설정 온도 궤적이 상기 열처리 장치의 상기 영역에서 각각 결정되며,
    상기 영역에서의 상기 제 3 설정 온도 궤적이 서로 상이한 것을 특징으로 하는 피처리체에 제 1 열처리, 제 2 열처리 및 제 3 열처리를 연속적으로 수행하는 방법.
  20. 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 방법에 있어서,
    제 1 열처리 공정을 임시의 제 1 설정 온도 궤적을 사용하여 제 1 시험 피처리체에 수행하는 단계,
    상기 제 1 시험 피처리체에 수행된 상기 제 1 열처리 공정의 결과를 측정하는 단계,
    상기 제 1 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 1 설정 열처리 궤적을 수정함으로써, 상기 제 1 열처리 공정에서의 제 1 설정 온도 궤적을 결정하는 단계,
    상기 제 2 열처리 공정을 임시의 제 2 설정 온도 궤적을 이용하여, 상기 제 1 열처리 공정이 상기 결정된 제 1 설정 온도 궤적을 이용하여 수행되어진 제 2 시험 피처리체에 수행하는 단계,
    상기 제 2 시험 피처리체에 수행된 상기 제 2 열처리 공정의 결과를 측정하는 단계,
    상기 제 2 열처리 공정의 측정 결과에 기초하여 상기 임시의 제 2 설정 열처리 궤적을 수정함으로써, 상기 제 2 열처리 공정에서의 제 2 설정 온도 궤적을 결정하는 단계,
    상기 제 1 열처리 공정을 상기 결정된 제 1 설정 온도 궤적을 이용하여 상기 피처리에 수행하는 단계, 및
    상기 제 2 열처리 공정을 상기 결정된 제 2 설정 온도 궤적을 이용하여 상기 제 1 열처리 공정이 수행된 상기 피처리에 수행하는 단계
    를 포함하는 것을 특징으로 하는 피처리체에 제 1 열처리 및 제 2 열처리를 연속적으로 수행하는 방법.
KR1020010051377A 2000-08-24 2001-08-24 열처리 장치에 있어서의 설정 온도 궤적의 결정방법 KR100713288B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000254479 2000-08-24
JPJP-P-2000-00254479 2000-08-24
JPJP-P-2001-00176216 2001-06-11
JP2001176216A JP3901958B2 (ja) 2000-08-24 2001-06-11 熱処理装置設定温度の作成方法、および熱処理方法

Publications (2)

Publication Number Publication Date
KR20020016589A true KR20020016589A (ko) 2002-03-04
KR100713288B1 KR100713288B1 (ko) 2007-05-04

Family

ID=26598410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010051377A KR100713288B1 (ko) 2000-08-24 2001-08-24 열처리 장치에 있어서의 설정 온도 궤적의 결정방법

Country Status (3)

Country Link
JP (1) JP3901958B2 (ko)
KR (1) KR100713288B1 (ko)
TW (1) TW490604B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
KR101801452B1 (ko) * 2012-07-09 2017-11-24 쌩-고벵 글래스 프랑스 코팅된 기판을 가공하기 위한 가공 상자, 조립체 및 방법
JP6541599B2 (ja) * 2016-03-28 2019-07-10 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
FR3091618B1 (fr) * 2019-01-09 2021-09-24 Soitec Silicon On Insulator Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW266230B (ko) * 1993-09-09 1995-12-21 Tokyo Electron Co Ltd
TW429497B (en) * 1999-03-02 2001-04-11 United Microelectronics Corp Method of monitoring in-line temperature

Also Published As

Publication number Publication date
JP2002141343A (ja) 2002-05-17
JP3901958B2 (ja) 2007-04-04
KR100713288B1 (ko) 2007-05-04
TW490604B (en) 2002-06-11

Similar Documents

Publication Publication Date Title
JP5101243B2 (ja) 基板処理装置,基板処理装置の制御方法,およびプログラム
KR100930140B1 (ko) 깊은 트렌치를 도핑된 실리콘으로 충진하는 처리 시퀀스
US8667928B2 (en) Semiconductor processing
KR100757552B1 (ko) 열처리장치, 열처리방법 및 기록매체
US7851379B2 (en) Substrate processing method and substrate processing apparatus
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
US11047048B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2010034580A (ja) 成膜装置及び成膜方法
US6495805B2 (en) Method of determining set temperature trajectory for heat treatment system
JPH10107018A (ja) 半導体ウェーハの熱処理装置
US11996296B2 (en) Substrate processing method and substrate processing system
KR20060128609A (ko) 열처리 설비의 캘리브레이션 방법
JP4546623B2 (ja) 熱処理装置の制御条件決定方法
KR100713288B1 (ko) 열처리 장치에 있어서의 설정 온도 궤적의 결정방법
US20020127828A1 (en) Method of processing wafer
US20230170206A1 (en) Method, control system, and system for machining a semiconductor wafer, and semiconductor wafer
JP2004529497A (ja) 堆積または酸化リアクタを加熱するための加熱システムおよび方法
JP4553227B2 (ja) 熱処理方法
JP2003257873A (ja) 半導体製造方法および半導体製造装置
JP2009246071A (ja) 基板処理装置,基板処理方法
KR20230131132A (ko) 원료 공급 시스템, 기판 처리 장치 및 반도체 장치의 제조 방법
KR20130103071A (ko) 화학기상증착장치 및 이를 사용한 박막 증착 방법
WO2024025613A1 (en) Method of selective etching of dielectric materials
JP2022109716A (ja) 二元系化合物半導体の製造方法および製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 13