KR20020014509A - 트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법 - Google Patents
트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20020014509A KR20020014509A KR1020000047841A KR20000047841A KR20020014509A KR 20020014509 A KR20020014509 A KR 20020014509A KR 1020000047841 A KR1020000047841 A KR 1020000047841A KR 20000047841 A KR20000047841 A KR 20000047841A KR 20020014509 A KR20020014509 A KR 20020014509A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- spacer
- oxide
- forming
- oxide film
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 110
- 238000012546 transfer Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 238000009792 diffusion process Methods 0.000 claims abstract description 25
- 230000003287 optical effect Effects 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 230000007423 decrease Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 전압 스윙폭의 감소를 방지하며 암전류의 증가를 억제할 수 있는 이미지 센서 제조 및 그 제조 방법에 관한 것으로, 광감지 영역인 포토다이오드에서 발생된 광전하를 신호처리 영역으로 전달하는 트랜스퍼 트랜지스터의 게이트 전극 일측면에 형성되며 포토다이오드 영역과 중첩되는 제1 절연막 스페이서의 폭이, 트랜스퍼 트랜지스터의 게이트 전극 타측면에 형성되며 플로팅 확산영역과 중첩되는 제2 절연막 스페이서의 폭보다 큰 이미지 센서를 제공하는데 특징이 있다. 또한 본 발명은 열산화 또는 화학기상증착 공정을 이용한 산화막 형성 방법을 이용하여 트랜스퍼 트랜지스터의 게이트 전극 일측면에 형성되며 포토다이오드 영역과 중첩되는 제1 절연막 스페이서의 폭은 크게 형성하고, 트랜스퍼 트랜지스터의 게이트 전극 타측면에 형성되며 플로팅 확산영역과 중첩되는 제2 절연막 스페이서의 폭은 보다 작게 형성하는데 또 다른 특징이 있다.
Description
본 발명은 이미지 센서 제조 분야에 관한 것으로, 특히 전압 스윙폭의 감소를 방지하며 암전류의 증가를 억제할 수 있는 이미지 센서 제조 및 그 제조 방법에 관한 것이다.
이미지 센서(image sensor)는 1차원 또는 2차원 이상의 광학 정보를 전기신호로 변환하는 장치이다. 이미지 센서의 종류는 크게 나누어 촬상관과 고체 촬상 소자로 분류된다. 촬상관은 텔레비전을 중심으로 하여 화상처리기술을 구사한 계측, 제어, 인식 등에서 널리 상용되며 응용 기술이 발전되었다. 시판되는 고체의 이미지 센서는 MOS(metal-oxide-semiconductor)형과 CCD(charge coupled device)형의 2종류가 있다.
CMOS 이미지 센서는 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 화소수 만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. CMOS 이미지 센서는, 종래 이미지 센서로 널리 사용되고 있는 CCD 이미지센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.
도 1은 4개의 트랜지스터와 2개의 커패시턴스 구조로 이루어지는 CMOS 이미지센서의 단위화소를 보이는 회로도로서, 광감지를 위한 포토다이오드(PD)와 4개의 NMOS트랜지스터로 구성되는 CMOS 이미지센서의 단위화소를 보이고 있다. 4개의 NMOS트랜지스터 중 트랜스퍼 트랜지스터(Tx)는 포토다이오드(PD)에서 생성된 광전하를 플로팅 확산영역으로 운송하는 역할을 하고, 리셋 트랜지스터(Rx)는 신호검출을 위해 상기 플로팅확산영역에 저장되어 있는 전하를 배출하는 역할을 하고, 드라이브 트랜지스터(Dx)는 소스팔로워(Source Follower)로서 역할하며, 셀렉트 트랜지스터(Sx)는 스위칭(Switching) 및 어드레싱(Addressing)을 위한 것이다. 도면에서 "Cf"는 플로팅확산영역이 갖는 커패시턴스를, "Cp"는 포토다이오드가 갖는 커패시턴스를 각각 나타낸다.
이와 같이 구성된 이미지센서 단위화소에 대한 동작은 다음과 같이 이루어진다. 처음에는 리셋 트랜지스터(Rx), 트랜스퍼 트랜지스터(Tx) 및 셀렉트 트랜지스터(Sx)를 온(on)시켜 단위화소를 리셋시킨다. 이때 포토다이오드(PD)는 공핍되기 시작하여 커패시턴스 Cp는 전하축적(carrier changing)이 발생하고, 플로팅 확산영역의 커패시턴스 Cf는 공급전압 VDD 전압까지 전하축전된다. 그리고 트랜스퍼 트랜지스터(Tx)를 오프시키고 셀렉트 트랜지스터(Sx)를 온시킨 다음 리셋트랜지스터(Rx)를 오프시킨다. 이와 같은 동작 상태에서 단위화소 출력단(Out)으로부터 출력전압 V1을 읽어 버퍼에 저장시키고 난 후, 트랜스퍼 트랜지스터(Tx)를 온시켜 빛의 세기에 따라 변화된 커패시턴스 Cp의 캐리어들을 커패시턴스 Cf로이동시킨 다음, 다시 출력단(Out)에서 출력전압 V2를 읽어들여 V1 - V2에 대한 아날로그 데이터를 디지털 데이터로 변경시키므로 단위화소에 대한 한 동작주기가 완료된다.
도 2는 종래 기술에 따라 광감지를 위한 포토다이오드 영역과 광전하를 위한 트랜스퍼 트랜지스터를 형성한 것을 보이는 공정 단면도로서, p형 실리콘 기판(20)에 필드산화막(21), n형 불순물 도핑영역(21), n형 불순물 도핑영역(22)과 접하여 그와 함께 포토다이오드를 이루는 p형 불순물 도핑영역(23), 상기 p형 불순물 도핑영역(23)과 이격되어 형성된 플로팅(floating) 확산영역(24), p형 불순물 도핑영역(23)과 플로팅 확산영역(24) 사이의 실리콘 기판(20) 상에 형성된 게이트 절연막(25) 및 게이트 전극(26)을 형성하고, 게이트 전극(26) 측벽에 절연막 스페이서(27)를 형성한 상태를 보이고 있다.
도 2에 보이는 바와 같이 종래 트랜스퍼 트랜지스터의 게이트 전극(26) 측벽에 형성되는 절연막 스페이서(27)는 대칭적으로 형성된다. 플로팅 확산영역(24)과 절연막 스페이서(27)의 중첩폭(x)이 증가하면 그에 따라 포토다이오드를 이루는 n형 불순물 도핑영역(21)과 절연막 스페이서(27)의 중첩폭(x')도 증가하여 이미지 센서의 암전류(dark current) 특성이 우수해진다.
그러나 다음의 수학식 1에 보이는 바와 같이 커패시턴스(C)가 증가할수록 전압 스윙폭(ΔV)을 감소시키는 역효과를 나타낸다.
한편, 전압 스윙폭을 증가시키기 위해 플로팅 확산영역(24)과 절연막 스페이서(27)의 중첩폭(x)이 감소하면 그에 따라 포토다이오드를 이루는 n형 불순물 도핑영역(21)과 절연막 스페이서(27)의 중첩폭(x')도 감소하여 암전류가 증가하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 전압 스윙폭의 감소를 방지하며 암전류의 증가를 억제할 수 있는 이미지 센서 제조 및 그 제조 방법을 제공하는데 목적이 있다.
도 1은 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 보이는 단면도,
도 2는 종래 기술에 따라 광감지를 위한 포토다이오드 영역과 광전하를 위한 트랜스퍼 트랜지스터를 형성한 것을 보이는 공정 단면도,
도 3a 내지 도 3e는 본 발명의 제1 실시예에 따른 트랜스퍼 트랜지스터의 비대칭 스페이서 형성 공정 단면도,
도 4a 내지 도 4g는 본 발명의 제2 실시예에 따른 트랜스퍼 트랜지스터의 비대칭 스페이서 형성 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
33, 43: 게이트 전극 34, 44: n형 불순물 도핑영역
35A, 36A, 36B, 46A, 47A, 47B: 산화막 스페이서
37, 48: p형 불순물 도핑영역 38, 49: 플로팅 확산영역
상기와 같은 목적을 달성하기 위한 본 발명은 광감지 수단 및 상기 광감지 수단으로부터 신호처리 영역으로 광전하를 전송하는 트랜스퍼 트랜지스터를 구비하는 이미지 센서에 있어서, 반도체 기판; 상기 반도체 기판에 형성된 광감지 수단; 상기 광감지 수단과 이격하여 형성된 트랜스퍼 트랜지스터의 게이트 전극; 상기 게이트 전극 타단의 상기 반도체 기판에 형성된 플로팅 확산영역; 상기 게이트 전극의 일측면에 형성되며 그 일부가 상기 광감지 수단의 일부와 중첩되는 제1 절연막스페이서; 및 상기 게이트 전극의 타측면에 형성되며 그 일부가 상기 플로팅 확산영역의 일부와 중첩되고 상기 제1 절연막 스페이서보다 그 폭이 작은 제2 절연막 스페이서를 포함하는 이미지 센서를 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 광감지를 위한 포토다이오드 및 상기 포토다이오드로부터 신호처리 영역으로 광전하를 전송하는 트랜스퍼 트랜지스터를 구비하는 이미지 센서의 제조 방법에 있어서, 반도체 기판 상에 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 제1 단계; 상기 제1 단계가 완료된 전체 구조 상에 제1 산화막을 형성하는 제2 단계; 상기 제1 산화막을 전면식각하여 상기 게이트 전극의 일측면에 제1 산화막 스페이서를 형성함과 동시에 상기 게이트 전극의 타측면에 제2 산화막 스페이서를 형성하는 제3 단계; 상기 제2 산화막 스페이서를 선택적으로 제거하는 제4 단계; 상기 제4 단계가 완료된 전체 구조 상에 제2 산화막을 형성하는 제5 단계; 및 상기 제2 산화막을 전면식각하여 상기 제1 산화막 스페이서 측벽에 제3 절연막 스페이서를 형성함과 동시에 상기 게이트 전극의 타측면에 제4 산화막 스페이서를 형성하는 제6 단계를 포함하는 이미지 센서 제조 방법을 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 광감지를 위한 포토다이오드 및 상기 포토다이오드로부터 신호처리 영역으로 광전하를 전송하는 트랜스퍼 트랜지스터를 구비하는 이미지 센서의 제조 방법에 있어서, 반도체 기판 상에 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 제1 단계; 상기 게이트 전극 일단의 상기 반도체 기판 내에 선택적으로 불순물을 이온주입하여 포토다이오드를 이룰 제1 불순물영역을 형성하는 제2단계; 상기 제2 단계가 완료된 전체 구조 상에 제1 산화막을 형성하는 제3단계; 상기 제1 산화막을 전면식각하여 상기 게이트 전극의 일측면에 상기 제1 불순물 영역과 중첩되는 제1 산화막 스페이서를 형성함과 동시에 상기 게이트 전극의 타측면에 제2 산화막 스페이서를 형성하는 제4 단계; 상기 제2 산화막 스페이서를 선택적으로 제거하는 제5 단계; 상기 제5 단계가 완료된 전체 구조 상에 제2 산화막을 형성하는 제6 단계; 상기 제2 산화막을 전면식각하여 상기 제1 산화막 스페이서 측벽에 제3 절연막 스페이서를 형성함과 동시에 상기 게이트 전극의 타측면에 제4 산화막 스페이서를 형성하는 제7 단계; 선택적 이온주입 공정을 실시하여, 그 하부면 및 일측면이 상기 제1 불순물 도핑영역과 접하여 상기 제1 불순물 도핑영역과 함께 포토다이오드를 이루며 상기 제1 산화막 스페이서 및 상기 제2 산화막 스페이서의 폭만큼 상기 트랜스퍼 트랜지스터와 이격되는 제2 불순물 도핑영역을 상기 반도체 기판 표면에 형성하는 제8 단계; 및 상기 반도체 기판 내에 불순물을 선택적으로 이온주입하여 상기 게이트 전극 타단과 이웃하며 그 일부가 상기 제4 산화막 스페이서와 중첩되는 플로팅 확산영역을 형성하는 제9 단계를 포함하는 이미지 센서 제조 방법을 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 광감지를 위한 포토다이오드 및 상기 포토다이오드로부터 신호처리 영역으로 광전하를 전송하는 트랜스퍼 트랜지스터를 구비하는 이미지 센서의 제조 방법에 있어서, 반도체 기판 상에 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 제1 단계; 상기 게이트 전극 일단의 상기 반도체 기판 내에 선택적으로 불순물을 이온주입하여 포토다이오드를 이룰 제1 불순물영역을 형성하는 제2 단계; 상기 제2 단계가 완료된 전체 구조 상에 질화막을 형성하는 제3 단계; 상기 질화막을 선택적으로 제거하여 게이트 전극의 표면 및 그 일단에 접하는 상기 반도체 기판을 노출시키는 제4 단계; 상기 제4 단계가 완료된 전체 구조 상에 제1 산화막을 증착하고, 상기 제1 산화막 상에 상기 게이트 전극 일측면의 질화막을 덮는 식각마스크를 형성하는 제5 단계; 상기 식각마스크로 덮이지 않은 상기 제1 산화막 및 질화막을 식각해서 상기 반도체 기판을 노출시키면서, 상기 식각마스크로 덮인 상기 제1 산화막을 게이트 전극 일측면에 잔류시키고, 상기 식각마스크를 제거하는 제6 단계; 상기 제1 산화막을 식각하여 상기 게이트 전극의 일측면에 제1 산화막 스페이서를 형성하는 제7 단계; 상기 제7 단계가 완료된 전체 구조 상에 제2 산화막을 형성하는 제8 단계; 상기 제2 산화막을 전면식각하여 상기 제1 산화막 스페이서 측벽에 제2 산화막 스페이서를 형성함과 동시에 상기 게이트 전극의 타측면에 제3 산화막 스페이서를 형성하는 제9 단계; 선택적 이온주입 공정을 실시하여, 그 하부면 및 일측면이 상기 제1 불순물 도핑영역과 접하여 상기 제1 불순물 도핑영역과 함께 포토다이오드를 이루며 상기 제1 산화막 스페이서 및 상기 제2 산화막 스페이서의 폭만큼 상기 트랜스퍼 트랜지스터와 이격되는 제2 불순물 도핑영역을 상기 반도체 기판 표면에 형성하는 제8 단계; 및 상기 반도체 기판 내에 불순물을 선택적으로 이온주입하여 상기 게이트 전극 타단과 이웃하며 그 일부가 상기 제3 산화막 스페이서와 중첩되는 플로팅 확산영역을 형성하는 제9 단계를 포함하는 이미지 센서 제조 방법을 제공한다.
본 발명은 광감지 영역인 포토다이오드에서 발생된 광전하를 신호처리 영역으로 전달하는 트랜스퍼 트랜지스터의 게이트 전극 일측면에 형성되며 포토다이오드 영역과 중첩되는 제1 절연막 스페이서의 폭이, 트랜스퍼 트랜지스터의 게이트 전극 타측면에 형성되며 플로팅 확산영역과 중첩되는 제2 절연막 스페이서의 폭보다 큰 이미지 센서를 제공하는데 특징이 있다.
또한 본 발명은 열산화 또는 화학기상증착 공정을 이용한 산화막 형성 방법을 이용하여 트랜스퍼 트랜지스터의 게이트 전극 일측면에 형성되며 포토다이오드 영역과 중첩되는 제1 절연막 스페이서의 폭은 크게 형성하고, 트랜스퍼 트랜지스터의 게이트 전극 타측면에 형성되며 플로팅 확산영역과 중첩되는 제2 절연막 스페이서의 폭은 보다 작게 형성하는데 또 다른 특징이 있다.
이하 첨부된 도면 도 3a 내지 도 3e를 참조하여 본 발명의 제1 실시예에 따른 이미지 센서 제조 방법을 설명한다.
먼저 도 3a에 도시한 바와 같이 p형 실리콘 기판(30)에 필드산화막(31)을 형성하고, 게이트 절연막(32) 및 게이트 전극(33)을 형성한 다음 게이트 전극(33) 일단의 실리콘 기판(30) 내에 n형 불순물을 이온주입해서 포토다이오드를 이룰 n형 불순물 영역(34)을 형성하고, 열산화 공정을 실시하여 전체 구조 상에 제1 산화막(35)을 증착한다. 제1 산화막(35)의 두께(a)는 게이트 전극(33)의 일측면에 형성되어 n형 불순물 영역(34)과 중첩될 제1 산화막 스페이서의 폭을 고려하여 결정한다.
다음으로 도 3b에 보이는 바와 같이 제1 산화막(35)을 전면식각하여 게이트 전극(33)의 일측면에 n형 불순물 영역(34)과 중첩되는 제1 산화막 스페이서(35A)를 형성함과 동시에 게이트 전극(33)의 타측면에 제2 산화막 스페이서(35B)를 형성한 다음, 제1 산화막 스페이서(35A)를 덮는 포토레지스트 패턴(PR)을 형성한다. 상기 제1 산화막 스페이서(35A) 및 상기 제2 산화막 스페이서(35B)의 폭은 'L1'으로 동일하다. 한편, 상기 포토레지스트 패턴(PR)은 제2 산화막 스페이서(35B) 제거를 위한 식각공정에서 제1 산화막 스페이서(35A)가 손상되는 것을 방지하기 위한 것으로서, 포토다이오드 영역 또는 n형 불순물 영역(34)을 정의하기 위한 마스크와 네가티브 포토레지스트를 이용하여 형성할 수도 있다.
이어서 도 3c에 보이는 바와 같이, 식각공정을 실시하여 제2 산화막 스페이서(35B)를 제거한 다음, 포토레지스트 패턴(PR)을 제거하고, 열산화 공정을 실시하여 전체 구조 상에 제2 산화막(36)을 형성한다.
다음으로 도 3d에 도시한 바와 같이, 제2 산화막(36)을 전면식각하여 상기 제1 산화막 스페이서(35) 측벽에 제3 절연막(36A) 스페이서를 형성함과 동시에 게이트 전극(33)의 타측면에 제4 산화막 스페이서(36B)를 형성한다.
상기 제3 산화막 스페이서(36A) 및 상기 제2 산화막 스페이서(36B)의 폭은 'L2'로 동일하다. 따라서, 게이트 전극(33)의 일측면에 형성되며 n형 불순물 영역(34)과 중첩되는 절연막 스페이서의 폭은 'L1 + L2'의 크기로 확장되어, 트랜스퍼 트랜지스터의 게이트 전극(33) 측벽에 각기 다른 폭을 갖는 비대칭 구조의 절연막 스페이서가 형성된다.
계속하여 도 3e에 보이는 바와 같이, 선택적 이온주입 공정을 실시하여 그 하부면 및 일측면이 n형 불순물 영역(34)과 접하여 포토다이오드를 이루며 제1 산화막 스페이서(35A) 및 제2 산화막 스페이서(35B)의 폭만큼 트랜지스터와 이격되는 p형 불순물 도핑영역(37)을 실리콘 기판(30) 표면에 형성한 다음, 실리콘 기판(30) 내에 불순물을 선택적으로 이온주입하여 게이트 전극(43) 타단과 이웃하며 그 일부가 상기 제3 산화막 스페이서(36B)와 중첩되는 플로팅 확산영역(38)을 형성한다.
이하, 도 4a 내지 도 4g를 참조하여 본 발명의 제2 실시예에 따른 이미지 센서 제조 방법을 설명한다.
먼저 도 4a에 도시한 바와 같이, p형 실리콘 기판(40)에 필드산화막(41)을 형성하고, 게이트 절연막(42) 및 0.5 ㎛ 정도의 선폭을 갖는 게이트 전극(43)을 형성한 다음 게이트 전극(43) 일단의 실리콘 기판(40) 내에 n형 불순물을 이온주입해서 포토다이오드를 이룰 n형 불순물 영역(44)을 형성하고, 전체 구조 상에 질화막(45)을 형성한다.
다음으로 도 4b에 보이는 바와 같이, 게이트 전극(43) 표면 및 그 측면을 덮고 있는 질화막(45)을 노출시키는 제1 포토레지스트 패턴(PR1)을 형성하고, 질화막(45)을 식각으로 제거해서, 게이트 전극(43)의 표면 및 그 일단에 접하는 실리콘 기판(40)을 노출시킨다. 이때, 노출되는 실리콘 기판(40)의 폭은 게이트 전극(43)의 일측면에 형성되어 n형 불순물 영역(44)과 중첩되는 제1 절연막 스페이서의 폭을 고려하여 결정한다. 본 발명의 실시예에서는 약 0.2 ㎛ 만큼 실리콘 기판(40)을 노출시킨다.
다음으로 도 4c에 도시한 바와 같이, 제1 포토레지스트 패턴(PR1)을 제거하고, CVD(chemical vapor deposition) 공정을 실시하여 전체 구조 상에 제1 산화막(46)을 증착하고, 제1 산화막(46) 상에 게이트 전극(43) 일측면을 덮는 제2 포토레지스트 패턴(PR2)을 형성한다. 본 발명의 실시예를 보이는 도 4c에서는 제2 포토레지스트 패턴(PR2)이 게이트 전극(43) 표면까지 덮도록 형성한 것을 보이고 있지만, 게이트 전극(43) 일측면의 제1 산화막(46)만을 덮도록 제2 포토레지스트 패턴(PR2)을 형성할 수도 있다. 제2 포토레지스트 패턴(PR)과 게이트 전극(43) 일측면의 제1 산화막(46)의 중첩 폭에 따라 제1 산화막 스페이서의 폭이 결정된다.
이어서 도 4d에 보이는 바와 같이, 제2 포토레지스트 패턴(PR2)으로 덮이지 않은 제1 산화막(46) 및 질화막(45)을 식각해서 실리콘 기판(40)을 노출시키면서, 제2 포토레지스트 패턴(PR) 하부의 제1 산화막(46)을 게이트 전극(43) 일측면에 잔류시키고 제2 포토레지스트 패턴(PR2)을 제거한다.
다음으로 도 4e에 도시한 바와 같이, 제1 산화막(45)을 전면식각하여 게이트 전극(43)의 일측면에 그 폭이 'L1'인 제1 산화막 스페이서(46A)를 형성하고, CVD 공정을 실시하여 전체 구조 상에 제2 산화막(47)을 형성한다.
이어서 도 4f에 보이는 바와 같이, 제2 산화막(47)을 전면식각하여 제1 산화막 스페이서(46A) 측벽에 제2 산화막 스페이서(47A)를 형성함과 동시에 게이트 전극(43)의 타측면에 제2 산화막 스페이서(47B)를 형성한다.
상기 제2 산화막 스페이서(47A) 및 상기 제2 산화막 스페이서(47B)의 폭은'L2'로 동일하다. 따라서, 게이트 전극(43)의 일측면에 형성되며 n형 불순물 영역(44)과 중첩되는 절연막 스페이서의 폭은 'L1 + L2'의 크기로 확장되어, 트랜스퍼 트랜지스터의 게이트 전극(43) 측벽에 각기 다른 폭을 갖는 비대칭 구조의 절연막 스페이서가 형성된다.
계속하여 도 4g에 보이는 바와 같이, 선택적 이온주입 공정을 실시하여 그 하부면 및 일측면이 n형 불순물 영역(44)과 접하여 포토다이오드를 이루며 제1 산화막 스페이서(46A) 및 제2 산화막 스페이서(47A)의 폭만큼 트랜지스터와 이격되는 p형 불순물 도핑영역(48)을 실리콘 기판(40) 표면에 형성한 다음, 실리콘 기판(40) 내에 불순물을 선택적으로 이온주입하여 게이트 전극(43) 타단과 이웃하며 그 일부가 상기 제3 산화막 스페이서(47B)와 중첩되는 플로팅 확산영역(49)을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 광감지 영역인 포토다이오드에서 발생된 광전하를 신호처리 영역으로 전달하는 트랜스퍼 트랜지스터의 게이트 전극 일측면에 형성되며 포토다이오드 영역과 중첩되는 제1 절연막 스페이서의 폭을 상대적으로 크게 형성함으로써 포토다이오드 내의 일정 커패시턴스를 확보함과 동시에 암전류를 억제시키는 효과를 얻을 수 있다. 또한, 트랜스퍼 트랜지스터의 게이트 전극 타측면에 형성되며 플로팅 확산영역과 중첩되는 제2 절연막 스페이서의 폭을 상대적으로 작게 형성함으로써 게이트와 중첩됨에 따른 커패시턴의 감소를 유발시켜 플로팅 확산영역의 전압 스윙폭을 증가시킬 수 있다.
Claims (8)
- 광감지 수단 및 상기 광감지 수단으로부터 신호처리 영역으로 광전하를 전송하는 트랜스퍼 트랜지스터를 구비하는 이미지 센서에 있어서,반도체 기판;상기 반도체 기판에 형성된 광감지 수단;상기 광감지 수단과 이격하여 형성된 트랜스퍼 트랜지스터의 게이트 전극;상기 게이트 전극 타단의 상기 반도체 기판에 형성된 플로팅 확산영역;상기 게이트 전극의 일측면에 형성되며 그 일부가 상기 광감지 수단의 일부와 중첩되는 제1 절연막 스페이서; 및상기 게이트 전극의 타측면에 형성되며 그 일부가 상기 플로팅 확산영역의 일부와 중첩되고 상기 제1 절연막 스페이서보다 그 폭이 작은 제2 절연막 스페이서를 포함하는 이미지 센서.
- 제 1 항에 있어서,상기 제1 절연막 스페이서는,상기 게이트 전극 일측면에 형성된 제1 산화막 스페이서; 및상기 제1 산화막 스페이서 측면에 형성된 제2 산화막 스페이서로 이루어지는 것을 특징으로 하는 이미지 센서.
- 제 1 항 또는 제 2 항에 있어서,상기 광감지 수단은,상기 반도체 기판 내에 형성되며 그 일부가 상기 제1 절연막 스페이서와 중첩되는 n형 불순물 도핑영역; 및그 하부면 및 그 측면이 상기 n형 불순물 도핑영역과 접하는 p형 불순물 도핑영역으로 이루어지는 포토다이오드인 것을 특징으로 하는 이미지 센서.
- 광감지를 위한 포토다이오드 및 상기 포토다이오드로부터 신호처리 영역으로 광전하를 전송하는 트랜스퍼 트랜지스터를 구비하는 이미지 센서의 제조 방법에 있어서,반도체 기판 상에 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 제1 단계;상기 제1 단계가 완료된 전체 구조 상에 제1 산화막을 형성하는 제2 단계;상기 제1 산화막을 전면식각하여 상기 게이트 전극의 일측면에 제1 산화막 스페이서를 형성함과 동시에 상기 게이트 전극의 타측면에 제2 산화막 스페이서를 형성하는 제3 단계;상기 제2 산화막 스페이서를 선택적으로 제거하는 제4 단계;상기 제4 단계가 완료된 전체 구조 상에 제2 산화막을 형성하는 제5 단계;및상기 제2 산화막을 전면식각하여 상기 제1 산화막 스페이서 측벽에 제3 절연막 스페이서를 형성함과 동시에 상기 게이트 전극의 타측면에 제4 산화막 스페이서를 형성하는 제6 단계를 포함하는 이미지 센서 제조 방법.
- 광감지를 위한 포토다이오드 및 상기 포토다이오드로부터 신호처리 영역으로 광전하를 전송하는 트랜스퍼 트랜지스터를 구비하는 이미지 센서의 제조 방법에 있어서,반도체 기판 상에 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 제1 단계;상기 게이트 전극 일단의 상기 반도체 기판 내에 선택적으로 불순물을 이온주입하여 포토다이오드를 이룰 제1 불순물 영역을 형성하는 제2단계;상기 제2 단계가 완료된 전체 구조 상에 제1 산화막을 형성하는 제3단계;상기 제1 산화막을 전면식각하여 상기 게이트 전극의 일측면에 상기 제1 불순물 영역과 중첩되는 제1 산화막 스페이서를 형성함과 동시에 상기 게이트 전극의 타측면에 제2 산화막 스페이서를 형성하는 제4 단계;상기 제2 산화막 스페이서를 선택적으로 제거하는 제5 단계;상기 제5 단계가 완료된 전체 구조 상에 제2 산화막을 형성하는 제6 단계;상기 제2 산화막을 전면식각하여 상기 제1 산화막 스페이서 측벽에 제3 절연막 스페이서를 형성함과 동시에 상기 게이트 전극의 타측면에 제4 산화막 스페이서를 형성하는 제7 단계;선택적 이온주입 공정을 실시하여, 그 하부면 및 일측면이 상기 제1 불순물 도핑영역과 접하여 상기 제1 불순물 도핑영역과 함께 포토다이오드를 이루며 상기 제1 산화막 스페이서 및 상기 제2 산화막 스페이서의 폭만큼 상기 트랜스퍼 트랜지스터와 이격되는 제2 불순물 도핑영역을 상기 반도체 기판 표면에 형성하는 제8 단계; 및상기 반도체 기판 내에 불순물을 선택적으로 이온주입하여 상기 게이트 전극 타단과 이웃하며 그 일부가 상기 제4 산화막 스페이서와 중첩되는 플로팅 확산영역을 형성하는 제9 단계를 포함하는 이미지 센서 제조 방법.
- 제 4 항 또는 제 5 항에 있어서,상기 제1 산화막 및 상기 제2 산화막 각각을 열산화 공정으로 형성하는 것을 특징으로 하는 이미지 센서 제조 방법.
- 광감지를 위한 포토다이오드 및 상기 포토다이오드로부터 신호처리 영역으로 광전하를 전송하는 트랜스퍼 트랜지스터를 구비하는 이미지 센서의 제조 방법에 있어서,반도체 기판 상에 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 제1 단계;상기 게이트 전극 일단의 상기 반도체 기판 내에 선택적으로 불순물을 이온주입하여 포토다이오드를 이룰 제1 불순물 영역을 형성하는 제2 단계;상기 제2 단계가 완료된 전체 구조 상에 질화막을 형성하는 제3 단계;상기 질화막을 선택적으로 제거하여 게이트 전극의 표면 및 그 일단에 접하는 상기 반도체 기판을 노출시키는 제4 단계;상기 제4 단계가 완료된 전체 구조 상에 제1 산화막을 증착하고, 상기 제1 산화막 상에 상기 게이트 전극 일측면의 질화막을 덮는 식각마스크를 형성하는 제5 단계;상기 식각마스크로 덮이지 않은 상기 제1 산화막 및 질화막을 식각해서 상기 반도체 기판을 노출시키면서, 상기 식각마스크로 덮인 상기 제1 산화막을 게이트 전극 일측면에 잔류시키고, 상기 식각마스크를 제거하는 제6 단계;상기 제1 산화막을 식각하여 상기 게이트 전극의 일측면에 제1 산화막 스페이서를 형성하는 제7 단계;상기 제7 단계가 완료된 전체 구조 상에 제2 산화막을 형성하는 제8 단계;상기 제2 산화막을 전면식각하여 상기 제1 산화막 스페이서 측벽에 제2 산화막 스페이서를 형성함과 동시에 상기 게이트 전극의 타측면에 제3 산화막 스페이서를 형성하는 제9 단계;선택적 이온주입 공정을 실시하여, 그 하부면 및 일측면이 상기 제1 불순물도핑영역과 접하여 상기 제1 불순물 도핑영역과 함께 포토다이오드를 이루며 상기 제1 산화막 스페이서 및 상기 제2 산화막 스페이서의 폭만큼 상기 트랜스퍼 트랜지스터와 이격되는 제2 불순물 도핑영역을 상기 반도체 기판 표면에 형성하는 제8 단계; 및상기 반도체 기판 내에 불순물을 선택적으로 이온주입하여 상기 게이트 전극 타단과 이웃하며 그 일부가 상기 제3 산화막 스페이서와 중첩되는 플로팅 확산영역을 형성하는 제9 단계를 포함하는 이미지 센서 제조 방법.
- 제 7 항에 있어서,상기 제1 산화막 및 상기 제2 산화막 각각을 화학기상증착법으로 형성하는 것을 특징으로 하는 이미지 센서 제조 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000047841A KR100345669B1 (ko) | 2000-08-18 | 2000-08-18 | 트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법 |
JP2001207053A JP2002110957A (ja) | 2000-08-18 | 2001-07-06 | Cmosイメージセンサ及びその製造方法 |
US09/924,301 US20020054226A1 (en) | 2000-08-18 | 2001-08-08 | CMOS image sensor and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000047841A KR100345669B1 (ko) | 2000-08-18 | 2000-08-18 | 트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020014509A true KR20020014509A (ko) | 2002-02-25 |
KR100345669B1 KR100345669B1 (ko) | 2002-07-24 |
Family
ID=19683798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000047841A KR100345669B1 (ko) | 2000-08-18 | 2000-08-18 | 트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20020054226A1 (ko) |
JP (1) | JP2002110957A (ko) |
KR (1) | KR100345669B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100872290B1 (ko) * | 2002-09-25 | 2008-12-05 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 및 그 제조 방법 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6900484B2 (en) | 2003-07-30 | 2005-05-31 | Micron Technology, Inc. | Angled pinned photodiode for high quantum efficiency |
JP4578792B2 (ja) | 2003-09-26 | 2010-11-10 | 富士通セミコンダクター株式会社 | 固体撮像装置 |
US20090121264A1 (en) * | 2007-11-12 | 2009-05-14 | Ching-Hung Kao | Cmos image sensor and method of forming the same |
JP2009253144A (ja) * | 2008-04-09 | 2009-10-29 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2010021253A (ja) * | 2008-07-09 | 2010-01-28 | Renesas Technology Corp | 固体撮像素子の製造方法 |
JP5446280B2 (ja) | 2009-01-16 | 2014-03-19 | ソニー株式会社 | 固体撮像素子とその製造方法、及び撮像装置 |
US20160172200A1 (en) * | 2014-12-15 | 2016-06-16 | United Microelectronics Corp. | Method for fabricating non-volatile memory device |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59198756A (ja) * | 1983-04-27 | 1984-11-10 | Hitachi Ltd | 固体撮像素子およびその製造方法 |
JPH04218925A (ja) * | 1990-04-03 | 1992-08-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3425043B2 (ja) * | 1995-09-04 | 2003-07-07 | 松下電器産業株式会社 | Mis型半導体装置の製造方法 |
KR100261191B1 (ko) * | 1996-08-06 | 2000-07-01 | 김영환 | 비휘발성 메모리소자 및 제조방법 |
US5714393A (en) * | 1996-12-09 | 1998-02-03 | Motorola, Inc. | Diode-connected semiconductor device and method of manufacture |
US5851893A (en) * | 1997-07-18 | 1998-12-22 | Advanced Micro Devices, Inc. | Method of making transistor having a gate dielectric which is substantially resistant to drain-side hot carrier injection |
KR100291179B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 |
US6208004B1 (en) * | 1998-08-19 | 2001-03-27 | Philips Semiconductor, Inc. | Semiconductor device with high-temperature-stable gate electrode for sub-micron applications and fabrication thereof |
JP3802249B2 (ja) * | 1998-11-17 | 2006-07-26 | 株式会社東芝 | 固体撮像装置 |
JP3225939B2 (ja) * | 1998-12-18 | 2001-11-05 | 日本電気株式会社 | 固体撮像装置及びその製造方法 |
KR100384836B1 (ko) * | 1999-06-28 | 2003-05-22 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조방법 |
US6344396B1 (en) * | 1999-09-24 | 2002-02-05 | Advanced Micro Devices, Inc. | Removable spacer technology using ion implantation for forming asymmetric MOS transistors |
KR100320957B1 (ko) * | 2000-01-27 | 2002-01-29 | 윤종용 | 반도체 장치의 컨택홀 형성 방법 |
US6514785B1 (en) * | 2000-06-09 | 2003-02-04 | Taiwan Semiconductor Manufacturing Company | CMOS image sensor n-type pin-diode structure |
KR20020017838A (ko) * | 2000-08-31 | 2002-03-07 | 박종섭 | 필드산화막을 식각하여 연결창 구조를 정의하는 이미지센서 제조 방법 |
US6974715B2 (en) * | 2002-12-27 | 2005-12-13 | Hynix Semiconductor Inc. | Method for manufacturing CMOS image sensor using spacer etching barrier film |
-
2000
- 2000-08-18 KR KR1020000047841A patent/KR100345669B1/ko not_active IP Right Cessation
-
2001
- 2001-07-06 JP JP2001207053A patent/JP2002110957A/ja active Pending
- 2001-08-08 US US09/924,301 patent/US20020054226A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100872290B1 (ko) * | 2002-09-25 | 2008-12-05 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20020054226A1 (en) | 2002-05-09 |
KR100345669B1 (ko) | 2002-07-24 |
JP2002110957A (ja) | 2002-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7405437B2 (en) | CMOS image sensor and method for fabricating the same | |
US7294522B2 (en) | CMOS image sensor and method for fabricating the same | |
KR100345669B1 (ko) | 트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법 | |
US20070166865A1 (en) | CMOS Image Sensor and Method for Manufacturing the Same | |
KR20020045165A (ko) | 전자운송 효율을 향상시킬 수 있는 이미지 센서 및 그제조 방법 | |
KR100464949B1 (ko) | 포토다이오드의 표면 특성을 향상시킬 수 있는 이미지센서 제조 방법 | |
KR100388459B1 (ko) | 포토다이오드 영역에 트렌치를 구비하는 이미지 센서 및그 제조 방법 | |
US20070080413A1 (en) | CMOS image sensor and method for manufacturing the same | |
KR20020017838A (ko) | 필드산화막을 식각하여 연결창 구조를 정의하는 이미지센서 제조 방법 | |
KR20020052791A (ko) | 기판 표면을 보호할 수 있는 이미지 센서 제조 방법 | |
JP2007180538A (ja) | Cmosイメージセンサ及びその製造方法 | |
KR100390836B1 (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
KR20020048705A (ko) | 저조도 특성을 향상시킬 수 있는 이미지 센서 및 그 제조방법 | |
KR20020014315A (ko) | 이웃하는 화소간의 크로스 토크 및 활성영역 감소를방지할 수 있는 이미지 센서 제조 방법 | |
KR100390843B1 (ko) | 플로팅 노드의 캐패시턴스를 감소시킬 수 있는 이미지 센서 제조방법 | |
US20060049437A1 (en) | CMOS image sensors and methods for fabricating the same | |
KR100388460B1 (ko) | 사각 형상의 스페이서를 구비하는 이미지 센서 제조방법 | |
KR100388461B1 (ko) | 광감도를 향상시킬 수 있는 이미지 센서 및 그 제조 방법 | |
KR100523664B1 (ko) | 전하 운송을 위해 단계적 전위 분포를 갖는 cmos 이미지 센서 | |
KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
KR20050114752A (ko) | 포토 다이오드의 데미지를 감소시킬 수 있는 cmos이미지 센서의 제조방법 | |
KR20070071053A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
KR20020058560A (ko) | 포토다이오드의 광감도 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
KR100672700B1 (ko) | Cmos 이미지 센서의 제조 방법 | |
KR20020052794A (ko) | 플로팅 확산영역의 노드 캐패시턴스를 감소시킬 수 있는이미지 센서 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120628 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |