KR20020011230A - 비파괴 판독형 비휘발성 강유전체 메모리의 구동 회로 - Google Patents

비파괴 판독형 비휘발성 강유전체 메모리의 구동 회로 Download PDF

Info

Publication number
KR20020011230A
KR20020011230A KR1020000044606A KR20000044606A KR20020011230A KR 20020011230 A KR20020011230 A KR 20020011230A KR 1020000044606 A KR1020000044606 A KR 1020000044606A KR 20000044606 A KR20000044606 A KR 20000044606A KR 20020011230 A KR20020011230 A KR 20020011230A
Authority
KR
South Korea
Prior art keywords
signal
ndro
fram
write
read
Prior art date
Application number
KR1020000044606A
Other languages
English (en)
Other versions
KR100365296B1 (ko
Inventor
김용태
김춘근
김성일
심선일
Original Assignee
박호군
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박호군, 한국과학기술연구원 filed Critical 박호군
Priority to KR1020000044606A priority Critical patent/KR100365296B1/ko
Priority to US09/900,184 priority patent/US6392921B1/en
Publication of KR20020011230A publication Critical patent/KR20020011230A/ko
Application granted granted Critical
Publication of KR100365296B1 publication Critical patent/KR100365296B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 비파괴 판독형 비휘발성 강유전체 메모리(이하, NDRO-FRAM이라함) 구동 회로에 관한 것으로서, 특히 워드 선 디코더와 쓰기 드라이버를 구비함으로써 상기 NDRO-FRAM 상에 읽기 및 쓰기가 가능하게 하는 NDRO-FRAM 구동 회로에 관한 것이다.
본 발명의 상기 NDRO-FRAM 구동 회로는 드레인과, 벌크와, 소스 및 게이트를 구비하고 행렬로 배열된 NDRO-FRAM 셀과; 상기 열로 배열된 상기 NDRO-FRAM 셀의 드레인과 연결된 읽기 워드 선과; 상기 열로 배열된 상기 NDRO-FRAM 셀의 벌크와 연결된 쓰기 워드 선과; 상기 행으로 배열된 상기 NDRO-FRAM 셀의 소스와 연결된 읽기 비트 선과; 상기 행으로 배열된 상기 NDRO-FRAM 셀의 게이트와 연결된 쓰기 비트 선과; 상기 동일 열의 NDRO-FRAM 셀과 연결된 상기 읽기 워드 선과 상기 쓰기 워드 선과 연결되어 읽기 워드 신호 및 쓰기 워드 신호를 각각 생성시켜 전송하는 워드 선 디코더와; 상기 읽기 비트 선과 연결되어 상기 NDRO-FRAM 셀의 데이터 레벨을 전송하는 데이터 레벨 전송회로와; 상기 데이터 레벨 전송회로와 연결되어 상기 NDRO-FRAM 셀의 데이터 레벨을 감지하는 센스 앰프와; 상기 쓰기 비트 선과 연결되어 쓰기 비트 신호를 생성시켜 전송하는 쓰기 드라이버를 구비한다. 본 발명은 상기 NDRO-FRAM 셀에 데이터의 읽기 및 쓰기를 가능하게 하는 효과가 있다.

Description

비파괴 판독형 비휘발성 강유전체 메모리의 구동 회로{CIRCUIT FOR DRIVING NON DESTRUCTIVE NON VOLATILE FERROELECTRIC RANDOM ACCESS MEMORY}
본 발명은 비파괴 판독형 비휘발성 강유전체 메모리(이하, NDRO-FRAM이라함) 구동 회로에 관한 것으로서, 특히 워드 선 디코더와 쓰기 드라이버를 구비함으로써상기 NDRO-FRAM 상에 읽기 및 쓰기가 가능하게 하는 NDRO-FRAM 구동 회로에 관한 것이다.
도 1은 종래 기술에 따른 메모리의 구동 회로를 도시한 것으로서, 자세하게는 프리차지회로(1)와; 등화회로(2)와; 메모리 셀(3a)내지 (3n)과; 워드 선(4a) 내지 (4n)과; 전송 게이트(5)와; 센스앰프(6)와; 데이터 출력회로(7)와; 비트 선(8a), (8b)과; 데이터 버스선(9a),(9b)으로 구성된다. 상기 메모리 셀(3a) 내지 (3n)은 1개의 금속-실리콘산화막-실리콘 전계효과 트랜지스터와 1개의 금속-산화막-금속 구조의 캐패시터로 구성된 DRAM이 사용되며, 상기 메모리 셀(3a) 내지 (3n) 중의 하나의 셀에 데이터를 쓰거나 읽기 위해서 상기 행렬로 배열된 구조에서 상기 하나의 셀의 열과 행을 지시하는 열 어드레스 디코딩 신호와 행 어드레스 디코딩 신호가 사용된다(도 1에는 도시되지 않음). 예를 들면, 상기 메모리 셀의 읽기 동작에서, 열 어드레스 디코딩 신호가 입력된 상기 워드 선이 선택되고, 행 어드레스 디코딩 신호가 입력된 상기 비트 선(8a), (8b)이 선택되어 특정 메모리 셀이 선택되고, 상기 등화회로(2)는 상기 비트 선(8a), (8b)을 등화시키고, 상기 전송 게이트(5)는 상기 비트 선(8a), (8b)에 나타나는 상기 특정 메모리 셀의 데이터 레벨을 수신하여 상기 센스앰프(6)로 전송한다. 상기 센스앰프(6)는 상기 수신된 데이터 레벨을 감지하고 증폭하여 데이터 버스선(9a), (9b)를 통하여 상기 데이터 출력 회로(7)에 전송되고, 상기 데이터 출력 회로(7)는 수신된 상기 데이터 레벨을 외부로 전송한다. 쓰기의 경우에는 상기 데이터 출력 회로(7) 대신에 데이터 입력 회로(도 1에는 도시되지 않음)가 구비될 것이다. 일반적으로 메모리의 구동회로는 하나의 열 어드레스 디코딩 신호와 행 어드레스 디코딩 신호에 의해 메모리 셀의 트랜지스터가 온(on)함으로써 쓰기 또는 읽기 동작을 수행한다.
도 2는 본 발명에서 구동하고자 하는 1트랜지스터형의 NDRO-FRAM 셀을 나타내는 기호를 도시한 것으로서, 드레인(D)과; 게이트(G)와; 벌크(B)와; 소스(S)로 구성된다. 상기 NDRO-FRAM 셀(2)의 동작조건을 하기의 표1과 같다.
상기 NDRO-FRAM 셀(2)의 쓰기 동작 조건은 드레인과 벌크가 모두 접지되고, 0을 쓰는 때는 게이트에 -Vcc이 인가되어야 하고, 1을 쓰는 때는 게이트에 +Vcc이 인가되어야 하며, 이는 상기 NDRO-FRAM 셀(2)의 강유전체게이트에 존재하는 분극쌍극자를 + 전압 또는 -전압의 극성에 따라 위로 또는 아래로 분극시키기 위함이다. 상기 게이트에 0 또는 1의 데이터를 단 1회 쓴이후에, 상기 게이트 전압은 다시 인가할 필요가 없고, 상기 NDRO-FRAM 셀(2)은 상기 0 또는 1의 데이터를 지속적으로 저장한다. 상기 NDRO-FRAM 셀(2)의 읽기 동작 조건은 드레인에 +Vcc가 인가되고, 소스는 접지되고, 벌크와 게이트는 플로우팅(floating)되어야 한다. 상기 NDRO-FRAM 셀(2)에 1이 쓰여진 때에는 이미 형성되어 있는 강유전체게이트의 분극쌍극자가 + 전압을 게이트 채널에 인가한 것과 같은 효과를 일으킴으로 게이트 채널을 온시키고 드레인에 전류가 흐르게 됨으로써 상기 전류를 감지하여 1이라는 데이터 레벨을 읽을 수 있다. 상기 NDRO-FRAM 셀(2)에 0이 쓰여져 있는 때에는 분극쌍극자는 방향이 반전되어 있어서 상기 게이트 채널에 - 전압을 인가한 것과 같아서 상기 게이트 채널은 오프(off)가 되어 드레인 전류가 흐르지 못하게 됨으로써 0이라는 데이터 레벨을 읽는 것이 된다. 상기와 같이 종래의 DRAM과는 달리 1트랜지스터 형태의 상기 NDRO-FRAM 셀은 읽기 및 쓰기 동작시에 상기 트랜지스터의 드레인, 게이트, 소스, 벌크에 신호를 모두 인가하여야 하므로 도 1의 종래의 구동 회로로서는 상기 동작을 수행할 수 없다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 비파괴 판독형 불휘발성 강유전체 메모리 상에서 읽기 및 쓰기 동작을 가능하게 하는 구동 회로를 제공하는 것이다.
도 1은 종래 기술에 따른 메모리의 구동 회로의 회로도.
도 2는 본 발명에서 구동하고자 하는 1트랜지스터형의 NDRO-FRAM의 기호.
도 3은 도 2의 NDRO-FRAM 구동 회로의 회로도.
도 4a는 도 3의 구동 회로에 읽기 동작을 하는 경우의 신호 그래프.
도 4b는 도 3의 구동 회로가 0을 쓰는 동작을 하는 경우의 신호 그래프.
도 4c는 도 3의 구동 회로가 1을 쓰는 동작을 하는 경우의 신호 그래프.
*** 도면의 주요부분에 대한 부호의 설명***
2: NDRO-FRAM 30:워드 선 디코더
32:데이터 레벨 전송회로 33:센스 앰프
34:쓰기 드라이버
상기한 목적을 달성하기 위하여, 본 발명인 비파괴 판독형 비휘발성 강유전체 메모리(이하, NDRO-FRAM이라 함) 구동 회로는 드레인과, 벌크와, 소스 및 게이트를 구비하고 행렬로 배열된 다수의 NDRO-FRAM 셀과; 상기 열로 배열된 상기 NDRO-FRAM 셀의 드레인과 연결된 다수의 읽기 워드 선과; 상기 열로 배열된 상기 NDRO-FRAM 셀의 벌크와 연결된 다수의 쓰기 워드 선과; 상기 행으로 배열된 상기 NDRO-FRAM 셀의 소스와 연결된 다수의 읽기 비트 선과; 상기 행으로 배열된 상기NDRO-FRAM 셀의 게이트와 연결된 다수의 쓰기 비트 선과; 상기 동일 열의 NDRO-FRAM 셀과 연결된 하나의 상기 읽기 워드 선과 하나의 상기 쓰기 워드 선과 연결되어 읽기 워드 신호 및 쓰기 워드 신호를 각각 생성시켜 전송하는 다수의 워드 선 디코더와; 하나의 상기 읽기 비트 선과 연결되어 상기 NDRO-FRAM 셀의 데이터 레벨을 전송하는 다수의 데이터 레벨 전송회로와; 상기 다수의 데이터 레벨 전송회로와 연결되어 상기 NDRO-FRAM 셀의 데이터 레벨을 감지하는 센스 앰프와; 상기 다수의 쓰기 비트 선과 연결되어 쓰기 비트 신호를 생성시켜 전송하는 쓰기 드라이버를 구비한다.
도 3은 도 2의 NDRO-FRAM 구동 회로의 회로도를 도시한 것으로서, 드레인과, 벌크와, 소스 및 게이트를 구비하고 행렬로 배열된 NDRO-FRAM 셀(2aa) 내지 (2mn)과; 상기 열로 배열된 상기 NDRO-FRAM 셀(2aa) 내지 (2an),..., (2ma) 내지 (2mn)(이하, 열 NDRO-FRAM 셀이라함)의 드레인과 연결된 읽기 워드 선(30aa) 내지 (30ma)과; 상기 열 NDRO-FRAM 셀의 벌크와 연결된 쓰기 워드 선(30ab) 내지 (30mb)과; 상기 행으로 배열된 상기 NDRO-FRAM 셀(2aa) 내지 (2ma),..., (2an) 내지 (2mn)(이하, 행 NDRO-FRAM 셀이라함)의 소스와 연결된 읽기 비트 선(31a) 내지 (31n)과; 상기 행 NDRO-FRAM 셀의 게이트와 연결된 쓰기 비트 선(33a) 내지 (33n)과; 상기 동일 열의 열 NDRO-FRAM 셀과 연결된 상기 읽기 워드 선(30aa) 내지 (30ma)과 상기 쓰기 워드 선(30ab) 내지 (30mb)과 연결되어 읽기 워드 신호 및 쓰기 워드 신호를 각각 생성시켜 전송하는 워드 선 디코더(30a) 내지 (30m)와; 상기 읽기 비트 선(31a) 내지 (31n)과 연결되어 상기 NDRO-FRAM 셀(2aa) 내지 (2mn)의 데이터 레벨을 전송하는 데이터 레벨 전송회로(32a) 내지 (32n)와; 상기 데이터 레벨 전송회로(32a) 내지 (32n)와 연결되어 상기 NDRO-FRAM 셀(2aa) 내지 (2mn)의 데이터 레벨을 감지하는 센스 앰프(33)와; 상기 쓰기 비트 선(34a) 내지 (34n)과 연결되어 쓰기 비트 신호를 생성시켜 전송하는 쓰기 드라이버(34)로 구성된다.
자세하게는 상기 구동 회로가 동작을 할 경우에, 상기 워드 선 디코더(30a) 내지 (30m) 중에서 외부로부터 열 어드레스 디코딩 신호를 입력받은 하나의 워드 선 디코더는 상기 워드 선 디코더에 연결된 읽기 워드 선을 통하여 상기 열 NDRO-FRAM 셀의 드레인에 전력 공급 전압(power supply voltage) 신호(+Vcc)를 인가하고, 상기 쓰시 워드 선을 통하여 상기 열 NDRO-FRAM 셀의 벌크에 플로우팅(floating) 신호를 인가한다. 또한, 외부로부터 행 어드레스 디코딩 신호를 입력받은 상기 쓰기 드라이버(34)는 상기 쓰기 비트 선(34a) 내지 (34n)을 통하여 상기 NDRO-FRAM 셀(2aa) 내지 (2mn)의 게이트에 플로우팅 신호를 인가하고, 상기 데이터 레벨 전송회로(32a) 내지 (32n) 중에서 상기 행 어드레스 디코딩 신호를 동시에 입력받은 하나의 데이터 레벨 전송회로는 온(on)되어 상기 읽기 비트 선을 통하여 상기 열 어드레스 디코딩 신호와 상기 행 어드레스 디코딩 신호에 의해 선택된 특정 NDRO-FRAM 셀의 데이터 레벨을 상기 센스 앰프(33)로 전송하고, 나머지 데이터 레벨 전송회로는 오프(off)된다. 상기 데이터 레벨 전송회로(32a) 내지 (32n)는 상기 행 어드레스 디코딩 신호를 입력받을 때마다 상기 읽기 비트 선(31a) 내지 (31n)을 로우레벨(low level)로 설정하여, 외부로부터 상기 센스 앰프(34)에 입력되는 기준전압보다 낮은 신호를 상기 센스 앰프(34)에 전송하며, 만약 상기 선택된 NDRO-FRAM 셀에 1이 쓰여졌다면 상기 선택된 NDRO-FRAM 셀이 온(on) 상태가 되어있음으로써 상기 셀의 드레인의 전력 공급 전압(+Vcc) 레벨이 상기 읽기 비트 선을 통하여 상기 센스 앰프(34)로 전송되고, 상기 전압 레벨은 상기 기준전압보다 높은 신호이다. 만약 0이 쓰여졌다면, 상기 셀의 드레인의 전력 공급 전압(-Vcc) 레벨이 상기 읽기 비트 선을 통하여 상기 센스 앰프(34)로 전송되고, 상기 전압 레벨은 상기 기준전압보다 낮은 신호이다. 상기 센스 앰프(34)는 상기 기준전압과 상기 전송된 데이터 레벨을 감지 증폭하여 출력 신호를 생성한다.
상기 구동 회로가 쓰기 동작을 할 경우에, 상기 워드 선 디코더(30a) 내지 (30m) 중에서 외부로부터 열 어드레스 디코딩 신호를 입력받은 하나의 워드 선 디코더는 상기 워드 선 디코더에 연결된 읽기 워드 선을 통하여 상기 열 NDRO-FRAM 셀의 드레인을 접지(ground)시키고, 상기 쓰시 워드 선을 통하여 상기 열 NDRO-FRAM 셀의 벌크를 접지시킨다. 또한, 외부로부터 행 어드레스 디코딩 신호를 입력받은 상기 쓰기 드라이버(34)는 상기 쓰기 비트 선(34a) 내지 (34n) 중의 하나를 통하여 상기 행 NDRO-FRAM 셀의 게이트에 저장하고자 하는 데이터 레벨을 의미하는 쓰기 비트 신호를 인가하고, 상기 행 어드레스 디코딩 신호에 따라 선택되지 않은 나머지 쓰기 비트 선에는 플로우팅 신호를 인가한다. 상기 NDRO-FRAM 셀에 저장하고자 하는 데이터 레벨이 1인 경우에는 상기 행 NDRO-FRAM 셀의 게이트에는 전력 공급 전압(+Vcc) 신호가 인가되고, 0인 경우에는 전력 공급 전압(-Vcc) 신호가 인가된다. 상기 쓰기 동작 중에는 상기 데이터 레벨 전송회로(32a) 내지 (32n)은 모두 오프(off)된 상태이다.
도 4a 내지 4c는 도 3의 구동 회로에 인가되는 읽기 워드 신호(RWL)와, 쓰기 워드 신호(WWL) 및 쓰기 비트 신호(WBL)를 도시한 것이다. X-축은 시간(ns)을 의미하고, Y-축은 전압(Volt)을 의미한다.
도 4a는 도 3의 구동 회로에 읽기 동작을 하는 경우의 그래프로서, 읽기 워드 신호(RWL)은 전력 공급 전압(+Vcc)이고, 쓰기 워드 신호(WWL) 및 쓰기 비트 신호(WBL)는 플로우팅 신호인 것을 도시한다.
도 4b는 도 3의 구동 회로가 0을 쓰는 동작을 나타내는 그래프로서, 읽기 워드 신호(RWL)와 쓰기 워드 신호(WWL)는 접지되고, 쓰기 비트 신호(WBL)는 전력 공급 전압(-Vcc)인 것을 도시한다.
도 4c는 도 3의 구동 회로가 1을 쓰는 동작을 나타내는 그래프로서, 읽기 워드 신호(RWL)와 쓰기 워드 신호(WWL)는 접지되고, 쓰기 비트 신호(WBL)는 전력 공급 전압(+Vcc)인 것을 도시한다.
상기한 구성의본 발명에 따르면, 1 트랜지스터 형 NDRO-FRAM 셀 상의 데이터를 읽거나 1 트랜지스터 형 NDRO-FRAM 셀 상에 데이터를 쓸 수 있는 효과를 도모할 수 있다. 또한 상기 구동 회로로서 비파괴 판독형 불휘발성 메모리 셀의 상용화의 가속화가 이루어질 수 있다.

Claims (6)

  1. 비파괴 판독형 비휘발성 강유전체 메모리(이하, NDRO-FRAM이라 함) 구동 회로에 있어서, 드레인과, 벌크와, 소스 및 게이트를 구비하고 행렬로 배열된 다수의 NDRO-FRAM 셀과; 상기 열로 배열된 상기 NDRO-FRAM 셀의 드레인과 연결된 다수의 읽기 워드 선과; 상기 열로 배열된 상기 NDRO-FRAM 셀의 벌크와 연결된 다수의 쓰기 워드 선과; 상기 행으로 배열된 상기 NDRO-FRAM 셀의 소스와 연결된 다수의 읽기 비트 선과; 상기 행으로 배열된 상기 NDRO-FRAM 셀의 게이트와 연결된 다수의 쓰기 비트 선과; 상기 동일 열의 NDRO-FRAM 셀과 연결된 하나의 상기 읽기 워드 선과 하나의 상기 쓰기 워드 선과 연결되어 읽기 워드 신호 및 쓰기 워드 신호를 각각 생성시켜 전송하는다수의 워드 선 디코더와; 하나의 상기 읽기 비트 선과 연결되어 상기 NDRO-FRAM 셀의 데이터 레벨을 전송하는 다수의 데이터 레벨 전송회로와; 상기 다수의 데이터 레벨 전송회로와 연결되어 상기 NDRO-FRAM 셀의 데이터 레벨을 감지하는 센스 앰프와; 상기 다수의 쓰기 비트 선과 연결되어 쓰기 비트 신호를 생성시켜 전송하는 쓰기 드라이버를 구비하는 것을 특징으로 하는 NDRO-FRAM 구동 회로.
  2. 제 1 항에 있어서,
    상기 워드 선 디코더는 열 어드레스 디코딩 신호를 입력 받아 상기 읽기 워드 신호 및 상기 쓰기 워드 신호를 생성시켜 전송하고, 상기 쓰기 드라이버는 행어드레스 디코딩 신호를 입력받아 상기 행 어드레스 디코딩 신호에 따라 선택된 상기 쓰기 비트 선에 상기 쓰기 비트 신호를 생성시켜 전송하고, 상기 데이터 레벨 전송회로는 상기 행 어드레스 디코딩 신호를 입력 받아 상기 읽기 워드 신호와, 상기 쓰기 워드 신호 및 상기 쓰기 비트 신호를 전송받은 상기 NDRO-FRAM 셀의 데이터 레벨을 상기 센스 앰프로 전송하여 상기 NDRO-FRAM 셀의 데이터 레벨을 읽는 것을 특징으로 하는 NDRO-FRAM 구동 회로.
  3. 제 2 항에 있어서,
    상기 읽기 비트 선은 상기 행 어드레스 디코딩 신호마다 로우레벨로 설정되고, 상기 센스 앰프는 기준 신호를 입력받아, 상기 NDRO-FRAM 셀의 데이터 레벨이 0이면 상기 센스 앰프는 상기 읽기 비트 선으로부터 상기 기준 신호보다 낮은 신호를 입력받아 출력하고, 상기 NDRO-FRAM 셀의 데이터 레벨이 1이면 상기 읽기 비트 선으로부터 상기 기준 신호보다 높은 신호를 입력 받아 출력하여 상기 NDRO-FRAM 셀의 데이터 레벨을 읽는 것을 특징으로 하는 NDRO-FRAM 구동 회로.
  4. 제 2 항에 있어서,
    상기 읽기 워드 신호는 전력 공급 전압 신호이고, 상기 쓰기 워드 신호는 플로우팅 신호이고, 상기 쓰기 비트 신호는 플로우팅 신호인 것을 특징으로 하는 NDRO-FRAM 구동 회로.
  5. 제 1 항에 있어서,
    상기 워드 선 디코더는 열 어드레스 디코딩 신호를 입력 받아 상기 읽기 워드 신호 및 상기 쓰기 워드 신호를 생성시켜 전송하고, 상기 데이터 레벨 전송회로는 오프 상태가 되어 상기 읽기 비트 선을 접지되고, 상기 쓰기 드라이버는 행 어드레스 디코딩 신호를 입력받아 상기 쓰기 비트 선에 상기 쓰기 비트 신호를 생성시켜 전송하여 상기 NDRO-FRAM 셀에 기록하는 것을 특징으로 하는 NDRO-FRAM 구동 회로.
  6. 제 5 항에 있어서,
    상기 읽기 워드 신호는 접지 신호이고, 상기 쓰기 워드 신호는 접지 신호이고, 상기 쓰기 비트 신호는 상기 행 어드레스 디코딩 신호에 따라 선택된 상기 NDRO-FRAM 셀에는 기록하고자 하는 데이터이고, 상기 행 어드레스 디코딩 신호에 따라 선택되지 않은 NDRO-FRAM 셀에는 플로우팅 신호인 것을 특징으로 하는 NDRO-FRAM 구동 회로.
KR1020000044606A 2000-08-01 2000-08-01 비파괴 판독형 비휘발성 강유전체 메모리의 구동 회로 KR100365296B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000044606A KR100365296B1 (ko) 2000-08-01 2000-08-01 비파괴 판독형 비휘발성 강유전체 메모리의 구동 회로
US09/900,184 US6392921B1 (en) 2000-08-01 2001-07-09 Driving circuit for non destructive non volatile ferroelectric random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000044606A KR100365296B1 (ko) 2000-08-01 2000-08-01 비파괴 판독형 비휘발성 강유전체 메모리의 구동 회로

Publications (2)

Publication Number Publication Date
KR20020011230A true KR20020011230A (ko) 2002-02-08
KR100365296B1 KR100365296B1 (ko) 2002-12-18

Family

ID=19681254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000044606A KR100365296B1 (ko) 2000-08-01 2000-08-01 비파괴 판독형 비휘발성 강유전체 메모리의 구동 회로

Country Status (2)

Country Link
US (1) US6392921B1 (ko)
KR (1) KR100365296B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160121634A (ko) 2015-04-09 2016-10-20 한남대학교 산학협력단 환부 보호용 방수 장치 및 그 방수 장치의 사용방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903964B2 (en) * 2002-06-28 2005-06-07 Freescale Semiconductor, Inc. MRAM architecture with electrically isolated read and write circuitry
KR100520585B1 (ko) * 2003-10-28 2005-10-10 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 셀 및 이를 이용한 메모리 장치
US8767493B2 (en) * 2011-06-27 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM differential voltage sensing apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970076816A (ko) * 1996-05-06 1997-12-12 김광호 누설 전류를 이용한 다진법 강유전체 랜덤 액세서 메모리
KR100279299B1 (ko) * 1997-10-25 2001-02-01 윤종용 불 휘발성 메모리 장치 및 그것의 제조 방법
US6242771B1 (en) * 1998-01-02 2001-06-05 Sharp Laboratories Of America, Inc. Chemical vapor deposition of PB5GE3O11 thin film for ferroelectric applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160121634A (ko) 2015-04-09 2016-10-20 한남대학교 산학협력단 환부 보호용 방수 장치 및 그 방수 장치의 사용방법

Also Published As

Publication number Publication date
US6392921B1 (en) 2002-05-21
US20020034090A1 (en) 2002-03-21
KR100365296B1 (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
US6891745B2 (en) Design concept for SRAM read margin
US7643329B2 (en) Asymmetric four-transistor SRAM cell
KR100824798B1 (ko) 에지 서브 어레이에 전체 데이터 패턴을 기입할 수 있는 오픈 비트 라인 구조를 가지는 메모리 코어, 이를 구비한 반도체 메모리 장치, 및 에지 서브 어레이 테스트 방법
JP2006190395A (ja) 半導体メモリ
JP5095712B2 (ja) 不揮発性強誘電体メモリ装置のセンシングアンプ
JPH0536277A (ja) 半導体メモリ装置
US7382641B2 (en) FeRAM for high speed sensing
US6297985B1 (en) Cell block structure of nonvolatile ferroelectric memory
CN115171750A (zh) 存储器及其访问方法、电子设备
US6768687B2 (en) Memory array
CA1160742A (en) Static ram memory cell
US7212429B2 (en) Nonvolatile ferroelectric memory device
KR100365296B1 (ko) 비파괴 판독형 비휘발성 강유전체 메모리의 구동 회로
JP2010027143A (ja) 半導体記憶装置
US7212431B2 (en) Nonvolatile ferroelectric memory device and control method thereof
US5835419A (en) Semiconductor memory device with clamping circuit for preventing malfunction
US5828613A (en) Random-access memory
US7173868B2 (en) Sense amplifier of ferroelectric memory device
US6717841B2 (en) Semiconductor memory device having nonvolatile memory cell of high operating stability
US6324090B1 (en) Nonvolatile ferroelectric memory device
US7120043B2 (en) FeRAM having single ended sensing architecture
KR20010059962A (ko) 반도체 메모리 장치
US20080123437A1 (en) Apparatus for Floating Bitlines in Static Random Access Memory Arrays
KR100478229B1 (ko) 강유전체 메모리 셀의 연결방법 및 그 연결방법에 의한강유전체 메모리
US20050122761A1 (en) FeRAM having wide page buffering function

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee