KR20020009155A - 고밀도 플라즈마 화학 기상 증착 설비 - Google Patents

고밀도 플라즈마 화학 기상 증착 설비 Download PDF

Info

Publication number
KR20020009155A
KR20020009155A KR1020000042579A KR20000042579A KR20020009155A KR 20020009155 A KR20020009155 A KR 20020009155A KR 1020000042579 A KR1020000042579 A KR 1020000042579A KR 20000042579 A KR20000042579 A KR 20000042579A KR 20020009155 A KR20020009155 A KR 20020009155A
Authority
KR
South Korea
Prior art keywords
wafer
electrode plate
process chamber
insulating film
anode electrode
Prior art date
Application number
KR1020000042579A
Other languages
English (en)
Inventor
김형수
조영주
이주범
이현덕
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000042579A priority Critical patent/KR20020009155A/ko
Publication of KR20020009155A publication Critical patent/KR20020009155A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 HDP CVD 설비에 관한 것으로, 웨이퍼가 놓여지는 애노드 전극판에 웨이퍼를 열처리하는 히터를 설치하여 금속배선들의 상부면에 증착되는 BPSG막의 리플로우 특성이 향상시킴으로써, 금속배선들 사이에 형성되는 갭 부분에서 BPSG막이 양의 기울기를 가지고 증착될 수 있도록 유도한다.
그러면, BPSG막의 갭 필 능력이 극대화되어 보이드 없이 금속배선의 상부면에 BPSG막을 형성할 수 있다.

Description

고밀도 플라즈마 화학 기상 증착 설비{High density plasma CVD equpiment}
본 발명은 고밀도 플라즈마 화학 증착 설비에 관한 것으로, 더욱 상세하게는 웨이퍼가 놓여지는 애노드 전극 플레이트에 웨이퍼를 열처리하는 히터를 설치하여 금속배선들 상부에 증착되는 층간 절연막의 리플로우(reflow) 특성을 향상시킴으로써, 금속 배선들 사이에 존재하는 미세 갭을 층간 절연막으로 완전히 채워 보이드가 발생되는 것을 방지하는 고밀도 플라즈마 화학 기상 증착 설비에 관한 것이다.
최근, 반도체 제조 기술의 급속한 발달에 따라 반도체 소자가 계속적으로 고집적화되고 있으며, 이로 인해 회로상의 금속배선들의 선폭과 금속배선들 간의 간격이 점점 미세화되고 있는 추세이다.
현재 메모리 소자 및 로직 소자 등에서 다층 금속 배선을 제작하는 경우 하부층과 상부층 사이를 평탄화시키고 하부층과 상부층을 절연시키는 층간 절연막은 일반적으로 화학 기상 증착(Chemical Vapor Deposition; 이하 CVD라 한다.) 방법과 스핀 온 글라스(Spin On Glass; 이하 SOG라 한다.) 코팅 방법을 이용하여 형성한다.
CVD 방법을 이용하여 층간 절연막, 예를 들어 BPSG(Boron Phosphorus Silicate Glass)막을 형성하는 경우에는 보통 플라즈마 CVD(Plasma Enhanced CVD; 이하 PECVD라 한다.)를 사용하여 금속 배선층 상부면에 B(boron)와 P(phosphorus)가 도핑된 실리콘 산화막(SiO2)을 증착시키고, 실리콘 산화막이 증착된 웨이퍼를 850℃이상의 고온으로 열처리하여 PBSG막을 리플로우시킴으로써 금속배선들 사이에 형성된 미세한 갭을 보이드 없이 채우고 있다. 그러나, 미세한 금속배선들 사이에 형성된 갭을 보이드 없이 BPSG막으로 완전히 채우기 위해서는 증착공정 이후에 웨이퍼를 850℃ 이상의 높은 온도에서 열처리해야하는 별도의 공정이 진행된다. 그리고, 웨이퍼를 850℃ 이상의 높은 온도로 열을 가하면 반도체 소자가 열화된다.
한편, SOG 코팅 방법은 금속 배선층의 상부에 액상의 실리콘 화합물을 도포하고, 웨이퍼를 열처리하여 실리콘 화합물을 실리콘 산화막(SiO2)으로 변화시키는 것이다. 그러나, 층간 절연막을 형성한 후에 좋은 평탄도를 얻기 위해서 층간 절연막의 상부면에 추가적인 CVD 절연막을 형성하여 SOG 에치 백을 진행하여야 함으로써 공정이 복잡해진다.
그리고, 금속 배선들간의 간격이 점차 미세화됨에 따라 상술한 PECVD 방법과, SOG 코팅방법으로 금속 배선들 사이의 갭을 완전히 채우는데 한계에 도달하였다.
이에 따라 금속 배선들 사이의 갭을 채우는 능력을 극대화시킬 수 있고 공정이 좀더 간단한 새로운 층간 절연막 증착 공정이 개발되었는데, 그중 하나가 고밀도 플라즈마 CVD(High Density plasma CVD; 이하 HDP CVD라 한다.)를 이용하여 층간 절연막(이하, BPSG막이라 한다.)을 형성하는 방법이다.
HDP CVD는 종래의 PECVD 보다 높은 이온화 효율을 갖도록 전기장과 자기장을 인가하여 높은 밀도의 플라즈마 이온을 형성, 소스 가스를 분해하여 웨이퍼 상에 BPSG 막을 증착하는 방식으로, 플라즈마를 발생시키는 소스 전원과 함께 웨이퍼 상에 증착된 BPSG막을 에칭시키는 바이어스 전원을 BPSG막이 증착되는 중에 인가함으로써, BPSG 막의 증착과 BPSG막의 스퍼터 에칭을 동시에 진행한다.
상술한 바와 같이 BPSG막이 금속 배선층의 상부면에 증착되는 중에 BPSG막의 에칭이 진행되면 상술한 종래의 방법보다 용이하게 금속배선들 간의 갭을 보이드 없이 채울 수 있고, HDP CVD 방법을 이용하여 층간 절연막을 형성한 후에 화학적 기계적 연마(AMP; Chemical Mechanical Polishing) 방법으로 층간 절연막을 평탄 화시켜 다층 배선에도 적용하기가 용이하다.
하지만, HDP CVD의 갭 필(gap fill) 능력이 우수함에도 불구하고 에칭된 BPSG막이 도 1에 도시된 바와 같이 금속 배선들(20)의 측면에 다시 증착되는 경우, 금속 배선들(20) 사이에 형성되는 갭(33)의 밑면 면적이 갭(33)의 입구쪽 면적보다넓어 갭(33)의 단면 형상이 음의 기울기(negative profile)를 갖게 된다. 이 경우 PBSG막(30)이 갭(33)의 입구쪽을 막아 금속 배선들(20) 사이의 갭(33)이 완전히 채워지지 않으므로 도 1b에 도시된 바와 같이 금속 배선들(20) 사이에 보이드(35)가 발생된다.
미설명 부호 10은 반도체 소자가 형성되는 웨이퍼이다.
따라서, 본 발명의 목적은 HDP CVD 공정을 진행하는 도중에 웨이퍼를 소정의 온도로 열처리하여 PBSG막을 리플로우 특성을 향상시킴으로써 금속배선들 사이에 존재하는 갭의 단면 형상이 양의 기울기(positive profile)를 갖도록 하여 보이드 없이 갭을 완전히 채우는데 있다.
본 발명의 다른 목적은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해 질 것이다.
도 1a와 도 1b는 종래의 HDP CVD 설비를 이용하여 층간 절연막을 형성할 때 증착 평탄막의 증착 및 에칭 특성을 설명하기 위한 단면도.
도 2는 본 발명에 의한 HDP CVD 설비를 개략적으로 도시한 단면도.
도 3a 내지 도 3d는 본 발명에 의한 HDP CVD 설비의 갭 필 능력을 개선한 층간 절연막 형성 방법을 도시한 단면도.
이와 같은 목적을 달성하기 위한 본 발명은 공정이 진행될 웨이퍼가 놓여지는 애노드 전극판에 웨이퍼를 소정 범위의 온도로 열처리하여 웨이퍼 상에 증착되는 상기 층간 절연막의 리플로우 특성을 향상시키는 히터를 설치한다.
바람직하게, 히터는 500∼800℃의 범위 내에서 웨이퍼를 열처리하여 반도체 소자들이 열화되는 것을 방지한다.
이하, 본 발명에 의한 고밀도 플라즈마 화학 기상 증착 설비를 첨부된 도면 도 2, 도 3a 내지 도 3d를 참조하여 설명하면 다음과 같다.
도 2에 도시된 바와 같이 웨이퍼(200) 상에 층간 절연막, 즉 BPSG막(230)을 증착시키는 공정이 진행되는 고밀도 플라즈마 화학 기상 증착 설비(100)의 공정 챔버(110) 내부의 바닥에는 공정이 진행될 웨이퍼(200)가 놓여지는 애노드 전극판(120)이 설치된다.
애노드 전극판(120)에는 웨이퍼(200) 상에 증착된 BPSG막(230; 도 3c,d 참조)의 일부가 에 칭될 수 있도록 애노드 전극판(120)에 바이어스 전원(-)을 인가시키는 바이어스 전원 공급부(130)가 전기적으로 연결되며, 애노드 전극판(120)의 상부에는 웨이퍼(200)를 열처리하여 BPSG막(230)의 리플로우 특성을 향상시킴으로써 금속배선들(210) 사이에 보이드가 발생되는 것을 방지하는 히터(140)가 설치된다.
그리고, 공정 챔버(110)의 내부에서 애노드 전극판(120)과 대향되는 공정챔버(110)의 천장 쪽에는 캐소드 전극판(150)이 설치되며, 캐소드 전극판(150)에는 플라즈마를 발생시키기 위해 캐소드 전극판(150)에 소스 전원을 인가하는 소스 전원 공급부(160)가 전기적으로 연결된다.
한편, 캐소드 전극판(150)과 애노드 전극판(120) 사이에 플라즈마를 발생시키는 가스를 공급하는 플라즈마 가스 유입관(170)과 웨이퍼(200) 상에 BPSG막(230)을 증착시키기 위해 소스가스를 공급하는 소스가스 유입관(180)이 공정챔버(110)의 외부에서 캐소드 전극판(150)을 관통하여 공정 챔버(110)의 내부 설치된다.
그리고, 공정챔버(110)의 소정영역에는 BPSG막(230)을 증착시키는 공정이 진행될 수 있도록 공정챔버(110)의 분위기를 조성하는 진공장치(190)가 설치되는데, 진공장치(190)는 진공챔버(110)의 내부 공기를 흡입하여 진공상태로 만드는 진공펌프(191)와, 진공펌프(191)와 공정 챔버(110) 사이에 설치되어 이들을 상호 연결시키는 진공관(193)으로 구성된다.
이와 같이 구성된 HDP CVD 설비를 이용하여 금속배선의 상부면에 보이드 없이 BPSG막을 형성하는 과정에 대해 첨부된 도면 도 3a 내지 도 3d를 참조하여 설명하면 다음과 같다.
먼저, 도 3a에 도시된 바와 같이 웨이퍼(200) 상에 금속배선들(210)을 리소그래피 등의 방법으로 패터닝하고, 스페이서를 만들기 위해 패터닝된 금속배선들(210)의 상부면에 절연막(220)을 증착한다.
다음으로 수직적인 방향성을 갖는 비등방성(anisotropic) 에치 방법으로 금속배선의 상부면에 증착된 절연막(220)을 에치하여 도 3b에 도시된 바와 같이 금속배선(210)의 상부면에 증착된 절연막(220)은 제거하고 금속배선들(210) 사이에만 절연막(220)을 남김으로써 금속배선들(210) 사이의 갭(233)이 양의 기울기를 가지도록 스페이서(220a)를 형성한다.
도 3b에 도시된 바와 같이 금속배선들(210)의 측면에 스페이서(220a)가 형성된 웨이퍼(200)를 공정챔버(110)의 애노드 전극판(120) 상부면에 올려놓은 다음에 진공장치(190)를 이용하여 진공챔버(110)의 내부를 증착공정이 진행될 수 있도록 진공상태로 만든다. 그리고 캐소드 전극판(150)과 애노드 전극판(120) 사이에 플라즈마 가스, 예를 들어 산소(O2), 아르곤(Ar), 헬륨(He) 등의 가스와 함께 소스가스, 예를 들어 실란(SiH4), B와 P가 포함된 PH3와 B2H6등의 가스를 주입한다.
이어, 캐소드 전극판(150)에 소스 전원을 인가하므로 공정챔버(110) 내부에 플라즈마를 발생시킨다. 그러면, 플라즈마가 생성될 때 발생되는 열에 의해 소스 가스들이 열분해 되어 도 3c에 도시된 바와 같이 금속배선들(210) 상에 BPSG막(230)이 증착된다.
그리고, 금속배선들(210) 상에 BPSG막(230)이 증착되기 시작하면 애노드 전극판(120)에 바이어스 전원을 인가하여 BPSG막(230)을 스퍼터 에칭시킨다.
한편, 본 발명에 따르면 증착공정이 진행되는 동안 히터(140)를 동작시켜 웨이퍼(200)를 500℃∼800℃ 사이에서 열처리한다. 그러면, 금속배선들(210)의 상부면에 증착되는 BPSG막(230)이 히터(140)에서 가해지는 열에 의해 리플로우 특성이 향상되므로 도 3c에 도시된 바와 같이 금속배선들(210) 사이에 형성되는 갭(233) 부분에서 BPSG막(230)이 양의 기울기를 갖도록 증착된다.
다시 말해 히터(140)의 열에 의해 BPSG막(230)의 리플로우 특성의 향상되면 BPSG막(230)이 갭(233)의 밑면부터 채우기 때문에 갭(233)의 밑면에서 입구쪽으로 갈수록 갭(233)의 면적이 넓어진다. 따라서, BPSG막(230)이 증착되는 도중에 갭(233)의 밑면이 채워지기 전에 갭(233)의 입구쪽이 막히는 것을 방지할 수 있어 도 3d에 도시된 바와 같이 보이드 없이 금속배선(210)의 상부면에 BPSG막(230)을 형성할 수 있다.
그리고, BPSG막을 증착하는 동안 히터에서 웨이퍼를 열처리하기 때문에 별도의 열처리 공정이 진해되지 않아도 되고, 500∼800℃ 사이에서 웨이퍼를 열처리하기 때문에 반도체 소자들이 열화되는 것을 최소화할 수 있다.
이상에서 설명한 바와 같이 본 발명은 웨이퍼가 놓여지는 애노드 전극판에 웨이퍼를 열처리하는 히터를 설치하여 금속배선들 상에 증착되는 층간 절연막의 리플로우 특성을 향상시키므로 갭 필 능력을 극대화시켜 보이드 없이 층간 절연막을 형성할 수 있다.

Claims (3)

  1. 공정이 진행되는 공정챔버;
    상기 공정챔버의 하부면에 설치되고 상부면에 금속배선들이 패터닝된 웨이퍼가 놓여지며 상기 금속배선들 상에 증착될 층간 절연막을 에칭시키기 위한 바이어스 전압이 인가되는 애노드 전극판;
    상기 애노드 전극판과 대향되는 상기 공정 챔버의 상부면에 설치되고 상기 공정챔버의 내부에 플라즈마를 발생시키기 위한 소스 전압이 인가되는 캐소드 전극판;
    상기 공정챔버에 연통되어 상기 플라즈마를 발생시키기 위한 플라즈마 가스를 상기 공정챔버의 내부로 유입시키는 플라즈마 가스 유입관 및
    상기 공정챔버에 연통되어 상기 금속배선들 상에 상기 층간 절연막을 증착시키기 위한 소스 가스를 상기 공정챔버의 내부에 공급하는 상기 소스가스 유입관을 포함하는 HDP CVD 설비에 있어서,
    상기 애노드 전극판에는 상기 웨이퍼를 소정 범위의 온도 내에서 열처리하여 상기 웨이퍼 상에 증착되는 상기 층간 절연막의 리플로우 특성을 향상시켜 보이드 없이 상기 층간 절연막이 형성되도록 유도하는 히터가 설치되는 것을 특징으로 하는 HDP CVD 설비.
  2. 제 1 항에 있어서, 상기 소스 가스 유입관으로는 SiH4가스와 함께 B와 P가 함유된 소정의 가스가 주입되며, 상기 층간 절연막은 BPSG막인 것을 특징으로 하는 HDP CVD 설비.
  3. 제 1 항에 있어서, 상기 히터에서 상기 웨이퍼를 열처리하는 소정의 온도 범위의 500∼800℃ 사이인 것을 특징으로 하는 HDP CVD 설비.
KR1020000042579A 2000-07-25 2000-07-25 고밀도 플라즈마 화학 기상 증착 설비 KR20020009155A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000042579A KR20020009155A (ko) 2000-07-25 2000-07-25 고밀도 플라즈마 화학 기상 증착 설비

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000042579A KR20020009155A (ko) 2000-07-25 2000-07-25 고밀도 플라즈마 화학 기상 증착 설비

Publications (1)

Publication Number Publication Date
KR20020009155A true KR20020009155A (ko) 2002-02-01

Family

ID=19679688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000042579A KR20020009155A (ko) 2000-07-25 2000-07-25 고밀도 플라즈마 화학 기상 증착 설비

Country Status (1)

Country Link
KR (1) KR20020009155A (ko)

Similar Documents

Publication Publication Date Title
US20020052119A1 (en) In-situ flowing bpsg gap fill process using hdp
JP2002539640A (ja) 半導体ウェーハ上のギャップの充填方法
US6589854B2 (en) Method of forming shallow trench isolation
TW200421543A (en) Semiconductor device and method for manufacturing the semiconductor device
KR20020009155A (ko) 고밀도 플라즈마 화학 기상 증착 설비
JP3134875B2 (ja) プラズマ気相反応装置
KR100772275B1 (ko) 반도체 소자 및 그 제조 방법
KR100667423B1 (ko) 반도체장치의 제조방법
JP3254207B2 (ja) 絶縁膜の作製方法
KR20000044890A (ko) 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법
KR100505629B1 (ko) 트렌치 매립 방법
KR100564415B1 (ko) 반도체소자의 콘택홀형성방법
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
KR100248159B1 (ko) 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법
KR20020047523A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20050000871A (ko) 고밀도 플라즈마 갭필 향상 방법
KR100273224B1 (ko) 반도체소자의평탄화막형성방법
US7951706B2 (en) Method of manufacturing metal interconnection
KR19980040624A (ko) 보이드 없는 층간 절연막 형성방법
JPH1064995A (ja) 半導体装置の製造方法
KR100623596B1 (ko) 반도체소자의 콘택 형성 방법
KR100575886B1 (ko) 반도체 소자의 제조방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR100558048B1 (ko) 반도체 소자의 비피에스지막 형성 방법
KR100253337B1 (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination