KR20020006489A - 집적형 사인파 발생 회로 - Google Patents

집적형 사인파 발생 회로 Download PDF

Info

Publication number
KR20020006489A
KR20020006489A KR1020010041889A KR20010041889A KR20020006489A KR 20020006489 A KR20020006489 A KR 20020006489A KR 1020010041889 A KR1020010041889 A KR 1020010041889A KR 20010041889 A KR20010041889 A KR 20010041889A KR 20020006489 A KR20020006489 A KR 20020006489A
Authority
KR
South Korea
Prior art keywords
circuit
power
sine wave
bridge
die
Prior art date
Application number
KR1020010041889A
Other languages
English (en)
Inventor
정띤느베르나르
코네크니파벨
팬터케크루데크
Original Assignee
크리스티안 그레그와르
알까뗄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리스티안 그레그와르, 알까뗄 filed Critical 크리스티안 그레그와르
Publication of KR20020006489A publication Critical patent/KR20020006489A/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00Automatic control of voltage, current, or power
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00Starting of generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Inverter Devices (AREA)
  • Amplifiers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Luminescent Compositions (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

본 발명은 저왜곡 고전력 사인파를 출력하기 위한 집적형 고전력 사인파 캐리어 회로에 관한 것이다. 회로는 안테나, 특히 자동차 기기용 안테나에 사용된다. 회로는 정합된 트랜지스터(4,6,8,10)을 가진 H-브리지(2), H-브리지를 구동하기 위한 사인파 발생기(24), 그리고 안테나에 인가되는 전력을 감지하고 사인파 발생기에 의한 사인파 출력의 전류진폭을 제어하기 위한 조정기(22)를 포함한다. 상기 회로는 부분적 시간 작업으로 동작되어, 집적회로가 턴온되거나 턴오프된다. 회로는 냉각을 위하여 회로를 정지시키는 정지 핀을 포함한다. 부분적 시간 동작에 의하여 회로가 단일 다이 상에 집적되도록 한다.

Description

집적형 사인파 발생 회로{INTEGRATED SINE WAVE GENERATING CIRCUIT}
본 발명은 자동차 기기 안테나(automotive appliance antenna)용사인파(sine wave) 발생 회로에 관한 것이다.
자동차 기기의 안테나는 전력 H-브리지(Power H-bridge)를 통하여, 저왜곡 캐리어 사인파(low distorted carrier sine wave)에 의하여 구동된다. 도 1은 이러한 안테나에 대한 종래기술을 도시한 것이다. 안테나(1)은, 인쇄 회로 기판(PCB: Printed Circuit Board)(12) 상에 장착된 네 개의 전력 트랜지스터(power transistor)(4, 6, 8, 10)으로 구성된, 전력 브리지 회로(power bridge circuit)(2)에 의하여 구동된다. 이 회로는 개별 부품(discrete component)으로 된 전력 브리지이며, 이를 도 1에서 트랜지스터 각각을 둘러싸고 있는 박스로 표시하였다. 잘 알려진 바와 같이, 트랜지스터(4)의 에미터(emitter)는 트랜지스터(6)의 에미터에 접속되고, 이로써 H-브리지의 첫 번째 다리(leg)를 형성한다. 트랜지스터(10)의 에미터는 트랜지스터(8)의 에미터에 접속되고, 이로써 H-브리지의 두 번째 다리를 형성한다. 이 안테나는 H-브리지의 양 다리의 중간부분에 즉, 한 단은 트랜지스터(4 및 6)의 사이에, 다른 단은 트랜지스터(8 및 10)의 사이에 접속된다. H-브리지의 양 다리의 상부 즉, 트랜지스터(4 및 10)의 컬렉터(collector) - 는 전원(power supply)(16)에 접속되고, 반면 H-브리지의 양 다리의 하부 즉, 트랜지스터(6 및 8)의 컬렉터 -는 센스 저항(sense resistor)의 한 단자에 접속되며, 센스 저항의 다른 단자는 접지(ground)된다. 그리하여, 센스 저항(18)은 안테나(1)에 가해지는 전류의 투영 전압(voltage image)을 수신한다.
도 1에는 또한 조정기(regulator)(22)와 사인파 발생기(sine wave generator)(24)를 포함하는 집적회로(integrated circuit)(20)가 도시되어 있다.센스 저항(18)의 한 단자는 집적회로의 한 핀(pin)에 접속되고, 조정기(22)에 입력된다. 또한, 조정기는 상기 안테나에 인가될 신호의 진폭을 나타내는 기준 신호(reference signal) SETP를 집적회로의 다른 핀으로 수신 받는다. 상기 조정기는 센스 저항(18)에 걸린 전압과 기준 신호 SETP와의 차를 대표하는 SET 신호를 상기 사인파 발생기로 출력한다.
사인파 발생 회로는 SET 신호와, 상기 안테나에 인가될 사인파의 주파수를 나타내는 디지털 입력 DIG-IN을 수신한다. SET 신호와 이들 입력에 기초하여, 사인파 발생기는 H-브리지의 각 다리를 형성하는 트랜지스터(4, 6, 8, 10)의 베이스(base)에 각각 인가되는 네 개의 제어신호를 출력한다.
도 1의 회로의 동작은 다음과 같다. 앞서 설명한 바와 같이, 센스 저항(18)은 안테나(1)에 인가되는 투영 전압을 수신하고, 센스 저항(18)에 걸린 전압은 사인파 발생기(24)에 의해 출력되는 사인파의 진폭을 제어하기 위하여 조정기(22)에서 기준전압 SETP와 비교된다. 사인파의 주파수는 조정기(22)로의 디지털입력에 의하여 제어된다. 도 1에서는 안테나에 인가되는 사인파 캐리어(sine wave carrier)를 변조(modulating)하기 위한 회로는 도시하지 않았다.
도 1의 회로에서의 전압과 전력의 전형적인 값은 다음과 같다. 전원 SUPP(16) 자동차 기기의 배터리 은 통상 16 V 이하의 전압을 출력한다. 안테나(1)은 5 오옴(Ohm) 내지 15 오옴 사이의 저항 값을 갖고, 그 전류는 0.5 A에 이를 수 있다. H-브리지에서의 전력소모는 대략 6 W 정도이다. 또한 안테나를 구동하는 사인파는 저왜곡 신호일 것이 요구된다. 제2 고조파(harmonicfrequency)의 제거율(rejection)은 30 dB 보다 높고, 한편 제3 고조파와 그 이상의 고조파의 제거율은 35 dB 보다 높은 것이 바람직하다.
도 1과 같은 설계방식에 따르면 몇 가지 문제가 야기된다. 첫째, 인쇄 회로 기판(PCB)상에 전력 H-브리지의 서로 다른 부품들을 조립할 필요가 있고, 그리고 나서 전력 H-브리지를 조정기 및 사인파 발생기 칩(chip)과 부하(load)와 함께 조립할 필요가 있다. 이러한 조립 단계는 안테나회로의 원가를 증가시킨다. 둘째, 인쇄 회로 기판 상에 장착된 전력 트랜지스터들은 개별의 부품으로서, 정합(matching)이 어려울 수 있는데, 이는 그로 인해 특히 H-브리지의 교차부(crossover)에서의 정지 전류(quiescent current)에 기인하여 전력소모가 증가된다. 더구나, 그러한 개별 부품에 의한 구현방식에 따르면 전위접속불량에 의한 신뢰성 문제를 일으키는 경향이 있다.
H-브리지 회로에서의 높은 전력소모 - 약 6 W이며 어떠한 경우이든 3 W 보다 높은 - 때문에, 일반적으로 회로의 모든 소자를 단일 다이(die) 상에 구성하지 않으려 하고, 좀더 구체적으로는, H-브리지 회로에 집적소자를 사용하지 않으려 한다.
본 발명은 이러한 문제들을 해결하기 위한 것이다. 집적회로 내에서 간단한 해결책을 제공한다. 위에서 언급된 종래의 해결책에서 직면한 조립단가와 신뢰성 문제들은, 회로의 모든 구성부를 단일 다이 상에 장착함으로써 해결된다. 더불어, H-브리지 회로의 트랜지스터들을 집적시킴으로서 트랜지스터를 정합될 수 있게한다. 교차부에서의 정지 전류를 보다 잘 제어할 수 있고, 전류 진폭을 더욱 세밀하게 조정할 수 있다.
본 출원에 대한 선원이지만 후에 공개된, 출원번호가 99402881.9인 유럽특허출원은, 고전력 및 저왜곡 전류 사인파를 공급하는 사인파 발생기를 개시하고 있다. 위의 자료상에 개시된 발생기는 사인파 발생기의 출력에 접속된 부하 공급용 전력 브리지와, 전력 브리지의 피드백(feedback) 출력과 사인파 발생기의 기준 전압 입력과의 사이에 삽입된 조정기를 포함한다. 조정기는 사인파 발생기의 기준 전압 입력부에 전력 조정 신호를 공급하는 조정수단을 포함하는데, 이 조정신호는 전력 브리지의 피드백 출력부에서의 신호와 설정점 신호(set point signal)를 비교하여 얻어진다. 상기 출원에서, 조정기는 비례 적분 미분 조정기(proportional integrating differentiating regulator)이며, 시작 포락선(start-up envelope) 및/또는 차단 포락선(shut-off envelope) 제어 수단을 포함하고, 게다가 시작 슬로프(start-up slope)와 이어지는 차단 슬로프(shut-off slope)사이의 신호 포락선(signal envelope)의 엄격한 제어에 더하여, 전력 브리지의 부하공급 출력부 신호의 엄격히 제어된 시작 슬로프 및/또는 차단 슬로프를 얻기 위한 조정수단도 포함한다.
본 발명은 고전력 사인파 캐리어 회로를 제공하는데, 이 회로는, 사인파 발생기의 출력에 접속된 전력 브리지와, 상기 전력 브리지의 피드백 출력에 접속되고 사인파 발생기에 구동 신호를 공급하는 조정기를 포함한다. 여기서, 상기 전력 브리지와 상기 사인파 발생기와 상기 사인 조정기는 단일 다이 상에 집적되며, 상기회로는 정지 핀(shutdown pin)을 추가로 구비한다.
또한, 본 발명은 전력 브리지의 출력에서의 사인파가 제2 고조파에 대하여는 30 dB 보다 높은 제거율을, 그리고 제 3 또는 그 이상의 고조파에 대하여는 35 dB 이상의 제거율을 갖는, 고전력 사인파 캐리어 회로에 관한 것이기도 하다.
전력 브리지의 출력부에서의 사인파의 전력이 1 W 보다 큰 것이 이 회로의 추가적 특징이다.
회로의 내부 전력(internal power)은 이 1.5 W 보다 높은 것이 이 회로의 다른 특징이다.
또한, 정지 핀은 전력 브리지, 조정기 그리고 사인파 발생기의 동작을 제어하는 것 또한 이 회로의 또 다른 특징이라 하겠다.
또한, 전력 브리지가 H-브리지인 것을 또 다른 특징으로 한다.
또한, 이 회로는 전력 브리지가 정합된 트랜지스터들을 갖는 푸시-풀 브리지(push-pull bridge)인 것을 또 다른 특징으로 한다.
또한, 본 발명은 전술한 회로들 중 어느 하나에 있어서, 이 회로의 전력 브리지의 출력에 접속된 부하에 고전력 사인파를 인가하는 처리 방법(process)에 관한 것으로서, 이 처리 방법은 회로의 전력 공급 단계(powering step)와 차단 단계(shutting down step)를 포함하는데, 여기서
- 상기 전력 공급 단계와 차단 단계간의 듀티 사이클(duty cycle)은 다이의 최대 평균 온도(maximum average temperature)에 따라서 결정되며,
- 전력 공급 단계의 최대 기간(maximum duration)은 다이 내의 임의의 점에서의 온도에 따라 결정되며,
- 상기 최대 기간 대 듀티 사이클의 비율(ratio)과 같은 임의의 시간 기간(time period) 동안에, 회로에 공급되는 에너지는 상한(upper limit) 보다 작고, 상기 상한은 상기 최대 기간의 전력 공급 단계에 의하여 회로에 공급되는 에너지이다.
또한, 이 처리 방법에서는 듀티 사이클이
와 같거나 그보다 작은데, 위의 식에서, IO는 회로에서의 내부 전류, Vsupply는 회로에 인가되는 전압, Iload는 전력 공급 단계에서 부하에서의 전류의 실효치(RMS 값), Vload는 부하에 걸린 전압의 실효치(RMS 값), R 은 다이와 다이 주위 공기간의 열저항(thermal resistance), θmax 는 다이의 최대 평균 온도, 그리고 θair 는 다이 주위의 공기의 온도이다.
또한, 이 처리 방법은 다이 내 임의의 점에서의 온도가 최대 동작 온도(maximum operating temperature)보다 작도록 전력 공급 단계의 최대 기간을 결정하는 것을 포함한다.
또한, 이 처리 방법은 다이 내의 전력 브리지에서의 온도가 최대 동작 온도 보다 작도록 전력 공급 단계의 최대 기간이 결정되도록 하는 것을 포함한다.
청구범위에 사용되는 포함이라는 용어는 그전에 언급된 수단들로 제한적으로해석되어서는 아니 될 것이다. 따라서, "수단 A와 수단 B를 포함하는 장치"라는 표현이 포괄하는 범위가 수단 A 와 수단 B만으로 이루어진 장치인 것으로 제한되어서는 아니 된다.
마찬가지로, 청구범위에 사용되는 "접속"이라는 용어도 직접 접속된 것만으로 제한되어서는 아니 된다. 따라서, "장치 B에 접속된 장치 A"라는 표현이 포괄하는 범위는 장치 A의 출력이 장치 B의 입력에 곧바로 접속된 장치나 시스템으로 한정되어서는 안 된다. 이는 A의 출력과 B의 입력 사이에 경로가 있고, 이 경로는 다른 장치나 수단을 포함할 수 있는 경로인 것을 의미한다.
도 1은 종래의 사인파 캐리어 회로를 도시한 회로도.
도 2는 본 발명의 실시예에 따른 집적형 사인파 캐리어 회로를 도시한 회로도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 안테나
2 : H-브리지
16 : 전원
18 : 센스 저항
22 : 조정기
24 : 사인파 발생기
30 : 다이
40 : 정지 핀
본 발명은 종래의 안테나 회로의 구동회로를 도시한 도 1 및 본 발명에 따른 회로를 도식적으로 나타낸 도 2를 참조하여, 이하의 본 발명의 실시예를 숙독함으로써 잘 이해될 수 있다.
본 발명은, 전력 브리지에서의 전력소모에도 불구하고, 고전력 사인파 캐리어 회로용 전력 브리지의 트랜지스터들을 회로의 다른 구성 요소들과 같이 동일한 다이 상에 집적시킬 수 있다는 인식에 기초를 두고 있다. 이러한 인식은 사인파가 본질적으로 집중 분출 형식으로(as bursts), 즉 집중적으로 방출되고, 연속되는 집중 분출(bursts) 사이에 열이 소모(dissipated)될 수 있다는 사실로부터 도출되었다. 사인파 발생기의 부분적 시간 동작(partial time operation)으로 인해 사인파 발생기의 모든 구성 요소(elements)를 동일한 다이 상에 집적시키는 것이 가능해진다. 따라서, 본 발명은 회로 상에 정지-핀(shutdown-pin)을 마련하는 것을 제안하며, 이로써 집중분출 사이에 에너지 소모를 위하여 회로가 정지되도록 한다.
본 발명은 회로를 동작시키기 위한 해결책도 역시 제공하는데, 이것은 회로의 동작을 결정하기 위하여 다이 자체에서의 서로 다른 위치의 열 반응(thermal behavior)과 서로 다른 종류의 패키지(package)의 열 반응을 고려하는 것을 제안한다. 이는, 주어진 다이 상에서의 온도가, 회로동작을 고려한다면 일정하지는 않지면, 균일하다고 여기는 종래의 일반적인 기술관념과는 반대인 것이다.
본 발명의 회로에서, 제2 고조파의 제거율은 30dB 보다 높은 것이 바람직하고, 한편 제3 고조파와 그 이상의 고조파의 제거율은 35dB 보다 높은 것이 바람직하다. 회로 출력에서의 사인파의 전력, 즉 안테나에 인가되는 전력은 1 W 보다 높으며, 예를 들어 1 W 내지 5 W 사이일 수 있다. 회로의 내부 전력은 1.5 W 보다 크며, 1.5 W 내지 6.5 W 사이일 수 있다.
도 2는 본 발명에 따른 회로를 도시한 회로도이다. 안테나(1)과 센스 저항(18)을 제외하고는, 도 1에서 이미 설명한 모든 구성 부분이 하나의 동일한 다이(30) 상에 배치된다. 다이 상에 집적된 이 회로는 기준 전압 SETP, 디지털 입력 ON/OFF 와 DIG-IN, 및 전원 SUPP를 수신하기 위한 핀들 뿐만 아니라, 안테나(1) 및 저항(18)을 접속하기 위한 핀들도 가지고 있다. 본 회로는 주문형 반도체(ASIC)에 의하여 구현될 수 있다.
도 2의 H-브리지 (또는 부하 공급용 전력 브리지)(2)는 도 1에 도시된 것과 유사하나, 브리지의 트랜지스터들을 집적시키기 때문에 그 트랜지스터들이 서로 정합되게 할 수 있다. 이는 또한 브리지가 AB급 증폭기(class AB amplifier)로서 장착되게도 할 수 있는데, 트랜지스터 각각을 별개의 소자를 사용하여 구현하는 종래기술에서는 그러한 증폭기를 얻는 것이 가능하지 아니하였다. 도 2의 H-브리지는 도 1에서와 같은 네 개의 트랜지스터(4, 6, 8, 10)뿐만 아니라, H-브리지의 각 다리를 형성하는 트랜지스터들의 베이스 사이에 장착된 추가의 트랜지스터 2개도 포함한다. 상세히 말하자면, 브리지의 첫째 다리는 NPN형 트랜지스터(4)와 PNP형 트랜지스터(6)를 직렬접속함으로써 형성된다. 이러한 첫 번째 다리(4 및 6)에 대하여, NPN형 트랜지스터(32)의 컬렉터와 PNP형 트랜지스터(34)의 에미터는 트랜지스터(4)의 베이스에 접속된다. 트랜지스터(34)의 컬렉터는 그 자신의 베이스에 접속되고, 동시에 트랜지스터(32)의 베이스에 접속된다. 트랜지스터(32)의 에미터는 트랜지스터(6)의 베이스에 접속된다. 브리지의 두 번째 다리는 NPN형 트랜지스터(10)과 PNP형 트랜지스터(8)을 직렬접속함으로써 형성된다. NPN형 트랜지스터(36)과 PNP형 트랜지스터(38)은, 첫 번째 다리에서의 트랜지스터(32 및 34)와 마찬가지로, 브리지의 두 번째 다리에 배치된다.
안테나(1)은 각 다리의 중간에 접속되는데, 즉 한 단은 NPN형 트랜지스터(4)의 에미터와 PNP형 트랜지스터(6)의 컬렉터 사이에 접속되고, 다른 단은 NPN형 트랜지스터(10)의 에미터와 PNP형 트랜지스터(8)의 컬렉터 사이에 접속된다. 본 발명에 따른 브리지는 H-브리지에서의 전력소모를 가능한 한 낮출 수 있도록 하는 푸시-풀 회로(push-pull circuit)이다. 교차부에서의 정지 전류는 도 1의 회로에서 보다 도 2의 회로에서 더 제한된다.
도 2에는 사인파 발생 회로(24) 뿐만 아니라 조정기(22)도 도시되어 있다.이 조정기와 사인파 발생기의 동작은 유럽특허출원번호 99402881.9에 개시되어 있는 것과 유사하다. 이 조정기와 사인파 발생기는 그 자료상에서 설명된 것과 같이 구현될 수도 있고, 그 밖에 다른 조정기와 사인파 발생기의 실시예도 가능하다. 특히, 사인파 발생기의 두개의 출력 OUT1과 OUT2는 트랜지스터(6)과 트랜지스터(8)의 베이스에 접속된다.
본 발명에서는 정지 핀도 회로 상에 구비한다. 정지 핀(40) ON/OFF는 사인파 발생기(24), 조정기(22) 및 브리지(2)에 접속되어 있다. 정지 핀에 의하여, 다이 상의 모든 구성 요소는 냉각(cooling off)을 위해 정지될 수 있다.
도 2에 도시된 회로의 동작은 도 1의 회로의 동작과 비슷하다. 그러나, AB급의 증폭기로서 기능하는 H-브리지는 회로의 성능을 향상시키고, 발열량을 감소시키게 된다. 게다가, 이 회로는 냉각을 위하여 정지되게 된다.
회로를 동작시키기 위한 가능한 방법에 관한 다음의 설명으로부터 회로 동작을 보다 잘 이해할 수 있을 것이다. 첫 번째 단계로, 회로의 듀티 사이클 DUC가 결정된다. 회로의 듀티 사이클 DUC는 다이 상의 최대 평균 온도 θmax에 의하여 제한을 받게 된다. 최대 평균 온도 θmax는 다이를 집적하는데 사용되는 기술에 의존한다. 구체적으로,
- IO는 회로에서의 내부 전류,
- Vsupply는 회로에 인가되는 전압,
- Iload는 전력 공급 단계에서 부하에 흐르는 전류의 실효치(RMS 값),
- Vload는 부하에 걸린 전압의 실효치(RMS 값),
- R 은 다이와 다이 주위 공기 간의 열저항, 그리고
- θair 는 다이 주위의 공기 온도라고 가정한다.
IO, Vsupply, Iload및 Vload는 실제로 부하와 회로로의 전원에 의해 결정되며, 회로의 특별한 구현방식에 의하여 결정되지는 않는다. R은 패키지의 형태에 의하여 결정되며, θair 는 다이가 동작하는 조건에 의존하게 된다. 이러한 모든 파라미터들은 회로의 의도된 동작 조건에 따라 결정될 수 있다.
이러한 경우에, 듀티 사이클은 회로가 정지될 때 회로를 냉각시킬 수 있도록 계산된다. 따라서, 듀티 사이클은 다음의 비율보다 작다.
식 (Io.Vsupply+Iload.(Vsupply- Vload)) 는 회로에서 소모된 전력으로서, 위의 비율에서 아래 항은 전력이 공급될 때 회로에서의 온도 증가를 나타낸다.
듀티 사이클에 대한 이러한 억제는 다이 내의 평균 온도(mean temperature)가 최대 온도보다 낮게 유지되는 것을 보장하게 된다.
본 발명은, 일단 회로에 대한 듀티 사이클이 결정되면, 회로의 최대 연속 동작 기간 τmax 를 결정하기 위하여 다른 패키지들의 열 방응과 다이의 열 반응을 고려하는 것을 제안한다. 이 방법은 주어진 다이에서의 온도가 균일하다고 여기는 종래의 일반적인 기술 관념과는 반대인 것이다. 상세히 하자면, 본 발명은 회로의서로 다른 구성 요소들, 특히 브리지(2)의 트랜지스터들의 열 모델(thermal model)을 마련하는 것을 제안한다. 이 열 모델은 다이의 구성 요소들의 열저항과 열용량(thermal capacitance)을 고려한다. 전력이 공급될 때 회로의 열 반응은, 예를 들면, 전기 시뮬레이션 툴(electric simulation tools)을 사용하여 시뮬레이션될 수 있는데, 이 경우에, 전압은 온도를 의미하고 전류는 전력을 의미한다. 이러한 열 모델을 사용함으로써, 전 시간에 걸친 회로 구성 요소들의 열 반응을 결정할 수 있다. 이는 다이의 평균 온도뿐 아니라, 다이 내의 온도의 국부적 증가(local increase)도 고려할 수 있게 하고, 이에 따라 본 발명은 다이, 특히 전력 브리지의 트랜지스터들 주위에서의 더 높은 온도도 고려할 수 있게 한다.
이 두 번째 단계는, 주어진 다이의 설계에서, 회로의 연속 동작(continuous operation)의 최대 기간 τmax를 계산할 수 있게 한다. 이 기간 τmax는 다이의 임의의 점에서 최대 허용 온도(maximum allowed temperature)에 도달하는 기간이다. 이미 설명한 바와 같이, 이러한 접근방법은 다이 내의 온도의 국부적 증가가 고려되지 않는 종래의 일반적 기술 관념에 의한 접근과는 반대이다.
일단 회로의 최대 연속 동작 기간과 듀티 사이클이 계산되면, 회로의 동작을 결정할 수 있다. 평균 온도도 θmax 이하로 유지하면서, 최대 국부 온도(maximum local temperature)에 도달하지 않도록 하기 위하여, 회로에 대한 전력 공급과 정지의 반복(sequence)은 각 전력 공급 단계 사이에 회로가 냉각되도록 하여야 한다.
첫 번째 해결방법은 회로가 정지 단계 전에 최대 가능 기간(maximum possible duration) τmax 동안 동작되도록 한다. 이어서, 회로는 기간 τoff 동안 냉각되게 한다. 이러한 해법에서 듀티 사이클을 고려하기 위하여, 기간 τoff는 다음과 같이 되도록 계산되어야 한다.
다시 말하면, 회로가 최대 가능 기간 τmax 동안 전력이 공급되는, 이러한 회로의 동작을 위하여, 냉각 기간(cooling off period) τoff는 듀티 사이클에 의하여 결정된다.
회로의 동작은 이러한 해결방법으로만 한정되는 것은 아니다. 예를 들어, 전력 공급 단계는 최장의 가능한 전력 공급 단계보다 짧게 될 수 있고, 이러한 경우에 회로가 장시간 동안 식게 할 필요가 없을 수도 있다. 좀더 일반적으로 말하면, 회로 동작의 억제는 다음과 같이 표현될 수 있다. 최대 기간 대 듀티 사이클의 비율과 동등한 어떠한 시간 기간(time period) 동안에, 회로에 인가되는 에너지는 상한보다 작으며, 이 상한은 최대 기간의 전력 공급 단계에 의하여 회로에 공급되는 에너지이다. 이러한 기준은 다이에서 결코 최대 온도에 도달하지 않도록 회로가 충분히 냉각되게 하면서 듀티 사이클이 고려되는 것을 확실히 한다.
이러한 기준은
로 표현될 수 있는데, 여기에서
- t는 임의의 시적 순간(time instance),
- Δt는 최대 연속 동작 기간 τmax 대 듀티 사이클의 비율,
- Pmean은 τmax의 연속 동작 기간 중 회로에서 소모되는 평균 전력(mean power),
- Pcircuit은 회로에서 소모되는 전력을 의미한다.
그리하여, 본 발명은 고전력 사인파 발생기에 대하여 단일 다이 상에 집적된 회로를 제공한다. 정지 핀 ON/OFF(40)덕분에, 회로에서의 온도억제가 고려되는 동안, 회로의 부분적인 시작업(partial time working)이 가능하다.
본 발명은 이상에서 설명된 실시예에 제한되는 것은 아니며, 또한 바람직한 실시예에서 사용된 특별한 조정기에 제한되는 것도 아니다. 특히, 회로를 단일 다이 상에 집적하는 한, 전력 브리지의 구조는 바뀔 수도 있다. 또한 정지 핀 ON/OFF(40)은 조정기(22)와 사인파 발생기(24)에는 접속되지 않고, 전력 브리지(2)에만 접속될 수 있는데, 이는 덜 유리하지만, 전력 브리지에서 소모되는 전력이 사인파 발생기나 조정기에서 소모되는 전력보다 높다는 사실에 비추어 볼 때 여전히 가능하다고 할 수 있다.
이상의 실시예서는 회로 블록에 대하여 주로 그 기능으로써 설명하였다. 전자 소자를 설계하는 당업자라, 이들 회로 블록들의 주어진 기능 설명만을 보고서도, 이러한 회로블록들의 실시예를 주지의 전자 구성요소들을 가지고 용이하게 구현할 수 있음은 명백하다. 따라서 기능을 설명한 회로 블록의 내용의 상세한 회로 구성에 대한 설명은 생략하였다.
비록 본 발명의 원리는, 청구범위에서와 같이, 특별한 장치와 관련되어 설명되어 있으나, 이것은 단지 예로써 된 설명이고 본 발명의 해석범위를 제한하는 것이 아님을 분명히 이해하여야 한다.
이상에서와 같이 본 발명의 사인파 캐리어 회로는 부분적 시간 동작에 의한 처리 방법에 의하여, 단일 다이 상에 회로가 집적되도록 한다. 따라서, 회로의 신뢰성을 높일 수 있고, 회로의 생산 비용도 절감시킬 수 있으며, 전력 브리지 회로를 구성하는 트랜지스터들이 서로 정합될 수 있도록 할 수 있다.

Claims (11)

  1. 고전력 사인파 캐리어 회로에 있어서, 사인파 발생기의 출력에 접속된 전력 브리지와,
    상기 전력 브리지의 피드백 출력에 접속되어 상기 사인파 발생기에 구동 신호를 공급하는 조정기를 포함하고,
    상기 전력 브리지, 상기 사인파 발생기 및 상기 조정기는 단일 다이 상에 집적되며,
    상기 회로는 정지 핀(shutdown pin)을 더 포함하는 고전력 사인파 캐리어 회로.
  2. 제1항에 있어서, 상기 전력 브리지의 출력에서의 사인파는 제2 고조파에 대하여는 30 dB 보다 높은 제거율을 갖고, 제3 및 그 이상의 고조파에 대하여는 35 dB 보다 높은 제거율을 갖는 고전력 사인파 캐리어 회로.
  3. 제1항 및 제2항 중 어느 한 항에 있어서, 상기 전력 브리지의 출력에서의 사인파의 전력은 1 W 보다 높은 고전력 사인파 캐리어 회로.
  4. 제1항, 제2항 및 제3항 중 어느 한 항에 있어서, 상기 회로의 내부 전력이 1.5 W 보다 높은 고전력 사인파 캐리어 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 정지 핀은 상기 전력 브리지, 상기 조정기 및 상기 사인파 발생기의 동작을 제어하는 고전력 사인파 캐리어 회로.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 전력 브리지는 H-브리지인 고전력 사인파 캐리어 회로.
  7. 제5항에 있어서, 상기 전력 브리지는 정합된 트랜지스터들을 가진 푸시-풀 브리지인 고전력 사인파 캐리어 회로.
  8. 제1항 내지 제7항 중 어느 한 항의 회로에 있어서의 전력 브리지의 출력에 접속된 부하에 고전력 사인파를 인가하기 위한 처리 방법에 있어서, 상기 회로에 전력을 공급하는 단계와,
    상기 회로를 정지시키는 단계를 포함하고,
    - 상기 전력 공급 단계와 상기 정지 단계 간의 듀티 사이클은 상기 다이의 최대 평균 온도에 따라 결정되며,
    - 상기 전력 공급 단계의 최대 기간은 상기 다이 내의 임의의 점에서의 온도에 따라 결정되며,
    - 상기 최대 기간 대 상기 듀티 사이클의 비율과 동등한 임의의 시간 기간동안에, 상기 회로에 인가되는 에너지는 상한보다 적으며, 상기 상한은 상기 최대 기간의 전력 공급 단계에 의하여 상기 회로에 공급되는 에너지인 고전력 사인파 인가 처리 방법.
  9. 제8항에 있어서, IO를 상기 회로에서의 내부 전류, Vsupply를 상기 회로에 인가되는 전압, Iload를 전력 공급 단계에서 상기 부하에 흐르는 전류의 실효치(RMS 값), Vload를 상기 부하에 걸린 전압의 실효치(RMS 값), R 을 상기 다이와 상기 다이 주위 공기간의 열저항, θmax 를 상기 다이의 최대 평균 온도, 그리고 θair 를 상기 다이 주위의 공기의 온도라 할 때,
    상기 듀티 사이클은
    이하인 고전력 사인파 인가 처리 방법.
  10. 제8항 또는 제9항 중 어느 한 항에 있어서, 상기 다이 내의 임의의 점에서의 온도가 상기 최대 동작 온도보다 작게 되도록 상기 전력 공급 단계의 최대 기간이 결정되는 고전력 사인파 인가 처리 방법.
  11. 제10항에 있어서, 상기 다이 내의 전력 브리지에서의 온도가 최대 동작 온도보다 작게 되도록 상기 전력 공급 단계의 최대 기간이 결정되는 고전력 사인파 인가 처리 방법.
KR1020010041889A 2000-07-12 2001-07-12 집적형 사인파 발생 회로 KR20020006489A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00402008.7 2000-07-12
EP00402008A EP1172931B1 (en) 2000-07-12 2000-07-12 Integrated high power sine wave generating ciruit

Publications (1)

Publication Number Publication Date
KR20020006489A true KR20020006489A (ko) 2002-01-19

Family

ID=8173768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010041889A KR20020006489A (ko) 2000-07-12 2001-07-12 집적형 사인파 발생 회로

Country Status (11)

Country Link
US (1) US6525592B2 (ko)
EP (1) EP1172931B1 (ko)
JP (1) JP2002125382A (ko)
KR (1) KR20020006489A (ko)
AT (1) ATE303672T1 (ko)
AU (1) AU5414701A (ko)
CA (1) CA2353003A1 (ko)
DE (1) DE60022338T2 (ko)
IL (1) IL143930A0 (ko)
SG (1) SG95659A1 (ko)
TW (1) TW498611B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1472782B1 (en) * 2002-01-30 2005-10-05 Koninklijke Philips Electronics N.V. System comprising an electrical bridge for generating an electrical signal for a load and a control unit for such a system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1215501B (it) * 1987-05-18 1990-02-14 Sgs Microelettronica Spa Circuito a ponte a transistori moscon ricircolo veloce di corrente abassa diddipazione.
DE3831176A1 (de) * 1988-09-13 1990-03-22 Siemens Ag Oszillatorzelle
CH682019A5 (en) * 1989-12-18 1993-06-30 Crossmos S A Amplitude control circuit for oscillator circuit - includes current sources and current mirror in circuit to limit final output voltage of oscillator control circuit
JP3665419B2 (ja) * 1996-05-02 2005-06-29 新電元工業株式会社 誘導性負荷駆動方法、及びhブリッジ回路制御装置
US5973368A (en) * 1996-06-05 1999-10-26 Pearce; Lawrence G. Monolithic class D amplifier
US5805020A (en) * 1996-06-27 1998-09-08 Harris Corporation Silent start class D amplifier
DE19735749C1 (de) * 1997-08-18 1998-10-01 Siemens Ag Leistungsverstärker und Kernspintomograph
JP2000166279A (ja) * 1998-12-01 2000-06-16 Mitsubishi Electric Corp 電流検出回路
US5973569A (en) * 1998-02-25 1999-10-26 National Semiconductor Corporation Short-circuit protection and over-current modulation to maximize audio amplifier output power
ATE333718T1 (de) 1999-11-19 2006-08-15 Ami Semiconductor Belgium Bvba Regler für einen sinuswellengenerator und sinuswellengenerator mit einem solchen regler

Also Published As

Publication number Publication date
DE60022338T2 (de) 2006-06-14
JP2002125382A (ja) 2002-04-26
SG95659A1 (en) 2003-04-23
ATE303672T1 (de) 2005-09-15
TW498611B (en) 2002-08-11
EP1172931B1 (en) 2005-08-31
US20020017945A1 (en) 2002-02-14
EP1172931A1 (en) 2002-01-16
IL143930A0 (en) 2002-04-21
US6525592B2 (en) 2003-02-25
AU5414701A (en) 2002-01-17
DE60022338D1 (de) 2005-10-06
CA2353003A1 (en) 2002-01-12

Similar Documents

Publication Publication Date Title
US6276900B1 (en) Multiple fan system having means for reducing beat frequency oscillations
Forejt et al. A 700+-mW class D design with direct battery hookup in a 90-nm process
US5710519A (en) Circuit for automatically biasing RF power transistor by use of on-chip temperature-sensing transistor
KR930020449A (ko) 내부전원전압 발생회로
JP2004529514A (ja) 1つあるいは2つ以上の段階を持ったスイッチング式電力増幅器の電力の制御と変調
US20050077849A1 (en) Motor speed detecting device for use between motor and system
KR20020006489A (ko) 집적형 사인파 발생 회로
KR20050075427A (ko) Pwm 발생기
JPH06216659A (ja) 増幅器
US7643808B2 (en) Device and method for mixing circuits
US20030100348A1 (en) Combine audio and ringing mode
US6636106B2 (en) Arrangement for forming the reciprocal value of an input current
KR100299248B1 (ko) 경보음발생회로
KR100462015B1 (ko) 전원 과도 특성 절감 회로
JPH11233294A (ja) 高周波電源
JP2001094362A (ja) 送信アンプ
KR200223343Y1 (ko) 게이트 드라이버 에이징 테스트장치
KR100259942B1 (ko) 스위칭 속도 향상장치 및 방법
KR100521311B1 (ko) 이득 조정이 가능한 발진 회로를 구비한 반도체 장치
JPH09197026A (ja) 半導体装置
JPH0816274A (ja) 電子機器の不要輻射低減方法及びその回路
Takita A Hybridized, High Performance, Compact PWM Amplifier for Audio
KR19990083604A (ko) 기생-전류제한기가포함된증폭기출력단
JP2000099169A (ja) 安定化電源回路
JPH05312911A (ja) 基板電位供給回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid