JPS5945701A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS5945701A JPS5945701A JP15735982A JP15735982A JPS5945701A JP S5945701 A JPS5945701 A JP S5945701A JP 15735982 A JP15735982 A JP 15735982A JP 15735982 A JP15735982 A JP 15735982A JP S5945701 A JPS5945701 A JP S5945701A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- circuit
- oscillation
- transistor
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 64
- 238000010586 diagram Methods 0.000 description 5
- 241000238631 Hexapoda Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は複数の発振素子を設置するとともに発振周波
数の切り換えを可能にした発振回路に係り、待にビデオ
テープレコーダ（Ｖ Ｔ Ｒ）のＲＦモジュレータにお
ける搬送周波数等の発振に好適な発振回路に関する。
数の切り換えを可能にした発振回路に係り、待にビデオ
テープレコーダ（Ｖ Ｔ Ｒ）のＲＦモジュレータにお
ける搬送周波数等の発振に好適な発振回路に関する。
ＶＴＲの出力周波数はテレビジョン受像機の空きチャン
ネル周波数に合致させる必要から、ＲＦモジュレータの
搬送周波数は、その空きチャンネル周波数に設定する必
要がある。この空きチャンネル周波数は各国によって、
また、−国内でも地方によって異なる場合があるから、
このＲＦモジュレータの１駁送周波数を形成するための
発振回路は少なくとも２以上の発振周波数を持つような
構成にすることが必要である。一般に、発振周波数の異
なる発振素子を２以」二設置し、これらの発振素子の発
振を切り換える場合、その切り換え手段と発振素子との
間に介在する接続線が長くなる場合には、この接続線か
らスプリアス妨害が発生ずるため、発振素子と切り換え
手段との間は、短い線で結合する必要がある。そこで、
従来、この種−の発振回路では発振用のトランジスタと
発振素ｒとの間隔を狭めて一体的にし、発振用のトラン
ジスタのバイアス電源を切り換えて発振周波数を選択す
る手段が採られている。
ネル周波数に合致させる必要から、ＲＦモジュレータの
搬送周波数は、その空きチャンネル周波数に設定する必
要がある。この空きチャンネル周波数は各国によって、
また、−国内でも地方によって異なる場合があるから、
このＲＦモジュレータの１駁送周波数を形成するための
発振回路は少なくとも２以上の発振周波数を持つような
構成にすることが必要である。一般に、発振周波数の異
なる発振素子を２以」二設置し、これらの発振素子の発
振を切り換える場合、その切り換え手段と発振素子との
間に介在する接続線が長くなる場合には、この接続線か
らスプリアス妨害が発生ずるため、発振素子と切り換え
手段との間は、短い線で結合する必要がある。そこで、
従来、この種−の発振回路では発振用のトランジスタと
発振素ｒとの間隔を狭めて一体的にし、発振用のトラン
ジスタのバイアス電源を切り換えて発振周波数を選択す
る手段が採られている。
第１図は従来のこの種の発振回路を示している。
一対のトランジスタ）、４のコレクタ及びエミツタはそ
れぞれ共通に接続され、各トランジスタ？、４のコレク
タとそのヘースとの間には発振素子６、８が個別に接続
され、ｌ−ランジスタ２．４のコレクタに電圧印加端子
１０との間には抵抗１２が接続される一方、そのエミッ
タと基準電位点との間には抵抗１４とともにバイパス用
のコンデンサ１６が接続されている。トランジスタ４の
ベースには前記電圧印加端子１０と基準電位点との間に
挿入接続された分割用抵抗１８．２０の接続点に発生す
る電圧がバイアス入力として与えられている。
れぞれ共通に接続され、各トランジスタ？、４のコレク
タとそのヘースとの間には発振素子６、８が個別に接続
され、ｌ−ランジスタ２．４のコレクタに電圧印加端子
１０との間には抵抗１２が接続される一方、そのエミッ
タと基準電位点との間には抵抗１４とともにバイパス用
のコンデンサ１６が接続されている。トランジスタ４の
ベースには前記電圧印加端子１０と基準電位点との間に
挿入接続された分割用抵抗１８．２０の接続点に発生す
る電圧がバイアス入力として与えられている。
また、ｌ・ランジスク２のベースには抵抗２２を介して
、バイアス切り換え用のスイッチ２４が設置されている
。
、バイアス切り換え用のスイッチ２４が設置されている
。
−このような発振回路においζ、トランジスタ４のベー
スに与えられるバイアス電圧を■１とし、スイッチ２４
が電源側に切り換えられたとき、１−ランジスタ２のベ
ースに印加されるバイアス電圧。
スに与えられるバイアス電圧を■１とし、スイッチ２４
が電源側に切り換えられたとき、１−ランジスタ２のベ
ースに印加されるバイアス電圧。
をＶ２とする。■、と■２との大小関係を１．／、＜■
２とすると、スイッチ２４が接点ａ側に閉しるとき、１
−ランジスク２が動作し、発振素子６の発振周波数ｆ、
に基づき、１−ランジスタ２のコレクタ側から所定のオ
ーツ叫・−ン発振周波数が出力される。また、スイッチ
２４が接点す側に閉しるとき、トランジスタ２の動作は
停止しζ［・ランジスク４が動作状態になり、発振素子
８の発振周波数ｆ２に基づき、所定の発振周波数がｌ〜
ランジスタ４のコレクタから出力される。
２とすると、スイッチ２４が接点ａ側に閉しるとき、１
−ランジスク２が動作し、発振素子６の発振周波数ｆ、
に基づき、１−ランジスタ２のコレクタ側から所定のオ
ーツ叫・−ン発振周波数が出力される。また、スイッチ
２４が接点す側に閉しるとき、トランジスタ２の動作は
停止しζ［・ランジスク４が動作状態になり、発振素子
８の発振周波数ｆ２に基づき、所定の発振周波数がｌ〜
ランジスタ４のコレクタから出力される。
この発振回路では１−ランジスタ２．４のベース毎にバ
イアスを与えているため４こバイアス設定回路が２回路
必要になるとともに、バイアス設定差で発振用のトラン
ジスタ２．４に流れる電流が異なり、発振出力にレベル
差を生ずることがある。
イアスを与えているため４こバイアス設定回路が２回路
必要になるとともに、バイアス設定差で発振用のトラン
ジスタ２．４に流れる電流が異なり、発振出力にレベル
差を生ずることがある。
このため、この回路では出力レベル差を除くピーキング
調整用の回路を必要とし、このようなピーキング納棺を
必要とする回路はＩＣ化には不適である。
調整用の回路を必要とし、このようなピーキング納棺を
必要とする回路はＩＣ化には不適である。
第２図に示３′発振回路は発振出力のレベル差を−・致
させるため、バイアスを同一電位■に設定したものであ
る。電圧印加端子１０と基準電位点との間にはバイアス
設定回路としての抵抗２６．２Ｂが直列に接続されてい
るとともに、抵抗３０．３２が直列に接続され、抵抗２
６．２８の接続点と］・ランジスク２のベースとの間に
はバッファ回路３４が接続され、また、抵抗３０．３２
の接続点と１−ランジスタ４の−・−スの間にもバッフ
ァ回路３６が接続されている。そして、抵抗２６．２８
の接続点にはインパーク３８、抵抗３０．３２の接続点
にはインバータ４０．４２を介して切換入力端子４４か
らバイアス切換入力がり−えられるように成っている。
させるため、バイアスを同一電位■に設定したものであ
る。電圧印加端子１０と基準電位点との間にはバイアス
設定回路としての抵抗２６．２Ｂが直列に接続されてい
るとともに、抵抗３０．３２が直列に接続され、抵抗２
６．２８の接続点と］・ランジスク２のベースとの間に
はバッファ回路３４が接続され、また、抵抗３０．３２
の接続点と１−ランジスタ４の−・−スの間にもバッフ
ァ回路３６が接続されている。そして、抵抗２６．２８
の接続点にはインパーク３８、抵抗３０．３２の接続点
にはインバータ４０．４２を介して切換入力端子４４か
らバイアス切換入力がり−えられるように成っている。
この発振回路では、切換入力端子４４が高（ｉｌ）レベ
ルに成るとき、トランジスタ２のベースに所定のバイア
スが与えられ、発振素子６の発振周波数１１に基づく発
振周波数が出力される。また、切換入力端子４４が低（
Ｌ）レベルに切換えられるとき、トランジスタ２．４の
動作状態はｌ・ランジスク４の側に切換えられ、発振素
子８の発振周波数１２に基づく発振周波数が出力される
。
ルに成るとき、トランジスタ２のベースに所定のバイア
スが与えられ、発振素子６の発振周波数１１に基づく発
振周波数が出力される。また、切換入力端子４４が低（
Ｌ）レベルに切換えられるとき、トランジスタ２．４の
動作状態はｌ・ランジスク４の側に切換えられ、発振素
子８の発振周波数１２に基づく発振周波数が出力される
。
このように構成した場合、１−ランジスク２．４のバイ
アス入力を一定にできるため、発振出力のレベル差は防
止できるものの、１−ランジスタ２．４毎にバイアス設
定回路を設置するＩＣ・要から２構成が複雑化し、バイ
アス設定回路のための〆詰度補償回路も必要となる等の
欠点がある。
アス入力を一定にできるため、発振出力のレベル差は防
止できるものの、１−ランジスタ２．４毎にバイアス設
定回路を設置するＩＣ・要から２構成が複雑化し、バイ
アス設定回路のための〆詰度補償回路も必要となる等の
欠点がある。
この発明は７、イアス設定回路を虫−化するとともに、
発振出力のレベル差の発生を防止した発振回路の提供を
目的とする。
発振出力のレベル差の発生を防止した発振回路の提供を
目的とする。
この発明の実施例を図面を参照して詳細に説明する。第
３図はこの発明の発振回路の実施例を示し、′ＮＳｉ図
及び第２図と同−会［（分には同−符呼を付しである。
３図はこの発明の発振回路の実施例を示し、′ＮＳｉ図
及び第２図と同−会［（分には同−符呼を付しである。
図において、発振制御用のトランジスタ２．４の各ベー
スには第２図の回路と同様にバッファ回路３４．３６を
個別に接続し、各バッファ回路３４．３６の入力にはバ
イアス回路４６から一定のバイアス電圧が与えられるよ
うに成っティる。この実施例の場合、ハ・ｆアス回路４
Ｇは電圧源４８と、この電圧源４８の電圧出力をバッフ
ァ回路３４．３６に与える１−ランジスタ５０．５２．
５４及び定電流源５６．５８．６０からなるバッファ回
路６２とで構成されている。口（Ｉち、。
スには第２図の回路と同様にバッファ回路３４．３６を
個別に接続し、各バッファ回路３４．３６の入力にはバ
イアス回路４６から一定のバイアス電圧が与えられるよ
うに成っティる。この実施例の場合、ハ・ｆアス回路４
Ｇは電圧源４８と、この電圧源４８の電圧出力をバッフ
ァ回路３４．３６に与える１−ランジスタ５０．５２．
５４及び定電流源５６．５８．６０からなるバッファ回
路６２とで構成されている。口（Ｉち、。
１−ランジスタ５（）、５２．５４のエミッタは共通に
接続され、各エミッタと基準電位点との間には定電流源
５８が接続されている。トランジスタ５０のベースと基
準電位点との間にはベース（１１＋１ ヲ正にして電圧
源４８が接続されているとともに、コレクタは電圧印加
端子１０に直接接続されている。
接続され、各エミッタと基準電位点との間には定電流源
５８が接続されている。トランジスタ５０のベースと基
準電位点との間にはベース（１１＋１ ヲ正にして電圧
源４８が接続されているとともに、コレクタは電圧印加
端子１０に直接接続されている。
また、各１−ランジスク５２．５４の各・＼−ス・二ル
クタ間は共通に接続されているとともに、各ベース・コ
レクタと電圧印加端子１０との間にｔＪ定電流源５６．
６０が個別に接続されている。各トランジスタ５０．５
２．５４は全帰還アンプを構成しており、各トランジス
タ５２．５４のコレクタに発生し７たバイアス電圧は対
応するバッファ回路３４．３６に個別に入力されている
。
クタ間は共通に接続されているとともに、各ベース・コ
レクタと電圧印加端子１０との間にｔＪ定電流源５６．
６０が個別に接続されている。各トランジスタ５０．５
２．５４は全帰還アンプを構成しており、各トランジス
タ５２．５４のコレクタに発生し７たバイアス電圧は対
応するバッファ回路３４．３６に個別に入力されている
。
そして、これらバイアス回路４６とバッファ回路３４．
３６の接続点には、パイアノ、回路４６からの入力を切
換えるバイアスリＪｆｉ回路６４が設置されている。こ
の実施例では、制御入力０１１１子０６に与えられる切
換制御入力に基づき、バイアス回ｉ＋’３４６の出力を
発生ずるトランジスタ５２．５４のコレクタ電位を制御
する２つのスイッチング回路６８．７０で構成されてい
る。即ち、バッファ回路３４の入力端子と基準電位点と
の間にはＩ・ランシスタフ２が基１電位点側をエミッタ
にして接続され、ごの１−ランジスク７２のベースと基
準電位点との間にはトランジスタ７４が基７（２電位点
側をエミッタにして接続され、このｌ・ランソスタ７４
のコレクタと電源ラインとの間には定電流源７６が接続
されている。１−ランジスタフ４のベースには抵抗７８
を介して前記制御入力端子６６が形成されているととも
に、このベースと基準電位点との間には抵抗８０が接続
されている。
３６の接続点には、パイアノ、回路４６からの入力を切
換えるバイアスリＪｆｉ回路６４が設置されている。こ
の実施例では、制御入力０１１１子０６に与えられる切
換制御入力に基づき、バイアス回ｉ＋’３４６の出力を
発生ずるトランジスタ５２．５４のコレクタ電位を制御
する２つのスイッチング回路６８．７０で構成されてい
る。即ち、バッファ回路３４の入力端子と基準電位点と
の間にはＩ・ランシスタフ２が基１電位点側をエミッタ
にして接続され、ごの１−ランジスク７２のベースと基
準電位点との間にはトランジスタ７４が基７（２電位点
側をエミッタにして接続され、このｌ・ランソスタ７４
のコレクタと電源ラインとの間には定電流源７６が接続
されている。１−ランジスタフ４のベースには抵抗７８
を介して前記制御入力端子６６が形成されているととも
に、このベースと基準電位点との間には抵抗８０が接続
されている。
また、バッファ回路３６の入力端子とＪｉ、、準電位点
との間には、前記スイッチング回路７０を構成するトラ
ンジスタ８２がエミッタを基準電位点側にして接続され
、この１−ランジスタ８２のベースは抵抗８４を介して
前記Ｘ作す御入力端子６６に接続され、−・−スと基ｔ
ｌｌ−電位点との間には抵抗８６が接続されている。
との間には、前記スイッチング回路７０を構成するトラ
ンジスタ８２がエミッタを基準電位点側にして接続され
、この１−ランジスタ８２のベースは抵抗８４を介して
前記Ｘ作す御入力端子６６に接続され、−・−スと基ｔ
ｌｌ−電位点との間には抵抗８６が接続されている。
以−ヒの構成に基づきその動作を説明する。バイアス回
路４６は電圧源４８で設定されるバイアス電圧をトラン
ジスタ５０．５２．５４を介して出力し、このバイアス
電圧は１−ランジスタ５２．５４の：コレクタからバッ
ファ回路３４．３６に個別に印加される。ここで、制御
入力端子６６の電位が切換制御入力によって１ルベルに
維持されるものとすると、１−ランジスタ８２は導通状
態になり、トランジスタ５４のコレクタ及びハソファ回
１？ｈ３６の入力端子は基準電位点レベルに低下する。
路４６は電圧源４８で設定されるバイアス電圧をトラン
ジスタ５０．５２．５４を介して出力し、このバイアス
電圧は１−ランジスタ５２．５４の：コレクタからバッ
ファ回路３４．３６に個別に印加される。ここで、制御
入力端子６６の電位が切換制御入力によって１ルベルに
維持されるものとすると、１−ランジスタ８２は導通状
態になり、トランジスタ５４のコレクタ及びハソファ回
１？ｈ３６の入力端子は基準電位点レベルに低下する。
この結果、ｊ・ランジスタ４のベースに対するバイアス
入力は解除状態になり、Ｉ−ランジスク４は不作動状態
になる。このとき、トランジスタ７４は制御入力端子６
６のＨレベル状態で導通状態になり、この結果、トラン
ジスタ７２は不導通状態になる。
入力は解除状態になり、Ｉ−ランジスク４は不作動状態
になる。このとき、トランジスタ７４は制御入力端子６
６のＨレベル状態で導通状態になり、この結果、トラン
ジスタ７２は不導通状態になる。
このため、トランジスタ５２のコレクタに発生し７たバ
イアス電圧はバッファ回路３４を介してトランジスタ２
のベースに与えられる。従って、１−ランジスタ２は選
択的に作動状態になり、発振素子６に基づく発振周波数
が出力されることになる。
イアス電圧はバッファ回路３４を介してトランジスタ２
のベースに与えられる。従って、１−ランジスタ２は選
択的に作動状態になり、発振素子６に基づく発振周波数
が出力されることになる。
また、制御入力端子６６のレベルが切換制御入力に基づ
きＨレベルから■、レレベに切り換えられたときは、１
−ランジスク７４は不導通状態、１−ランジスタフ２は
導通状態に成る結果、トランジスタ２のバイアス入力は
解除され、トランジスタ２は不作動状態に移行する。こ
のとき、トランジスタ８２は不導通状態に成る結果、１
−ランジスク５４のコレクタに発生ずるバイアス電圧は
バッファ回路３６を介して１−ランジスク４の−・−ス
に印加される。この結果、Ｉ・ランジスタ４は作動状態
になり、発振素子８に基づく発振周波数が出力される。
きＨレベルから■、レレベに切り換えられたときは、１
−ランジスク７４は不導通状態、１−ランジスタフ２は
導通状態に成る結果、トランジスタ２のバイアス入力は
解除され、トランジスタ２は不作動状態に移行する。こ
のとき、トランジスタ８２は不導通状態に成る結果、１
−ランジスク５４のコレクタに発生ずるバイアス電圧は
バッファ回路３６を介して１−ランジスク４の−・−ス
に印加される。この結果、Ｉ・ランジスタ４は作動状態
になり、発振素子８に基づく発振周波数が出力される。
この、Ｊ二うな発振回路ではバイアス回Ｍ８４ Ｇを中
−化することができるとともに、発振出力のレベル差は
確実に防止できる。特に、従来回路で必要としていたバ
イアス設定回路のための温度補償回路の設置は不要にな
り、回路構成の簡略化を図ることができ、ＩＣに）色す
る回路として構成することができる。
−化することができるとともに、発振出力のレベル差は
確実に防止できる。特に、従来回路で必要としていたバ
イアス設定回路のための温度補償回路の設置は不要にな
り、回路構成の簡略化を図ることができ、ＩＣに）色す
る回路として構成することができる。
第４図はごの発明の他の実施例を示し７ている。
図において、第３図と同一部分に９１同一符号をイ（１
しである。この実施例では前記実施例のバイアス切換回
路６４をスイッチング回ｔ／８６ Ｂ、７０に代えてコ
ンパレータ８８で構成し、コンパレータ８８の一方の入
力端子に１１．′軸電圧が電圧源９０で設定されている
。このコンパレータ８８の他方の入力端子にはバイアス
切換のための制御入力端子６６が形成され、この制御入
力端子６６に外部から切換操作可能なスイッチ９２を介
して基準電位点レベル又は電源電圧Ｖｃｃが印加される
ように成っている。そして、このコンパレータ８８の一
方の出力端子（ＮＯＮＩＮＶ）はバッファ回路３４の入
力端子、他方の出力端子（ＩＮＶ）はバッファ回路３６
の入力端子に接続されている。
しである。この実施例では前記実施例のバイアス切換回
路６４をスイッチング回ｔ／８６ Ｂ、７０に代えてコ
ンパレータ８８で構成し、コンパレータ８８の一方の入
力端子に１１．′軸電圧が電圧源９０で設定されている
。このコンパレータ８８の他方の入力端子にはバイアス
切換のための制御入力端子６６が形成され、この制御入
力端子６６に外部から切換操作可能なスイッチ９２を介
して基準電位点レベル又は電源電圧Ｖｃｃが印加される
ように成っている。そして、このコンパレータ８８の一
方の出力端子（ＮＯＮＩＮＶ）はバッファ回路３４の入
力端子、他方の出力端子（ＩＮＶ）はバッファ回路３６
の入力端子に接続されている。
このよ・うにバイアス切換回路６４を構成してもスイッ
チ９２の切り換えに基づき同様の発振出力の切り換えが
可能である。即ぢ、スイッチ９２が接点ａ側に閉じられ
た場合、コンパレータ８８の動作でバッファ回路３４の
入力端子及びトランジスタ５２のコレクタは基準電位点
レベルに制御される。また、スイッチ９２が接点す側に
閉しられた場合、コンパレータ８８の動作でバッファ回
路３６の入力端子及びトランジスタ５４のコレクタは基
準電位点レベルに制御される。これらの制御はスイッチ
９２の操作で選択的に与えられるので、前記実施例と同
様の発振出力の選択制御が可能に成っている。
チ９２の切り換えに基づき同様の発振出力の切り換えが
可能である。即ぢ、スイッチ９２が接点ａ側に閉じられ
た場合、コンパレータ８８の動作でバッファ回路３４の
入力端子及びトランジスタ５２のコレクタは基準電位点
レベルに制御される。また、スイッチ９２が接点す側に
閉しられた場合、コンパレータ８８の動作でバッファ回
路３６の入力端子及びトランジスタ５４のコレクタは基
準電位点レベルに制御される。これらの制御はスイッチ
９２の操作で選択的に与えられるので、前記実施例と同
様の発振出力の選択制御が可能に成っている。
なお、各実施例では発振素子が２つの場合について説明
したが、この発明は３以上の発振素子をその制御用のｌ
・ランジスタとともに設置する場合でも同様に実施する
ことができるものである。
したが、この発明は３以上の発振素子をその制御用のｌ
・ランジスタとともに設置する場合でも同様に実施する
ことができるものである。
以上説明したようこの発明によれば、バイアス回路を単
一化できるとともに、発振周波数をＬＪノリ換えても同
しベルの発振出力を得ることができ、その構成も簡略化
することができる。
一化できるとともに、発振周波数をＬＪノリ換えても同
しベルの発振出力を得ることができ、その構成も簡略化
することができる。
第１図及び第２図は従来の発振回路を示す回路図、第３
図はこの発明の発振回路の実施例を示す回路図、第４図
はこの発明の他の実施例を示す回路図である。 ２．４・・・トランジスタ、６．８・・・発１辰素子、
４６・・・バイアス回路、６４・・・バイアス切換回路
。
図はこの発明の発振回路の実施例を示す回路図、第４図
はこの発明の他の実施例を示す回路図である。 ２．４・・・トランジスタ、６．８・・・発１辰素子、
４６・・・バイアス回路、６４・・・バイアス切換回路
。
Claims (1)
- 発振周波数の異なる２以上の発振素子毎に設置されバイ
アス入力の切り換えによって前記発振詣子内の１つを発
振状態に制御するトランジスタと、各トランジスタにパ
゛イアスを与えるバイアス回路と、前記トランジスタへ
のバイアス入力を選択的に切り換えるバイアス切換回路
とから構成したことを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15735982A JPS5945701A (ja) | 1982-09-09 | 1982-09-09 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15735982A JPS5945701A (ja) | 1982-09-09 | 1982-09-09 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5945701A true JPS5945701A (ja) | 1984-03-14 |
| JPS6342441B2 JPS6342441B2 (ja) | 1988-08-23 |
Family
ID=15647937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15735982A Granted JPS5945701A (ja) | 1982-09-09 | 1982-09-09 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945701A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0486532U (ja) * | 1990-11-30 | 1992-07-28 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057371A (ja) * | 1973-09-19 | 1975-05-19 | ||
| JPS5297017U (ja) * | 1976-01-19 | 1977-07-20 |
-
1982
- 1982-09-09 JP JP15735982A patent/JPS5945701A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057371A (ja) * | 1973-09-19 | 1975-05-19 | ||
| JPS5297017U (ja) * | 1976-01-19 | 1977-07-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6342441B2 (ja) | 1988-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0324813A (ja) | 差動し張発振器 | |
| US4855626A (en) | Controllable integrator | |
| US4949054A (en) | Temperature stable oscillator | |
| US4706013A (en) | Matching current source | |
| US4581541A (en) | Switch device equipped with muting function | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| KR940027322A (ko) | 반도체 집적회로장치 | |
| US4525636A (en) | Variable electronic impedance circuit | |
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| JPS5945701A (ja) | 発振回路 | |
| US5343170A (en) | Voltage controlled oscillator provided with negative feedback biasing | |
| JP2688552B2 (ja) | 可変遅延装置 | |
| GB2226664A (en) | Shunt voltage regulator | |
| KR930003522B1 (ko) | 전자증폭제어를 하는 전기신호의 증폭회로 | |
| JPS58147215A (ja) | 自動利得制御装置 | |
| EP0614581B1 (en) | Voltage controlled saw oscillator | |
| US5140282A (en) | Current amplifier arrangement | |
| US3399277A (en) | Signal translating circuit | |
| US4255721A (en) | Temperature compensated integratable RC oscillator | |
| JPH03117015A (ja) | エミッタ結合マルチバイブレータ回路 | |
| JPS6338788B2 (ja) | ||
| KR900015449A (ko) | 리액턴스 제어회로 | |
| US5254891A (en) | BICMOS ECL circuit suitable for delay regulation | |
| US4485350A (en) | Variable electronic impedance circuit | |
| US10666196B2 (en) | Crystal oscillator control circuit and associated oscillation device |